JPS5984460A - 半導体装置用キヤパシタの製造方法 - Google Patents
半導体装置用キヤパシタの製造方法Info
- Publication number
- JPS5984460A JPS5984460A JP57193883A JP19388382A JPS5984460A JP S5984460 A JPS5984460 A JP S5984460A JP 57193883 A JP57193883 A JP 57193883A JP 19388382 A JP19388382 A JP 19388382A JP S5984460 A JPS5984460 A JP S5984460A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- substrate
- capacitor
- excess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置用キャパシタの製造方法に関する。
従来、半導体装置用キャパシタには、金属あるいは半導
体へ絶縁膜を付着し、さらに金属等の電極を被着した構
造のものが用いられて来た。絶縁膜としては２酸化シリ
コン８１０ｔ、アルミナＡｔ２０８、窒化シリコンＳ
ｈＮ４等の膜が用いられて来た。実装密度の増加が望ま
れているためにこれらの絶縁膜よりも大きガ誘電率をも
ち、かつ極端に薄い誘電体膜が要求されて来た。１９８
１年春季応用物理学会学術講演会講演予稿集Ｐ、５８８
にタンタル酸化物の誘電体を有する薄膜キャパシタの形
成方法が示されている。上記の方法では、第１のキャパ
シタ電極となるシリコン基板上にタンタルの薄膜がＲ−
Ｆスパッタで被着される。このタンタル薄膜を有するシ
リコン基板は、それから５２５℃の酸素雰囲気中で熱処
理される。タンタルはすべてタンタル酸化物に変換され
る。第２のキャパシタ電極がタンタル酸化物の膜の上に
付着される。
体へ絶縁膜を付着し、さらに金属等の電極を被着した構
造のものが用いられて来た。絶縁膜としては２酸化シリ
コン８１０ｔ、アルミナＡｔ２０８、窒化シリコンＳ
ｈＮ４等の膜が用いられて来た。実装密度の増加が望ま
れているためにこれらの絶縁膜よりも大きガ誘電率をも
ち、かつ極端に薄い誘電体膜が要求されて来た。１９８
１年春季応用物理学会学術講演会講演予稿集Ｐ、５８８
にタンタル酸化物の誘電体を有する薄膜キャパシタの形
成方法が示されている。上記の方法では、第１のキャパ
シタ電極となるシリコン基板上にタンタルの薄膜がＲ−
Ｆスパッタで被着される。このタンタル薄膜を有するシ
リコン基板は、それから５２５℃の酸素雰囲気中で熱処
理される。タンタルはすべてタンタル酸化物に変換され
る。第２のキャパシタ電極がタンタル酸化物の膜の上に
付着される。
上記の方法に於いて不利彦点は、このキャパシタはリー
ク電流が大きいことである。上記方法に於いてタンタル
薄膜を５２５℃の酸素雰囲気中で熱処理してタンタル酸
化物に変換した後、さらに１０００℃の酸素雰囲気中で
熱処理するとタンタル酸化膜とシリコン基板の間に薄い
シリコン酸化膜が形成され、そのためにリーク電流が減
少することが述べられている。しかしながら新たにタン
タル酸化膜とシリコン基板の界面に形成されるシリコン
酸化膜は誘電率が小さいためにタンタル酸化膜のみの場
合とくらべると全体の容量が低下してしまうという欠点
があった。
ク電流が大きいことである。上記方法に於いてタンタル
薄膜を５２５℃の酸素雰囲気中で熱処理してタンタル酸
化物に変換した後、さらに１０００℃の酸素雰囲気中で
熱処理するとタンタル酸化膜とシリコン基板の間に薄い
シリコン酸化膜が形成され、そのためにリーク電流が減
少することが述べられている。しかしながら新たにタン
タル酸化膜とシリコン基板の界面に形成されるシリコン
酸化膜は誘電率が小さいためにタンタル酸化膜のみの場
合とくらべると全体の容量が低下してしまうという欠点
があった。
本発明はタンタル酸化膜とシリコン基板の間に化学量論
的組成をもつ９化シリコン膜と非化学量論的珪素過剰窒
化シリコン膜からなる２重膜を形成す不ことによりタン
タル酸化膜とシリコン基板が直接的に相互反応すること
を阻止して、かつタンタル酸化膜のリーク電流を減少さ
せ、さらにシリコン酸化膜よりも誘電率の大きな化学量
論的組成をもつ窒化シリコン膜と非化学量論的珪素過剰
窒化シリコン膜からなる２重膜を使うことによって全体
の容量低下も少なくして上記の欠点を解消した半導体装
置用キャパシタの製造方法を提供するものである。
的組成をもつ９化シリコン膜と非化学量論的珪素過剰窒
化シリコン膜からなる２重膜を形成す不ことによりタン
タル酸化膜とシリコン基板が直接的に相互反応すること
を阻止して、かつタンタル酸化膜のリーク電流を減少さ
せ、さらにシリコン酸化膜よりも誘電率の大きな化学量
論的組成をもつ窒化シリコン膜と非化学量論的珪素過剰
窒化シリコン膜からなる２重膜を使うことによって全体
の容量低下も少なくして上記の欠点を解消した半導体装
置用キャパシタの製造方法を提供するものである。
以下本発明を第１図を参照しながら実施例について説明
する。
する。
まず、同図（５）に示すように３０・ｃｍＯ比抵抗のＮ
Ｗシリコン半導体基板１を用い、同図（Ｂ）に示すよう
にシラン（８ｉＨ−） とアンモニア（ＮＨ，、）の齢
ガス中でＬＰＣＶＤ法によシリコン半導体基板１の表面
に１００にの厚みの化学量論値よりも珪素を過剰に含む
珪素過剰窒化シリコン膜２を被着形成する。次に同図（
Ｑに示すように珪素過剰窒化シリコン膜２の上にスパッ
タ法で２００Ｘ、の厚さのタンタル酸化膜３を被着する
。この２層膜を有するシリコン基板はそれから１０００
℃のアンモニアガス雰囲気中で３時間熱処理して同図（
至）に示すように珪素過剰窒化シリコン膜２の表面部分
を３０にの厚みの化学量論的組成を持つ窒化シリコン膜
４に変換する。この時、タンタル酸化膜とシリコン半導
体基板間にある珪素過剰窒化シリコン膜２のためにタン
タル酸化膜３とシリコン半導体基板１との間の直接的な
相互作用は阻止されて導電性をもつタンタルシリサイド
の形成を防ぐことができる。珪素過剰窒化シリコン膜２
は化学量論的組成をもつ窒化シリコン膜と比較すると膜
中を電流が流れやすい欠点はあるが、反面化学量論的な
９化シリコン膜よシもシリコン半導体基板１によシ近い
熱膨張係数を持つためにシリコン基板と珪素過剰窒化シ
リコン膜との界面５での応力が小さいため界面応力に起
因するリーク電流が小さいこと、及び膜中に過剰の珪素
をふくむために化学量論的組成をもつ窒化シリコン膜４
が比較的容易に形成できる利点を有する。化学量論的組
成をもつ窒化シリコン膜４は、シリコン酸化膜よシも大
きな比誘電率をもち、タンタル酸化膜のリーク電流を減
らすのに効果がある。かかる絶縁膜２．４，６上に同図
（Ｅ）に示すように１μｍη厚さのアルミニウムを被着
し、パターニングして電極７を作る。次に４００℃のＮ
２雰囲気中で１０分間熱処理を行ない、キャパシタとす
る。
Ｗシリコン半導体基板１を用い、同図（Ｂ）に示すよう
にシラン（８ｉＨ−） とアンモニア（ＮＨ，、）の齢
ガス中でＬＰＣＶＤ法によシリコン半導体基板１の表面
に１００にの厚みの化学量論値よりも珪素を過剰に含む
珪素過剰窒化シリコン膜２を被着形成する。次に同図（
Ｑに示すように珪素過剰窒化シリコン膜２の上にスパッ
タ法で２００Ｘ、の厚さのタンタル酸化膜３を被着する
。この２層膜を有するシリコン基板はそれから１０００
℃のアンモニアガス雰囲気中で３時間熱処理して同図（
至）に示すように珪素過剰窒化シリコン膜２の表面部分
を３０にの厚みの化学量論的組成を持つ窒化シリコン膜
４に変換する。この時、タンタル酸化膜とシリコン半導
体基板間にある珪素過剰窒化シリコン膜２のためにタン
タル酸化膜３とシリコン半導体基板１との間の直接的な
相互作用は阻止されて導電性をもつタンタルシリサイド
の形成を防ぐことができる。珪素過剰窒化シリコン膜２
は化学量論的組成をもつ窒化シリコン膜と比較すると膜
中を電流が流れやすい欠点はあるが、反面化学量論的な
９化シリコン膜よシもシリコン半導体基板１によシ近い
熱膨張係数を持つためにシリコン基板と珪素過剰窒化シ
リコン膜との界面５での応力が小さいため界面応力に起
因するリーク電流が小さいこと、及び膜中に過剰の珪素
をふくむために化学量論的組成をもつ窒化シリコン膜４
が比較的容易に形成できる利点を有する。化学量論的組
成をもつ窒化シリコン膜４は、シリコン酸化膜よシも大
きな比誘電率をもち、タンタル酸化膜のリーク電流を減
らすのに効果がある。かかる絶縁膜２．４，６上に同図
（Ｅ）に示すように１μｍη厚さのアルミニウムを被着
し、パターニングして電極７を作る。次に４００℃のＮ
２雰囲気中で１０分間熱処理を行ない、キャパシタとす
る。
上記の方法で作製し７たキャパシタは、タンタル酸化膜
とシリコン半導体基板の間に化学量論的組成をもつ窒化
シリコン膜と珪素過剰窒化シリコン膜があるために従来
タンタル酸化膜のみの場合問題となっていたリーク電流
を減少させることができる。さらに、メンタル酸化膜と
シリコン半導体基板との間に酸化雰囲気中で熱処理する
ことによって２酸化シリコン膜を形成して、リーク電流
を減少させる公知の方法は、熱処理時間を増すと、それ
にともなって２酸化シリコン膜厚が増加し、そのだめ全
体の容量値が時間と共に減少する。
とシリコン半導体基板の間に化学量論的組成をもつ窒化
シリコン膜と珪素過剰窒化シリコン膜があるために従来
タンタル酸化膜のみの場合問題となっていたリーク電流
を減少させることができる。さらに、メンタル酸化膜と
シリコン半導体基板との間に酸化雰囲気中で熱処理する
ことによって２酸化シリコン膜を形成して、リーク電流
を減少させる公知の方法は、熱処理時間を増すと、それ
にともなって２酸化シリコン膜厚が増加し、そのだめ全
体の容量値が時間と共に減少する。
さらに高温で熱処理すると薄い２酸化シリコン膜ではタ
ンタルシリサイドの形成を防ぐことが出来ないという欠
点があるが、本発明の方法は、ちみつな化学量論的組成
をもつ窒化シリコン膜と珪素過剰窒化シリコン膜を使っ
ているので、熱処理時間を長くしても容量値は十分制御
可能で、タンタルシリサイドの形成も防ぐことが出来、
リーク電流の少ないキャパシタが得られる。
ンタルシリサイドの形成を防ぐことが出来ないという欠
点があるが、本発明の方法は、ちみつな化学量論的組成
をもつ窒化シリコン膜と珪素過剰窒化シリコン膜を使っ
ているので、熱処理時間を長くしても容量値は十分制御
可能で、タンタルシリサイドの形成も防ぐことが出来、
リーク電流の少ないキャパシタが得られる。
以上詳細に説明したように、本発明はシリコン半導体基
板に非化学量論的珪素過剰窒化シリコン膜を形成し続い
てその上にタンタル酸化膜を形成した後、上記の非化学
量論的珪素過剰空化シリコン膜表面の一部又は全部を化
学量論的組成をもつ窒化シリコン膜に変換することによ
って容量密度が太きく、シかもリーク電流の小さいキャ
パシタかえられる。
板に非化学量論的珪素過剰窒化シリコン膜を形成し続い
てその上にタンタル酸化膜を形成した後、上記の非化学
量論的珪素過剰空化シリコン膜表面の一部又は全部を化
学量論的組成をもつ窒化シリコン膜に変換することによ
って容量密度が太きく、シかもリーク電流の小さいキャ
パシタかえられる。
第１図は本発明に係るキャパシタの製造工程を説明する
断面図。 図面で、１はシリコン半導体基板、２は珪素過剰窒化シ
リコン膜、３はタンタル酸化膜、４は化学量論的組成を
もつ窒化シリコン膜、５はシリコン半導体基板と珪素過
剰窒化シリコン膜との界面、６は窒素をふくむタンタル
酸化膜、７は金属電極である。 ７Ｔｎ □□□□才 ＼ 十 票＝璽斗 、 （ＡＩ ？ 古 ｚ（Ｅ）
断面図。 図面で、１はシリコン半導体基板、２は珪素過剰窒化シ
リコン膜、３はタンタル酸化膜、４は化学量論的組成を
もつ窒化シリコン膜、５はシリコン半導体基板と珪素過
剰窒化シリコン膜との界面、６は窒素をふくむタンタル
酸化膜、７は金属電極である。 ７Ｔｎ □□□□才 ＼ 十 票＝璽斗 、 （ＡＩ ？ 古 ｚ（Ｅ）
Claims (1)
- キャパシタの第一電極と々るシリコン基板の表面部に化
学量論値よシも過剰に珪素をふくむ窒化シリコン膜を被
着形成し、次に上記珪素過剰窒化シリコン膜表面にタン
タル酸化膜を形成し、上記構造体を窒素を構成原子とし
てふくむ雰囲気中で熱処理して上記珪素過剰窒化シリコ
ン膜の一部又は全部を化学量論的組成をもつ窒化シリコ
ン膜に変換せしめ、かかる絶縁膜にキャパシタの第２電
極を被着する半導体装置用キャパシタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57193883A JPS5984460A (ja) | 1982-11-04 | 1982-11-04 | 半導体装置用キヤパシタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57193883A JPS5984460A (ja) | 1982-11-04 | 1982-11-04 | 半導体装置用キヤパシタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5984460A true JPS5984460A (ja) | 1984-05-16 |
Family
ID=16315316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57193883A Pending JPS5984460A (ja) | 1982-11-04 | 1982-11-04 | 半導体装置用キヤパシタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5984460A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2626569A1 (fr) * | 1988-01-29 | 1989-08-04 | Centre Nat Rech Scient | Nouveau materiau composite, comportant une phase de type perovskite et une phase nitrure, procede de fabrication et ensembles electriques en contenant |
| JPH02106934A (ja) * | 1988-10-17 | 1990-04-19 | Nec Corp | 容量絶縁膜の形成方法 |
| JP2007281181A (ja) * | 2006-04-06 | 2007-10-25 | Elpida Memory Inc | 半導体装置の製造方法 |
-
1982
- 1982-11-04 JP JP57193883A patent/JPS5984460A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2626569A1 (fr) * | 1988-01-29 | 1989-08-04 | Centre Nat Rech Scient | Nouveau materiau composite, comportant une phase de type perovskite et une phase nitrure, procede de fabrication et ensembles electriques en contenant |
| JPH02106934A (ja) * | 1988-10-17 | 1990-04-19 | Nec Corp | 容量絶縁膜の形成方法 |
| JP2007281181A (ja) * | 2006-04-06 | 2007-10-25 | Elpida Memory Inc | 半導体装置の製造方法 |
| US8105959B2 (en) | 2006-04-06 | 2012-01-31 | Elpida Memory, Inc. | Method for manufacturing a semiconductor device having a nitrogen-containing gate insulating film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4464701A (en) | Process for making high dielectric constant nitride based materials and devices using the same | |
| JP2722873B2 (ja) | 半導体装置およびその製造方法 | |
| KR950704810A (ko) | 층진 초격자 재료 제조 및 이를 포함하는 전자장치 제조 공정(rpocess for fabricating layered superlattice materials and making electronic devices including same) | |
| US5001527A (en) | Semiconductor device with thin insulation film | |
| US5645976A (en) | Capacitor apparatus and method of manufacture of same | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JPH0745475A (ja) | 薄膜コンデンサ及びその製造方法 | |
| JP4026908B2 (ja) | 半導体素子の製造方法 | |
| JPS5911663A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPS5984570A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JP3006809B2 (ja) | 半導体装置の製造方法 | |
| JP3768338B2 (ja) | 半導体装置の製造方法 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0230186B2 (ja) | ||
| JPH05326314A (ja) | 薄膜キャパシタ | |
| JPS5928369A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPS6242392B2 (ja) | ||
| JPS58112360A (ja) | 半導体装置用キヤパシタおよびその製造方法 | |
| JPH0367346B2 (ja) | ||
| JP2717661B2 (ja) | 絶縁膜の形成方法 | |
| JPS6028259A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPS61133636A (ja) | 半導体装置の製造方法 | |
| JPS63233537A (ja) | 絶縁層の形成方法 | |
| JP3244336B2 (ja) | 強誘電体素子 |