JPH02303152A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH02303152A JPH02303152A JP12472389A JP12472389A JPH02303152A JP H02303152 A JPH02303152 A JP H02303152A JP 12472389 A JP12472389 A JP 12472389A JP 12472389 A JP12472389 A JP 12472389A JP H02303152 A JPH02303152 A JP H02303152A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- processing circuit
- digital processing
- analog conversion
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000006243 chemical reaction Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は、半導体集積回路に関し、特にｌチップ内に、
デジタル処理及びデジタル・アナログ変換回路を含む半
導体集積回路に関する。
デジタル処理及びデジタル・アナログ変換回路を含む半
導体集積回路に関する。
［従来の技術１
デシクル処理回路及びデジタル・アナログ変換回路を、
ｌチップ内に集積する半導体集積回路では、デジタル処
理回路の出すノイズが、アナログ信号に影響を与えてし
まう場合がある。これはデジタル処理回路が動作するこ
とにより、電源電位をゆらし、デジタルアナログ変換器
の出力であるアナログ信号のオーバーシュートあるいは
、アンダーシュートが起ってしまったり、アナログ出力
波形の変動を起してしまったりするものである。
ｌチップ内に集積する半導体集積回路では、デジタル処
理回路の出すノイズが、アナログ信号に影響を与えてし
まう場合がある。これはデジタル処理回路が動作するこ
とにより、電源電位をゆらし、デジタルアナログ変換器
の出力であるアナログ信号のオーバーシュートあるいは
、アンダーシュートが起ってしまったり、アナログ出力
波形の変動を起してしまったりするものである。
特に、高速動作を要求される半導体集積回路、又は高精
度なデジタルアナログ変換回路が必要となる半導体集積
回路ではにのデジタル処理回路の出すノイズは大変大き
な問題となっていた。
度なデジタルアナログ変換回路が必要となる半導体集積
回路ではにのデジタル処理回路の出すノイズは大変大き
な問題となっていた。
［発明が解決しようとする課題］
本発明は、前記のような問題点を解決しようとするもの
であり、その目的とするところは、デジタル処理回路の
出すノイズの、デジタル・アナログ変換回路への影響を
へらし、高速かつ高精度なデジタル・アナログ変換回路
を、デジタル処理回路とともにｌチップに集積すること
を可能にするところにある。
であり、その目的とするところは、デジタル処理回路の
出すノイズの、デジタル・アナログ変換回路への影響を
へらし、高速かつ高精度なデジタル・アナログ変換回路
を、デジタル処理回路とともにｌチップに集積すること
を可能にするところにある。
〔課題を解決するための手段］
本発明の半導体集積回路は、デジタル処理回路及び前記
デジタル処理回路により制御されるデジタル・アナログ
変換回路を同一半導体基板上に集積する半導体集積回路
において、前記デジタル処理回路の電源を、半導体集積
回路に供給される電源に抵抗素子を介して供給し、前記
抵抗素子を。
デジタル処理回路により制御されるデジタル・アナログ
変換回路を同一半導体基板上に集積する半導体集積回路
において、前記デジタル処理回路の電源を、半導体集積
回路に供給される電源に抵抗素子を介して供給し、前記
抵抗素子を。
同一半導体基板上に形成することを特徴とする。
［実 施 例］
以下１本発明について、実施例に基づいて説明する。第
１図は、本発明の第１の実施例を示す図である。１が本
発明の実施例である半導体集積回路である。４は、デジ
タル処理回路であり、６は、デジタルアナログ変換回路
である。４のデジタル処理回路と、６のデジタルアナロ
グ変換回路は、同一半導体基板上に集積されている。４
のデジタル処理回路は、６のデジタルアナログ変換回路
に、デジタルデータ７、と制御信号８を供給する。６の
デジタルアナログ変換器は、７より供給されるデジタル
データな、デジタルアナログ変換し、９のアナログ信号
出力端子より出力する。２は、半導体集積回路の電源端
子であり、３は、グランド端子である。５は抵抗素子で
あり、４のデジタル処理回路、６のデジタルアナログ変
換回路と、同一半導体基板上に形成されている。第１図
に示すように、デジタル処理回路への電源は、抵抗素子
５を介して供給される。
１図は、本発明の第１の実施例を示す図である。１が本
発明の実施例である半導体集積回路である。４は、デジ
タル処理回路であり、６は、デジタルアナログ変換回路
である。４のデジタル処理回路と、６のデジタルアナロ
グ変換回路は、同一半導体基板上に集積されている。４
のデジタル処理回路は、６のデジタルアナログ変換回路
に、デジタルデータ７、と制御信号８を供給する。６の
デジタルアナログ変換器は、７より供給されるデジタル
データな、デジタルアナログ変換し、９のアナログ信号
出力端子より出力する。２は、半導体集積回路の電源端
子であり、３は、グランド端子である。５は抵抗素子で
あり、４のデジタル処理回路、６のデジタルアナログ変
換回路と、同一半導体基板上に形成されている。第１図
に示すように、デジタル処理回路への電源は、抵抗素子
５を介して供給される。
通常半導体集積回路において、電源配線は、アルミなど
の金属が用いられるが、本実施例では、電源配線のアル
ミから、ポリシリコンを介してデジタル処理回路へ電源
を供給することで、５の抵抗素子を、ポリシコンを用い
て形成している、また、５の抵抗素子の抵抗値について
は、デジタル処理回路が動作したときのピーク電流の値
、また、半導体集積回路が、ＣＭＯ３で構成されている
場合は、トランジスタのＶｔｈ （Ｌきい値電圧）によ
り決めてやる必要がある。たとえば、ピーク電流５０ｍ
Ａ、ＶｔｈＯ，７Ｖの場合は、ピーク電流が流れたとき
、抵抗素子によりデジタル処理回路の電源電位が変動す
るが、その変動がｖｔｈをにえないようにする必要があ
り、２〜１０Ω程度が適当な抵抗値である。
の金属が用いられるが、本実施例では、電源配線のアル
ミから、ポリシリコンを介してデジタル処理回路へ電源
を供給することで、５の抵抗素子を、ポリシコンを用い
て形成している、また、５の抵抗素子の抵抗値について
は、デジタル処理回路が動作したときのピーク電流の値
、また、半導体集積回路が、ＣＭＯ３で構成されている
場合は、トランジスタのＶｔｈ （Ｌきい値電圧）によ
り決めてやる必要がある。たとえば、ピーク電流５０ｍ
Ａ、ＶｔｈＯ，７Ｖの場合は、ピーク電流が流れたとき
、抵抗素子によりデジタル処理回路の電源電位が変動す
るが、その変動がｖｔｈをにえないようにする必要があ
り、２〜１０Ω程度が適当な抵抗値である。
このような構成にすることでデジタル処理回路が動作し
たときに流れる瞬時電流のピーク値が、５の抵抗素子が
ない場合より減少し、電源ノイズを減少させることがで
きる。
たときに流れる瞬時電流のピーク値が、５の抵抗素子が
ない場合より減少し、電源ノイズを減少させることがで
きる。
第２図は本発明の第２の実施例を示す図である。図に示
すように、本実施例では、デジタル処理回路のグランド
を、５の抵抗素子を介して供給している。このような構
成にした場合も、第１の実施例と同様で、電源ノイズを
減少させることができる。
すように、本実施例では、デジタル処理回路のグランド
を、５の抵抗素子を介して供給している。このような構
成にした場合も、第１の実施例と同様で、電源ノイズを
減少させることができる。
［発明の効果］
以上述べたように、本発明によれば、抵抗素子を介して
、デジタル処理回路の電源を供給することでデジタル処
理回路が出す電源ノイズを減少させることができ、高速
かつ高精度なデジタルアナログ変換回路を、デジタル処
理回路とともに１チツプに集積することが可能になると
いう効果を有する。
、デジタル処理回路の電源を供給することでデジタル処
理回路が出す電源ノイズを減少させることができ、高速
かつ高精度なデジタルアナログ変換回路を、デジタル処
理回路とともに１チツプに集積することが可能になると
いう効果を有する。
第１図は本発明の第１の実施例を示すブロック図である
。第２図は本発明の第２の実施例を示すブロック図であ
る。 １・・・半導体集積回路 ２・・・電源端子 ３・・・グランド端子 ４・・・デジタル処理回路 ５・・・抵抗素子 ６・・・デジタルアナログ変換回路 ７・・・デジタルデータバス ８・・・制御信号 ９・・・アナログ信号出力端子 以上
。第２図は本発明の第２の実施例を示すブロック図であ
る。 １・・・半導体集積回路 ２・・・電源端子 ３・・・グランド端子 ４・・・デジタル処理回路 ５・・・抵抗素子 ６・・・デジタルアナログ変換回路 ７・・・デジタルデータバス ８・・・制御信号 ９・・・アナログ信号出力端子 以上
Claims (1)
- デジタル処理回路及び前記デジタル処理回路により制御
されるデジタル・アナログ変換回路を同一半導体基板上
に集積する半導体集積回路において、前記デジタル処理
回路の電源を、半導体集積回路に供給される電源に抵抗
素子を介して供給し、前記抵抗素子を、同一半導体基板
上に形成することを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12472389A JPH02303152A (ja) | 1989-05-18 | 1989-05-18 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12472389A JPH02303152A (ja) | 1989-05-18 | 1989-05-18 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02303152A true JPH02303152A (ja) | 1990-12-17 |
Family
ID=14892512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12472389A Pending JPH02303152A (ja) | 1989-05-18 | 1989-05-18 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02303152A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680533B1 (en) | 1997-03-19 | 2004-01-20 | Fujitsu Limited | Semiconductor device with suppressed RF interference |
-
1989
- 1989-05-18 JP JP12472389A patent/JPH02303152A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680533B1 (en) | 1997-03-19 | 2004-01-20 | Fujitsu Limited | Semiconductor device with suppressed RF interference |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5570005A (en) | Wide range power supply for integrated circuits | |
| US6177785B1 (en) | Programmable voltage regulator circuit with low power consumption feature | |
| JPH03201818A (ja) | 比較回路 | |
| US5317254A (en) | Bipolar power supply | |
| EP0357366B1 (en) | Improved current mirror circuit | |
| US5642034A (en) | Regulated power supply circuit permitting an adjustment of output current when the output thereof is grounded | |
| JP2802512B2 (ja) | 高速デジタル・アナログ・コンバータ | |
| US6137273A (en) | Circuit for supplying a high precision current to an external element | |
| EP0611113B1 (en) | Differential bus drivers | |
| US6381086B1 (en) | Programmable active damping for high-speed write driver | |
| JP3840319B2 (ja) | 電力線利用の電流通信回路 | |
| JPH02303152A (ja) | 半導体集積回路 | |
| JPH02303153A (ja) | 半導体集積回路 | |
| JPH08204582A (ja) | 半導体集積回路 | |
| JPS6238607A (ja) | バイアス回路 | |
| JP2908123B2 (ja) | 半導体装置 | |
| JPS60256229A (ja) | Ｄａコンバ−タ | |
| JP2894776B2 (ja) | 半導体集積回路 | |
| JPH11312020A (ja) | レギュレータ回路及びそれの出力電圧の調整方法 | |
| JP3042144B2 (ja) | 電源装置 | |
| JP3022748B2 (ja) | 活性装置用プリチャージ回路 | |
| JPH1074114A (ja) | 低電圧ｉｃ用電源回路 | |
| JPS595734A (ja) | 保護回路付入力回路 | |
| JPH07128085A (ja) | 制御回路 | |
| JPH0219909A (ja) | 定電流回路 |