JPH0230546B2 - - Google Patents
Info
- Publication number
- JPH0230546B2 JPH0230546B2 JP56167553A JP16755381A JPH0230546B2 JP H0230546 B2 JPH0230546 B2 JP H0230546B2 JP 56167553 A JP56167553 A JP 56167553A JP 16755381 A JP16755381 A JP 16755381A JP H0230546 B2 JPH0230546 B2 JP H0230546B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- image
- memory means
- accumulation
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
- G06V10/77—Processing image or video features in feature spaces; using data integration or data reduction, e.g. principal component analysis [PCA] or independent component analysis [ICA] or self-organising maps [SOM]; Blind source separation
- G06V10/772—Determining representative reference patterns, e.g. averaging or distorting patterns; Generating dictionaries
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Medical Informatics (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Databases & Information Systems (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Artificial Intelligence (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Image Analysis (AREA)
- Image Processing (AREA)
Description
【発明の詳細な説明】
この発明は、画像情報を処理、認識するパター
ン認識装置に関する。
ン認識装置に関する。
従来、パターン認識装置は例えば第１図あるい
は第２図に示すように構成されており、入力され
た画像情報を一時的にシフトレジスタ、画像メモ
リバツフア（バツフアメモリ等に記憶した後、計
算機内のメモリに読み込み、処理、認識を行なつ
ている。すなわち、第１図に示すパターン認識装
置においては、被写体からの画像情報をITVカ
メラ１１で読み込み、この画像情報を量子化回路
１２により二値化してシフトレジスタ１３に一時
記憶する。そして、上記シフトレジスタ１３に記
憶した画像情報を計算機１４内のメモリに記憶し
て所定の演算を行なう。ここで、１５はTVモニ
タで、切換スイツチＳの切換手段によりITVカ
メラ１１で撮影した被写体の映像、あるいは量子
化回路１２によつて二値化された被写体の映像を
モニタするものである。
は第２図に示すように構成されており、入力され
た画像情報を一時的にシフトレジスタ、画像メモ
リバツフア（バツフアメモリ等に記憶した後、計
算機内のメモリに読み込み、処理、認識を行なつ
ている。すなわち、第１図に示すパターン認識装
置においては、被写体からの画像情報をITVカ
メラ１１で読み込み、この画像情報を量子化回路
１２により二値化してシフトレジスタ１３に一時
記憶する。そして、上記シフトレジスタ１３に記
憶した画像情報を計算機１４内のメモリに記憶し
て所定の演算を行なう。ここで、１５はTVモニ
タで、切換スイツチＳの切換手段によりITVカ
メラ１１で撮影した被写体の映像、あるいは量子
化回路１２によつて二値化された被写体の映像を
モニタするものである。
第２図は画像メモリバツフアを使用したパター
ン認識装置の構成を示すもので、ITVカメラ１
１から入力された画像情報は、Ａ／Ｄ（アナロ
グ／デイジタル変換器１６を介して画像バツフア
メモリ１７に記憶される。この画像バツフアメモ
リ１７に記憶された画像情報Ｄ／Ａ（デイジタ
ル／アナログ）変換器１８でＤ／Ａ変換してTV
モニタ１９に表示するとともに、上記画像情報が
データ入出力パスＤ―BUSを介して計算機１４
に供給されて処理、認識されるように構成されて
いる。
ン認識装置の構成を示すもので、ITVカメラ１
１から入力された画像情報は、Ａ／Ｄ（アナロ
グ／デイジタル変換器１６を介して画像バツフア
メモリ１７に記憶される。この画像バツフアメモ
リ１７に記憶された画像情報Ｄ／Ａ（デイジタ
ル／アナログ）変換器１８でＤ／Ａ変換してTV
モニタ１９に表示するとともに、上記画像情報が
データ入出力パスＤ―BUSを介して計算機１４
に供給されて処理、認識されるように構成されて
いる。
しかし、工業的に実用化されている第１図の装
置では、画像情報を二値化して処理しているた
め、被写体の照度変化、パターンの汚れ、傷とい
つたパターン認識条件に制約が多く、認識率が悪
い欠点がある。
置では、画像情報を二値化して処理しているた
め、被写体の照度変化、パターンの汚れ、傷とい
つたパターン認識条件に制約が多く、認識率が悪
い欠点がある。
また、第２図に示した装置では画像バツフアメ
モリ１７に記憶した濃淡の画像情報を計算機１４
の内部のメモリに読み込んで、この計算機１４で
処理、認識を行なつているため、処理する情報量
が多く、且つ処理速度は上記計算機１４の演算速
度に左右され充分な高速化が望めない欠点があ
る。
モリ１７に記憶した濃淡の画像情報を計算機１４
の内部のメモリに読み込んで、この計算機１４で
処理、認識を行なつているため、処理する情報量
が多く、且つ処理速度は上記計算機１４の演算速
度に左右され充分な高速化が望めない欠点があ
る。
画像プロセツサは高速処理が可能であるが高価
であり、高速画像処理プロセツサは、フーリエ変
換、その他各種の直交変換を高速で計算すること
を目的としており、主に医療、気象、科学技術計
算等に使用されるものであり、産業用には高価で
もあり不向きである。
であり、高速画像処理プロセツサは、フーリエ変
換、その他各種の直交変換を高速で計算すること
を目的としており、主に医療、気象、科学技術計
算等に使用されるものであり、産業用には高価で
もあり不向きである。
上述したように、いずれのパターン認識装置も
工業用として使用するには欠点があり、現在、パ
ターン認識条件の制約が少なく、高速処理が可能
で、且つ安価で大量生産でき、且つ制御プログラ
ムも比較的簡単なパターン認識装置が望まれてい
る。
工業用として使用するには欠点があり、現在、パ
ターン認識条件の制約が少なく、高速処理が可能
で、且つ安価で大量生産でき、且つ制御プログラ
ムも比較的簡単なパターン認識装置が望まれてい
る。
この発明は上記のような事情に鑑みてなされた
もので、その目的とするところは、画線入力信号
と基準パターン信号との相関係数を計算機の外部
に設けた演算部および乗算／累積器で並列に演算
処理してパターン認識を行なうことにより、高速
処理を可能とし、識別パターンの制約がほとんど
ないパターン認識装置を提供することである。
もので、その目的とするところは、画線入力信号
と基準パターン信号との相関係数を計算機の外部
に設けた演算部および乗算／累積器で並列に演算
処理してパターン認識を行なうことにより、高速
処理を可能とし、識別パターンの制約がほとんど
ないパターン認識装置を提供することである。
以下、この発明の一実施例について図面を参照
して説明する。
して説明する。
第３図はその構成を示すもので、光電交換器２
０から読み込まれた画像情報は、Ａ／Ｄ変換器２
１に供給されてＡ／Ｄ変換される。上記Ａ／Ｄ変
換器２１のデイジタル出力は、ゲート回路G1お
よび２２に供給され、このゲート回路G1，２２
の開閉状態によりＤ／Ａ変換器２３を介してTV
モニタ２４でモニタされるか、あるいはパスライ
ンＣ―BUSを介して画像メモリＭ１，Ｍ２に記
憶される。この画像メモリＭ１，Ｍ２はそれぞれ
番地発生部Ａ１，Ａ２によつて記憶位置が決定さ
れ、第１メモリを構成する画像メモリＭ１には被
認識パターンが、画像メモリＭ２には基準パター
ンが記憶される。上記画像メモリＭ１，Ｍ２の出
力はそれぞれ、パスラインＡ―BUS，Ｂ―BUS
に読み出され、ゲート回路G17，G18，G2および
Ｄ／Ａ変換器２３を介してTVモニタ２４でモニ
タされる。また、パターン認識時には、画像メモ
リＭ１の出力は演算部ALU、乗算／累積器MA
によつて所定の演算が行なわれる。
０から読み込まれた画像情報は、Ａ／Ｄ変換器２
１に供給されてＡ／Ｄ変換される。上記Ａ／Ｄ変
換器２１のデイジタル出力は、ゲート回路G1お
よび２２に供給され、このゲート回路G1，２２
の開閉状態によりＤ／Ａ変換器２３を介してTV
モニタ２４でモニタされるか、あるいはパスライ
ンＣ―BUSを介して画像メモリＭ１，Ｍ２に記
憶される。この画像メモリＭ１，Ｍ２はそれぞれ
番地発生部Ａ１，Ａ２によつて記憶位置が決定さ
れ、第１メモリを構成する画像メモリＭ１には被
認識パターンが、画像メモリＭ２には基準パター
ンが記憶される。上記画像メモリＭ１，Ｍ２の出
力はそれぞれ、パスラインＡ―BUS，Ｂ―BUS
に読み出され、ゲート回路G17，G18，G2および
Ｄ／Ａ変換器２３を介してTVモニタ２４でモニ
タされる。また、パターン認識時には、画像メモ
リＭ１の出力は演算部ALU、乗算／累積器MA
によつて所定の演算が行なわれる。
上記演算部ALUは、論理積（加算）、論理和
（減算）、パス（１加算）、１の補数（１減算）、２
の補数、論理積累算（加算累算）、論理和累算
（減算累算）等の機能を有し、上記乗算／累積器
MAは、乗算、乗算後加算累積、乗算後減算累積
等の機能を有する。
（減算）、パス（１加算）、１の補数（１減算）、２
の補数、論理積累算（加算累算）、論理和累算
（減算累算）等の機能を有し、上記乗算／累積器
MAは、乗算、乗算後加算累積、乗算後減算累積
等の機能を有する。
上記演算部ALUおよび乗算／累積器MAの出
力はバスラインＣ―BUSを介して第２メモリを
構成するワーキングメモリＭ３に供給され、その
出力はバスライＡ―BUS，Ｂ―BUSに供給され
る。このワーキングメモリＭ３には上記画像メモ
リＭ２に記憶されている基準パターンの一部の検
出パターンが記憶されており、番地発生部Ａ３に
よつて出力する番地が決定され、上記画像メモリ
Ｍ１の被認識パターンとともに乗算／累積器MA
に供給され相関係数が計算される。そして、上記
各回路は制御部CNTのプログラムによつて制御
され、この制御部CNTにはホスト計算機２５の
制御信号が供給される。また、上記ホスト計算機
２５は、バスラインＡ―BUS，Ｂ―BUSと接続
されて信号の転送が行なわれるようにして成る。
力はバスラインＣ―BUSを介して第２メモリを
構成するワーキングメモリＭ３に供給され、その
出力はバスライＡ―BUS，Ｂ―BUSに供給され
る。このワーキングメモリＭ３には上記画像メモ
リＭ２に記憶されている基準パターンの一部の検
出パターンが記憶されており、番地発生部Ａ３に
よつて出力する番地が決定され、上記画像メモリ
Ｍ１の被認識パターンとともに乗算／累積器MA
に供給され相関係数が計算される。そして、上記
各回路は制御部CNTのプログラムによつて制御
され、この制御部CNTにはホスト計算機２５の
制御信号が供給される。また、上記ホスト計算機
２５は、バスラインＡ―BUS，Ｂ―BUSと接続
されて信号の転送が行なわれるようにして成る。
次に、上記のような構成において、第４図〜第
６図のタイミングチヤート、および第７図〜第９
図の各画像メモリのデータ構造を示す図を用いて
動作を説明する。
６図のタイミングチヤート、および第７図〜第９
図の各画像メモリのデータ構造を示す図を用いて
動作を説明する。
第４図は、画像データを入力する場合のタイミ
ングチヤートで、制御部CNTによりゲート回路
２２を制御し、ゲートG3，G19を開いてＡ／Ｄ変
換器２１によりＡ／Ｄ変換された画像情報をバス
ラインＣ―BUSに読み出す。そして、ゲートG4，
G5を開いて画像メモリＭ１，Ｍ２に入力画像デ
ータを記憶する。このサイクルを繰り返し、予め
指定された入力画像の総てのデータを記憶する。
ングチヤートで、制御部CNTによりゲート回路
２２を制御し、ゲートG3，G19を開いてＡ／Ｄ変
換器２１によりＡ／Ｄ変換された画像情報をバス
ラインＣ―BUSに読み出す。そして、ゲートG4，
G5を開いて画像メモリＭ１，Ｍ２に入力画像デ
ータを記憶する。このサイクルを繰り返し、予め
指定された入力画像の総てのデータを記憶する。
第５図は、入力された画像データをモニタする
場合のタイミングチヤートで、画像データＭ１の
データ読み出し時は、グラフG6，G17，G2を開
き、画像データをＤ／Ａ変換器２３に供給して
Ｄ／Ａ変換し、このアナログ信号をTVモニタ２
４に表示する。また、画像メモリＭ２のデータは
ゲートG7，G15，G2を開き、上記と同様にTVモ
ニタ２４に表示する。
場合のタイミングチヤートで、画像データＭ１の
データ読み出し時は、グラフG6，G17，G2を開
き、画像データをＤ／Ａ変換器２３に供給して
Ｄ／Ａ変換し、このアナログ信号をTVモニタ２
４に表示する。また、画像メモリＭ２のデータは
ゲートG7，G15，G2を開き、上記と同様にTVモ
ニタ２４に表示する。
第６図は、パターン認識を行なう場合の動作手
順を示すタイミングチヤートで、ワーキングメモ
リＭ３に基準となる検出パターン（認識パター
ン）が登録されており、その最初の番地（アドレ
ス）を制御部CNTにより番地発生部Ａ３を制御
して設定する。このワーキングメモリＭ３のデー
タ読み出し後、番地発生部Ａ３の内容は制御部
CNTによつて「１」加算される。画像メモリＭ
１，Ｍ２のデータ構造を第７図に、ワーキングメ
モリＭ３のデータ構造を第８図に示す。ここで、
第８図に示す基準パターンは、第７図に示す画像
メモリＭ２のデータの一部である。
順を示すタイミングチヤートで、ワーキングメモ
リＭ３に基準となる検出パターン（認識パター
ン）が登録されており、その最初の番地（アドレ
ス）を制御部CNTにより番地発生部Ａ３を制御
して設定する。このワーキングメモリＭ３のデー
タ読み出し後、番地発生部Ａ３の内容は制御部
CNTによつて「１」加算される。画像メモリＭ
１，Ｍ２のデータ構造を第７図に、ワーキングメ
モリＭ３のデータ構造を第８図に示す。ここで、
第８図に示す基準パターンは、第７図に示す画像
メモリＭ２のデータの一部である。
画像入力信号が記憶されている画像メモリＭ１
と前記基準データＭ３との認識処理を行なう場
合、ワーキングメモリＭ３の最初の番地を制御部
CNTで番地発生部Ａ３に「０」も設定し、画像
メモリＭ１の画像情報読み出し後に番地発生部Ａ
３の内容に「１」加算する。また、ｍ番目の読み
出し後、番地発生部Ａ３の内容に（Ｍ―ｍ）を加
算するように制御部CNTを設定する。
と前記基準データＭ３との認識処理を行なう場
合、ワーキングメモリＭ３の最初の番地を制御部
CNTで番地発生部Ａ３に「０」も設定し、画像
メモリＭ１の画像情報読み出し後に番地発生部Ａ
３の内容に「１」加算する。また、ｍ番目の読み
出し後、番地発生部Ａ３の内容に（Ｍ―ｍ）を加
算するように制御部CNTを設定する。
以下、計算の手順を説明する。まず、パターン
認識のための演算前に基準となるデータをワーキ
ングメモリＭ３に記憶する必要があり、この場
合、基準となる被写体の画像情報を光電変換器２
０、Ａ／Ｄ変換器２１およびゲート回路２２を介
して画像メモリＭ２に記憶する。そして、画像メ
モリＭ２の記憶手段の中から認識を行なう所定の
部分のパターンをワーキングメモリＭ３に記憶し
て基準データとする。その後、ゲートG6を開い
て画像メモリＭ１の内容をバスラインＡ―BUS
に出力する。同時にゲートG9，G11を開きバスラ
インＡ―BUSの内容を、演算部ALU、乗算／累
積器MAにセツトするとともに、グラフG16，G12
を開き、ワーキングメモリＭ３の基準データをバ
スラインＢ―BUSを介して乗算／累積器MAに
セツトする。上記演算部ALUには加算累算開始
信号SALU、乗算／累積器MAには乗算累積開始信
号SMAが制御部CNTから供給されて演算が開始さ
れる。この時データは、各サンプリング点Xi，
ｊ，Yi，ｊ毎に順次演算される。ここで、Xi，
ｊは入力データ群の各座標位置であり、Yi，ｊ
は基準パターンの座標位置である。
認識のための演算前に基準となるデータをワーキ
ングメモリＭ３に記憶する必要があり、この場
合、基準となる被写体の画像情報を光電変換器２
０、Ａ／Ｄ変換器２１およびゲート回路２２を介
して画像メモリＭ２に記憶する。そして、画像メ
モリＭ２の記憶手段の中から認識を行なう所定の
部分のパターンをワーキングメモリＭ３に記憶し
て基準データとする。その後、ゲートG6を開い
て画像メモリＭ１の内容をバスラインＡ―BUS
に出力する。同時にゲートG9，G11を開きバスラ
インＡ―BUSの内容を、演算部ALU、乗算／累
積器MAにセツトするとともに、グラフG16，G12
を開き、ワーキングメモリＭ３の基準データをバ
スラインＢ―BUSを介して乗算／累積器MAに
セツトする。上記演算部ALUには加算累算開始
信号SALU、乗算／累積器MAには乗算累積開始信
号SMAが制御部CNTから供給されて演算が開始さ
れる。この時データは、各サンプリング点Xi，
ｊ，Yi，ｊ毎に順次演算される。ここで、Xi，
ｊは入力データ群の各座標位置であり、Yi，ｊ
は基準パターンの座標位置である。
上述した演算をｍ＋１回繰り返すことにより、
演算部ALUには「n 〓i=0 Xi，ｊ」（ｊ＝ｏ）の（ｍ
＋１）個のデータの総和が、乗算／累積器MAに
は「n 〓i=0 Xi，ｊ・Yi，ｊ」（ｊ＝ｏ）の（ｍ＋１）
個の乗算の総和が求まる。この演算終了後、前記
設定済の（Ｍ―ｍ）の値を演算発生部Ａ１に加算
して同様に演算を繰り返すと、演算部ALUには
「o 〓i=0 n 〓i=0 Xi，ｊ」が乗算/累積器MAには「o 〓i=0 n 〓i=0 Xi，
ｊ・Yi，ｊ」が得られる。
演算部ALUには「n 〓i=0 Xi，ｊ」（ｊ＝ｏ）の（ｍ
＋１）個のデータの総和が、乗算／累積器MAに
は「n 〓i=0 Xi，ｊ・Yi，ｊ」（ｊ＝ｏ）の（ｍ＋１）
個の乗算の総和が求まる。この演算終了後、前記
設定済の（Ｍ―ｍ）の値を演算発生部Ａ１に加算
して同様に演算を繰り返すと、演算部ALUには
「o 〓i=0 n 〓i=0 Xi，ｊ」が乗算/累積器MAには「o 〓i=0 n 〓i=0 Xi，
ｊ・Yi，ｊ」が得られる。
ここまでの演算で第９図ａの画像入力の一部
（破線２６）と第９図ｂの基準パターンの相関係
数が求まる。
（破線２６）と第９図ｂの基準パターンの相関係
数が求まる。
同様にして番地発生部Ａ１の初期値を変えて上
述した手順で認識処理を行ない、第９図ａの画像
データの中から第９図ｂに示す基準パターンと同
パターンを検出する。
述した手順で認識処理を行ない、第９図ａの画像
データの中から第９図ｂに示す基準パターンと同
パターンを検出する。
以上説明したようにこの発明によれば、従来計
算機内部で行なつていた入力画像データおよび基
準パターン記憶、認識処理等を外部に設けた画像
メモリ、演算部、乗算／累積器、制御部等で並列
に演算処理するように構成したので、従来の大形
計算機および大規模なアレープロセツサでも得ら
れなかつた高速計算処理、高速データ入力を可能
とし、識別パターンの制約がほとんどないパター
ン認識装置が得られる。また、産業的に充分応用
が可能であり、現在人間の目視で行なつているペ
レツトのボンデイング位置合せ、マークの検出に
よる良品不良品の判定等をこの発明によるパター
ン認識装置に置き換えることが可能となり、大幅
な省力化ができる。さらに、アレープロセツサに
比べ装置が比較的安価であり、パターンの認識時
間が短かいので、複数の光電変換器を並列接続し
てマルチ処理が可能となり、装置コストは大幅に
低減できる。
算機内部で行なつていた入力画像データおよび基
準パターン記憶、認識処理等を外部に設けた画像
メモリ、演算部、乗算／累積器、制御部等で並列
に演算処理するように構成したので、従来の大形
計算機および大規模なアレープロセツサでも得ら
れなかつた高速計算処理、高速データ入力を可能
とし、識別パターンの制約がほとんどないパター
ン認識装置が得られる。また、産業的に充分応用
が可能であり、現在人間の目視で行なつているペ
レツトのボンデイング位置合せ、マークの検出に
よる良品不良品の判定等をこの発明によるパター
ン認識装置に置き換えることが可能となり、大幅
な省力化ができる。さらに、アレープロセツサに
比べ装置が比較的安価であり、パターンの認識時
間が短かいので、複数の光電変換器を並列接続し
てマルチ処理が可能となり、装置コストは大幅に
低減できる。
第１図、第２図はそれぞれ従来のパターン認識
装置の構成を示すブロツク図、第３図はこの発明
の一実施例に係るパターン認識装置の構成を示す
ブロツク図、第４図〜第６図はそれぞれ上記第３
図の装置における各動作時のタイミングチヤー
ト、第７図〜第９図はそれぞれ各画像メモリのデ
ータ構造を示す図である。 ２０…光電変換器、２１…Ａ／Ｄ変換器、２３
…Ｄ／Ａ変換器、２４…TVモニタ、Ｍ１，Ｍ２
…画像メモリ（Ｍ１：第１メモリ）、Ｍ３…ワー
キングメモリ（第２メモリ）、ALU…演算部、
MA…乗算／累積器、CNT…制御部。
装置の構成を示すブロツク図、第３図はこの発明
の一実施例に係るパターン認識装置の構成を示す
ブロツク図、第４図〜第６図はそれぞれ上記第３
図の装置における各動作時のタイミングチヤー
ト、第７図〜第９図はそれぞれ各画像メモリのデ
ータ構造を示す図である。 ２０…光電変換器、２１…Ａ／Ｄ変換器、２３
…Ｄ／Ａ変換器、２４…TVモニタ、Ｍ１，Ｍ２
…画像メモリ（Ｍ１：第１メモリ）、Ｍ３…ワー
キングメモリ（第２メモリ）、ALU…演算部、
MA…乗算／累積器、CNT…制御部。
Claims (1)
- 【特許請求の範囲】 １ 被写体の画像情報を入力する光電変換手段
と、この光電変換手段から入力された画像情報を
アナログ／デイジタル変換するアナログ／デイジ
タル変換手段と、上記アナログ／デイジタル変換
された画像情報が記憶される第１メモリ手段と、
この第１メモリ手段の記憶情報の論理演算を行な
い、入力された画像情報のサンプリング点の各座
標位置をXi，ｊとした時、n 〓i=0 Xi，ｊ（ｊ＝０〜
ｎ、ｍは上記第１メモリ手段の一行のビツト数、
ｎは上記第１メモリ手段の一列のビツト数）のデ
ータの総和を求める演算手段と、上記演算手段の
演算処理と並列動作して上記第１メモリ手段の入
力データと基準パターンのデータとの乗算累積を
行ない、入力された画像情報のサンプリング点の
各座標位置をXi，ｊ、基準パターンのサンプリ
ング点の座標位置をYi，ｊとした時、n 〓i=0 Xi，
ｊ・Yi，ｊ（ｊ＝０〜ｎ、ｍは上記第１メモリ手
段の一行のビツト数、ｎは上記第１メモリ手段の
一列のビツト数）の乗算の総和を求める乗算／累
積手段と、基準パターンと上記演算手段および乗
算／累積手段の処理結果が記憶される第２メモリ
手段と、上記各回路を制御する制御手段とを具備
し、画像入力信号と基準パターン信号との相関係
数を上記演算手段および乗算／累積手段で並列に
演算処理してパターン認識を行なうことを特徴と
するパターン認識装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56167553A JPS5868183A (ja) | 1981-10-20 | 1981-10-20 | パタ−ン認識装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56167553A JPS5868183A (ja) | 1981-10-20 | 1981-10-20 | パタ−ン認識装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5868183A JPS5868183A (ja) | 1983-04-22 |
| JPH0230546B2 true JPH0230546B2 (ja) | 1990-07-06 |
Family
ID=15851848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56167553A Granted JPS5868183A (ja) | 1981-10-20 | 1981-10-20 | パタ−ン認識装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5868183A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5944667B2 (ja) * | 1978-03-28 | 1984-10-31 | 株式会社東芝 | パタ−ン認識装置 |
-
1981
- 1981-10-20 JP JP56167553A patent/JPS5868183A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5868183A (ja) | 1983-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109543832B (zh) | 一种计算装置及板卡 | |
| US4742552A (en) | Vector image processing system | |
| JPH0695012B2 (ja) | マトリックス状に配列されたフォトダイオ−ド・アレイのための装置 | |
| JPH0230546B2 (ja) | ||
| JPS63123175A (ja) | 画像デ−タのモ−メント計算装置 | |
| Lougheed | A high speed recirculating neighborhood processing architecture | |
| JPS6149713B2 (ja) | ||
| JPS60237503A (ja) | シ−ケンスコントロ−ラの高速処理方式 | |
| JPS62105287A (ja) | 信号処理装置 | |
| JPS62298834A (ja) | 高速デ−タ処理装置 | |
| JPS60129890A (ja) | デイジタル信号処理装置 | |
| JPH09319865A (ja) | 画像処理装置 | |
| JPS62119639A (ja) | プログラム転送装置 | |
| JP2659783B2 (ja) | 画像処理装置 | |
| JPH0785260A (ja) | ２次元センサ装置 | |
| JPH0757075A (ja) | パターン処理用１チップ並列処理装置のプロセッサ要素 | |
| JP2908117B2 (ja) | ベクトル演算処理装置 | |
| CN114022689A (zh) | 基于fpga的相似度计算方法及系统 | |
| JPH0243687A (ja) | 画像処理装置 | |
| JPS60235274A (ja) | 画像信号処理装置 | |
| JPS62233894A (ja) | ずらし類似度演算装置 | |
| JPH0736665A (ja) | 演算装置 | |
| JPS61196371A (ja) | ベクトル処理装置 | |
| JPH03189868A (ja) | データ処理プロセツサ | |
| JPH0298787A (ja) | 画像処理装置 |