JPH0230602B2 - - Google Patents
Info
- Publication number
- JPH0230602B2 JPH0230602B2 JP56105238A JP10523881A JPH0230602B2 JP H0230602 B2 JPH0230602 B2 JP H0230602B2 JP 56105238 A JP56105238 A JP 56105238A JP 10523881 A JP10523881 A JP 10523881A JP H0230602 B2 JPH0230602 B2 JP H0230602B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- impedance
- parallel
- variable impedance
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present
- H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は電源投入時における回路装置の過渡特
性制御装置に関し、特にテープノイズリダクシヨ
ンシステムを有するテープレコーダ装置の電源投
入時における過渡特性制御に好適な制御装置に関
する。
性制御装置に関し、特にテープノイズリダクシヨ
ンシステムを有するテープレコーダ装置の電源投
入時における過渡特性制御に好適な制御装置に関
する。
テープレコーダのノイズリダクシヨン方式には
ドルビーノイズリダクシヨンシステムがあり、そ
のシステム特性の態様によつてＢ及びＣタイプの
両方式がある。これら両方式は共に信号の中高城
部のレベルを圧縮して記録しこれを再生時に伸長
して再生信号とするものであり、両者の相違点は
この中高城部のレベル制御特性である点が掲げら
れる。これら両方式の選択更にはドルビーノイズ
リダクシヨンシステムオフの選択を可能としたテ
ープレコーダにおいては、信号レベルを上記各モ
ード（Ｂ及びＣタイプモード，オフモード）に応
じて制御する必要がある。
ドルビーノイズリダクシヨンシステムがあり、そ
のシステム特性の態様によつてＢ及びＣタイプの
両方式がある。これら両方式は共に信号の中高城
部のレベルを圧縮して記録しこれを再生時に伸長
して再生信号とするものであり、両者の相違点は
この中高城部のレベル制御特性である点が掲げら
れる。これら両方式の選択更にはドルビーノイズ
リダクシヨンシステムオフの選択を可能としたテ
ープレコーダにおいては、信号レベルを上記各モ
ード（Ｂ及びＣタイプモード，オフモード）に応
じて制御する必要がある。
第１図はかゝるレベル制御回路部の概略ブロツ
ク図であり、制御されるべき入力信号はカツプリ
ングコンデンサを介してオペアンプ構成の高入力
インピーダンスを有するアンプ１へ印加される。
このアンプ１の入力信号ライン５とアースとの間
すなわちこの入力信号ライン５と並列に可変イン
ピーダンス回路２が設けられており、アンプ１の
出力電圧はＶ／Ｉ変換回路６により直流電流に変
換されて可変インピーダンス回路２のインピーダ
ンスを入力信号レベルに応じて制御すると共に、
入力信号がないときの初期条件を決めるべくこの
インピーダンス値が上記各動作モードに応じて初
期設定される。そのために、インピーダンス制御
回路３が設けられており、これはモードスイツチ
４により選択された基準制御入力（零，E1ボル
ト）に応じて可変インピーダンス回路２の初期状
態設定のための制御信号を発生するよう構成され
ている。そして、カツプリングコンデンサC1の
信号入力端は所定レベルのバイアスVrが抵抗R1
を介して付与されている。
ク図であり、制御されるべき入力信号はカツプリ
ングコンデンサを介してオペアンプ構成の高入力
インピーダンスを有するアンプ１へ印加される。
このアンプ１の入力信号ライン５とアースとの間
すなわちこの入力信号ライン５と並列に可変イン
ピーダンス回路２が設けられており、アンプ１の
出力電圧はＶ／Ｉ変換回路６により直流電流に変
換されて可変インピーダンス回路２のインピーダ
ンスを入力信号レベルに応じて制御すると共に、
入力信号がないときの初期条件を決めるべくこの
インピーダンス値が上記各動作モードに応じて初
期設定される。そのために、インピーダンス制御
回路３が設けられており、これはモードスイツチ
４により選択された基準制御入力（零，E1ボル
ト）に応じて可変インピーダンス回路２の初期状
態設定のための制御信号を発生するよう構成され
ている。そして、カツプリングコンデンサC1の
信号入力端は所定レベルのバイアスVrが抵抗R1
を介して付与されている。
第２図は可変インピーダンス回路２の１例を示
す図であり、ベースが基準電位点VR1及び信号ラ
イン５に夫々接続された１対のPNPトランジス
タのエミツタは、各エミツタ抵抗R2，R3をそれ
ぞれ介して共通接続され、電流源I0が供給される
ようになつている。両トランジスタQ1，Q2のコ
レクタはダイオードD1，D2を夫々介して共通電
位VR2へ接続されている。また、両トランジスタ
Q1，Q2のコレクタ出力を夫々ベース入力とする
差動対のNPNトランジスタQ3，Q4が設けられて
おり、この差動対トランジスタQ3，Q4は入力信
号レベルに応じて直流変化された電流源I1により
供給され、各コレクタ負荷としてトランジスタ
Q5，Q6よりなるカレントミラー回路が設けられ
ている。そして、トランジスタQ3のコレクタと
トランジスタQ2のベースすなわち信号ライン５
とが共通接続されてなるものである。
す図であり、ベースが基準電位点VR1及び信号ラ
イン５に夫々接続された１対のPNPトランジス
タのエミツタは、各エミツタ抵抗R2，R3をそれ
ぞれ介して共通接続され、電流源I0が供給される
ようになつている。両トランジスタQ1，Q2のコ
レクタはダイオードD1，D2を夫々介して共通電
位VR2へ接続されている。また、両トランジスタ
Q1，Q2のコレクタ出力を夫々ベース入力とする
差動対のNPNトランジスタQ3，Q4が設けられて
おり、この差動対トランジスタQ3，Q4は入力信
号レベルに応じて直流変化された電流源I1により
供給され、各コレクタ負荷としてトランジスタ
Q5，Q6よりなるカレントミラー回路が設けられ
ている。そして、トランジスタQ3のコレクタと
トランジスタQ2のベースすなわち信号ライン５
とが共通接続されてなるものである。
かゝる構成において、信号ライン５からこの回
路２を見たインピーダンスZiは、 Zi＝R0・I0／I1 ……(1) と表わされる。こゝに、R0はR1＝R2＝R0であ
る。I0は初期設定された値であり、I1は制御され
るべき入力信号に対応する電流であつて無信号時
はほぼ零である。従つて、電流源I0の電流値を制
御することによりZiが変化することになり、イン
ピーダンス制御回路３によつてこの電流値の初期
設定が各動作モードに応じてなされる。
路２を見たインピーダンスZiは、 Zi＝R0・I0／I1 ……(1) と表わされる。こゝに、R0はR1＝R2＝R0であ
る。I0は初期設定された値であり、I1は制御され
るべき入力信号に対応する電流であつて無信号時
はほぼ零である。従つて、電流源I0の電流値を制
御することによりZiが変化することになり、イン
ピーダンス制御回路３によつてこの電流値の初期
設定が各動作モードに応じてなされる。
いま、回路装置の電源が投入された場合を考え
ると、アンプ１の入力インピーダンスは略無限大
と見做し得るから、カツプリングコンデンサC1
への充電電流が抵抗R1及び可変インピーダンス
回路２を経て流れる。ここで、ノイズリダクシヨ
ンモードがオフに選択されている場合には、可変
インピーダンス回路２のインピーダンス値Ziは極
めて低く例えば数10Ωに設定されている。従つ
て、この場合にはカツプリングコンデンサC1の
充電路の抵抗値は低いために、充電は速やかにな
され回路は即座に定常状態に達し得る。
ると、アンプ１の入力インピーダンスは略無限大
と見做し得るから、カツプリングコンデンサC1
への充電電流が抵抗R1及び可変インピーダンス
回路２を経て流れる。ここで、ノイズリダクシヨ
ンモードがオフに選択されている場合には、可変
インピーダンス回路２のインピーダンス値Ziは極
めて低く例えば数10Ωに設定されている。従つ
て、この場合にはカツプリングコンデンサC1の
充電路の抵抗値は低いために、充電は速やかにな
され回路は即座に定常状態に達し得る。
しかしながら、ノイズリダクシヨンモードがＢ
又はＣタイプに選択されている場合には可変イン
ピーダンス回路２のインピーダンスZiは数10KΩ
乃至数100KΩと非常に高く初期設定されている。
よつて、コンデンサC1の充電路の抵抗値は極め
て高く充電は緩やかになされて過渡状態が長くな
つて不都合となる。
又はＣタイプに選択されている場合には可変イン
ピーダンス回路２のインピーダンスZiは数10KΩ
乃至数100KΩと非常に高く初期設定されている。
よつて、コンデンサC1の充電路の抵抗値は極め
て高く充電は緩やかになされて過渡状態が長くな
つて不都合となる。
本発明の目的は上記欠点を排除すべく電源投入
時における過渡特性を短時間に終了せしめて安定
な定常動作や速やかに移行し得るようにした過渡
特性制御装置を提供することである。
時における過渡特性を短時間に終了せしめて安定
な定常動作や速やかに移行し得るようにした過渡
特性制御装置を提供することである。
本発明による過渡特性制御装置は、信号ライン
に直列挿入され一端が所定バイアス電圧を付与さ
れたカツプリングコンデンサと、回路の動作モー
ドに応じてインピーダンスが制御されコンデンサ
の他端において信号ラインに並列に挿入された可
変インピーダンス手段とを含む装置を対象とし、
その特徴とするところは、電源投入時から所定期
間可変インピーダンス手段のインピーダンスが自
動的に小となるよらにしたことになる。
に直列挿入され一端が所定バイアス電圧を付与さ
れたカツプリングコンデンサと、回路の動作モー
ドに応じてインピーダンスが制御されコンデンサ
の他端において信号ラインに並列に挿入された可
変インピーダンス手段とを含む装置を対象とし、
その特徴とするところは、電源投入時から所定期
間可変インピーダンス手段のインピーダンスが自
動的に小となるよらにしたことになる。
以下に本発明を図面により説明する。
第３図は本発明の一実施例の回路図であり、第
１，２図と同等部分は同一符号により示されてい
る。第１，２図と異なる部分について述べれば、
回路電源＋Ｖc.c.により充電されるコンデンサC2
及び抵抗R4よりなる時定数回路７が設けられて
おり、この時定数回路７の時定数出力である抵抗
R4の端子電圧を検出すべくベースに当該電圧が
印加されたNPNトランジスタQ7と、この入力電
圧を比較するための基準電圧VR3がベースに接続
されているトランジスタQ10とがエミツタ共通で
設けられている。このトランジスタQ7及びQA10
のエミツタとアースとの間に定電流源I2が接続さ
れており、トランジスタQ7のコレクタと回路電
源Ｖc.c.との間にはPNPトランジスタQ8，Q9より
なるカレントミラー回路が挿入され、トランジス
タQ7のコレクタ電流をトランジスタQ8を介して
トランジスタQ9へ転送するようにしている。こ
の転送電流がダイオードD3，D4を経て可変イン
ピーダンス回路２のトランジスタQ1，Q2へ流入
するよう構成されている。
１，２図と同等部分は同一符号により示されてい
る。第１，２図と異なる部分について述べれば、
回路電源＋Ｖc.c.により充電されるコンデンサC2
及び抵抗R4よりなる時定数回路７が設けられて
おり、この時定数回路７の時定数出力である抵抗
R4の端子電圧を検出すべくベースに当該電圧が
印加されたNPNトランジスタQ7と、この入力電
圧を比較するための基準電圧VR3がベースに接続
されているトランジスタQ10とがエミツタ共通で
設けられている。このトランジスタQ7及びQA10
のエミツタとアースとの間に定電流源I2が接続さ
れており、トランジスタQ7のコレクタと回路電
源Ｖc.c.との間にはPNPトランジスタQ8，Q9より
なるカレントミラー回路が挿入され、トランジス
タQ7のコレクタ電流をトランジスタQ8を介して
トランジスタQ9へ転送するようにしている。こ
の転送電流がダイオードD3，D4を経て可変イン
ピーダンス回路２のトランジスタQ1，Q2へ流入
するよう構成されている。
他の回路構成については第１，２図のそれと同
一であつてその説明は省略する。
一であつてその説明は省略する。
電源Vccが投入されると、時定数回路７の抵抗
R4の端子電圧は瞬時にVccレベルまで上昇しトラ
ンジスタQ7をオンにしトランジスタQ10をオフに
する。よつて、電流源I2の電流がトランジスタQ9
よりダイオードD3，D4へ流入する。この時の可
変インピーダンス回路２の信号ライン５から見た
インピーダンスZi′は、 Zi′＝（R0re）I0＋I2／I1 ……(2) となる。R0＝R1＝R2であり、reはダイオードD3，
D4の順方向インピーダンスであつて、次式で示
される。
R4の端子電圧は瞬時にVccレベルまで上昇しトラ
ンジスタQ7をオンにしトランジスタQ10をオフに
する。よつて、電流源I2の電流がトランジスタQ9
よりダイオードD3，D4へ流入する。この時の可
変インピーダンス回路２の信号ライン５から見た
インピーダンスZi′は、 Zi′＝（R0re）I0＋I2／I1 ……(2) となる。R0＝R1＝R2であり、reはダイオードD3，
D4の順方向インピーダンスであつて、次式で示
される。
re＝0.026／（I2／２）（Ω） ……(3)
尚、I2はmAとする。従つて、等価的に可変イ
ンピーダンス回路２にreなるインピーダンスが並
列挿入されたことになり(2)，(3)式よりI2が増加す
る程Zi′が小となるから、この時Zi′をできるだけ
小にすなわち略最小値になるように電流源I2の電
流値を選定しておけば、カツプリングコンデンサ
C1への過渡時の充電時定数は最小とすることが
でき、よつてスイツチ４による動作モードの選定
如何にかゝわらず回路を速やかに定常状態へ移行
せしめることが可能となる。換言すれば、可変イ
ンピーダンス回路２のインピーダンスを自動的に
所定期間小に制御するようにして過渡状態を速や
かに終了せしめたものである。
ンピーダンス回路２にreなるインピーダンスが並
列挿入されたことになり(2)，(3)式よりI2が増加す
る程Zi′が小となるから、この時Zi′をできるだけ
小にすなわち略最小値になるように電流源I2の電
流値を選定しておけば、カツプリングコンデンサ
C1への過渡時の充電時定数は最小とすることが
でき、よつてスイツチ４による動作モードの選定
如何にかゝわらず回路を速やかに定常状態へ移行
せしめることが可能となる。換言すれば、可変イ
ンピーダンス回路２のインピーダンスを自動的に
所定期間小に制御するようにして過渡状態を速や
かに終了せしめたものである。
所定時間後に抵抗R4の電圧が低下してVR3よ
り低くなるとトランジスタQ7がオフになりトラ
ンジスタQ10がオンとなり、電流値I2は可変イン
ピーダンス回路２へは流入しなくなり、並列挿入
されたインピーダンスreは活性状態から非活性化
されて定常状態へ復帰するものである。従つて、
時定数回路６の時定数を適当に選定すれば、回路
が安定になるまでに必要な期間可変インピーダン
ス回路２を含む信号ライン５に並列なインピーダ
ンスを強制的に外部より制御して小なるインピー
ダンスとすることができる。
り低くなるとトランジスタQ7がオフになりトラ
ンジスタQ10がオンとなり、電流値I2は可変イン
ピーダンス回路２へは流入しなくなり、並列挿入
されたインピーダンスreは活性状態から非活性化
されて定常状態へ復帰するものである。従つて、
時定数回路６の時定数を適当に選定すれば、回路
が安定になるまでに必要な期間可変インピーダン
ス回路２を含む信号ライン５に並列なインピーダ
ンスを強制的に外部より制御して小なるインピー
ダンスとすることができる。
このように、本発明によれば可変インピーダン
ス回路を含む並列インピーダンスを電源投入と同
時に一定期間小なる値に強制的に制御するもので
あるから、このインピーダンスにより充電される
大容量のカツプリングコンデンサの充電を早め、
回路の過渡動作を速やかに終了せしめることがで
きる。
ス回路を含む並列インピーダンスを電源投入と同
時に一定期間小なる値に強制的に制御するもので
あるから、このインピーダンスにより充電される
大容量のカツプリングコンデンサの充電を早め、
回路の過渡動作を速やかに終了せしめることがで
きる。
上記における回路構成は図示の例に限定される
ものでもなく、またテープレコーダのノイズリダ
クシヨンシステム回路に限定されることもない。
ものでもなく、またテープレコーダのノイズリダ
クシヨンシステム回路に限定されることもない。
第１図はドルビーノイズリダクシヨンシステム
を有するテープレコーダの１部回路図、第２図は
第１図の可変インピーダンス回路の具体例を示す
図、第３図は本発明の一実施例の回路図である。 主要部分の符号の説明、２……可変インピーダ
ンス回路、３……インピーダンス制御回路、４…
…モードスイツチ、５……信号ライン、７……時
定数回路、C1……カツプリングコンデンサ、Q7
……電源投入検出用トランジスタ。
を有するテープレコーダの１部回路図、第２図は
第１図の可変インピーダンス回路の具体例を示す
図、第３図は本発明の一実施例の回路図である。 主要部分の符号の説明、２……可変インピーダ
ンス回路、３……インピーダンス制御回路、４…
…モードスイツチ、５……信号ライン、７……時
定数回路、C1……カツプリングコンデンサ、Q7
……電源投入検出用トランジスタ。
Claims (1)
- 【特許請求の範囲】 １ 信号ラインに直列に挿入され一端が所定バイ
アス電圧を付与されたカツプリングコンデンサ
と、回路の各動作モードに応じてインピーダンス
が初期設定され前記コンデンサの他端において信
号ラインに並列に挿入された可変インピーダンス
回路とを含む回路装置の電源投入時における過渡
特性制御装置であつて、 電源投入により充電される時定数回路と、 前記可変インピーダンス回路に並列に接続され
た能動素子を含む並列インピーダンス回路と、 前記時定数回路の出力が所定レベルに達する迄
の間前記能動素子を導通せしめる一方、前記所定
レベルに達した後前記能動素子を非導通とする手
段とを備えたことを特徴とする過渡特性制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56105238A JPS586610A (ja) | 1981-07-06 | 1981-07-06 | 電源投入時における回路の過渡特性制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56105238A JPS586610A (ja) | 1981-07-06 | 1981-07-06 | 電源投入時における回路の過渡特性制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS586610A JPS586610A (ja) | 1983-01-14 |
| JPH0230602B2 true JPH0230602B2 (ja) | 1990-07-09 |
Family
ID=14402064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56105238A Granted JPS586610A (ja) | 1981-07-06 | 1981-07-06 | 電源投入時における回路の過渡特性制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS586610A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4919189A (en) * | 1987-09-21 | 1990-04-24 | Ryobi Ltd. | Method of forming as-cast holes by using cores, and apparatus for practicing the method |
-
1981
- 1981-07-06 JP JP56105238A patent/JPS586610A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS586610A (ja) | 1983-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0595350A2 (en) | Reproducing circuit for a magnetic head | |
| JPH0332026B2 (ja) | ||
| JPS61230411A (ja) | 電気回路 | |
| JPS6162321A (ja) | 電池エネルギー節約回路 | |
| JPH07225628A (ja) | 基準電圧発生回路 | |
| JPH0230602B2 (ja) | ||
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US4462000A (en) | Amplifier comprising means for eliminating direct voltage transients on the amplifier output | |
| EP0801846B1 (en) | A high-speed/high-slew-rate tri-modal all bipolar buffer/switch and method thereof | |
| JPH0130323B2 (ja) | ||
| US4737696A (en) | Actuator drive circuit | |
| US4636739A (en) | Circuit for reducing the occurrence of spurious signals on an output of an electronic circuit when the circuit power supply is switched on and off | |
| JP2514964B2 (ja) | サンプル・ホ−ルド回路 | |
| KR840003110A (ko) | 집적회로를 이용한 테이프 레코더 | |
| JP2800225B2 (ja) | 定電圧電源回路 | |
| GB2217540A (en) | Automatic biassing of amplifiers | |
| JPH0413695Y2 (ja) | ||
| JP3208915B2 (ja) | 磁気ヘッド用再生回路 | |
| JPS6031130B2 (ja) | サンプル・ホ−ルド回路 | |
| JPS589589A (ja) | 小型直流モ−タの速度制御回路 | |
| JP2546699B2 (ja) | 充電回路 | |
| JP2591320B2 (ja) | 半導体集積回路 | |
| JPH0161247B2 (ja) | ||
| JPS5854893A (ja) | 直流モ−タ制御回路 | |
| JP2563380B2 (ja) | 比較回路 |