JPH0130323B2 - - Google Patents

Info

Publication number
JPH0130323B2
JPH0130323B2 JP56105232A JP10523281A JPH0130323B2 JP H0130323 B2 JPH0130323 B2 JP H0130323B2 JP 56105232 A JP56105232 A JP 56105232A JP 10523281 A JP10523281 A JP 10523281A JP H0130323 B2 JPH0130323 B2 JP H0130323B2
Authority
JP
Japan
Prior art keywords
circuit
variable impedance
control
impedance
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56105232A
Other languages
English (en)
Other versions
JPS586609A (ja
Inventor
Nozomi Nagashima
Nobuhiro Suzuki
Yasuo Kominami
Kazuo Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56105232A priority Critical patent/JPS586609A/ja
Publication of JPS586609A publication Critical patent/JPS586609A/ja
Publication of JPH0130323B2 publication Critical patent/JPH0130323B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present
    • H03G3/348Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 本発明は電源投入時における回路装置の過渡特
性制御装置に関し、特にテープノイズリダクシヨ
ンシステムを有するテープレコーダ装置の電源投
入時における過渡特性制御に好適な制御装置に関
する。
テープレコーダのノイズリダクシヨン方式には
ドルビーノイズリダクシヨンシステムがあり、そ
のシステム特性の態様によつてB及びCタイプの
両方式がある。これら両方式は共に信号の中高城
部のレベルを圧縮して記録しこれを再生時に伸長
して再生信号とするものであり、両者の相違点は
この中高城部のレベル制御特性である点が掲げら
れる。これら両方式の選択更にはドルビーノイズ
リダクシヨンシステムオフの選択を可能としたテ
ープレコーダにおいては、信号レベルを上記各モ
ード(B及びCタイプモード、オフモード)に応
じて制御する必要がある。
第1図はかゝるレベル制御回路部の概略ブロツ
ク図であり、制御されるべき入力信号はカツプリ
ングコンデンサC1を介してオペアンプ構成の高
入力インピーダンスを有するアンプ1へ印加され
る。このアンプ1の入力信号ライン5とアースと
の間すなわちこの入力信号ライン5と並列に可変
インピーダンス回路2が設けられており、アンプ
1の出力電圧はV/I変換回路6により直流電流
に変換されて可変インピーダンス回路2のインピ
ーダンス値を入力信号レベルに応じて制御すると
共に、入力信号がないときの初期条件を決めるべ
くこのインピーダンス値が上記各動作モードに応
じて初期設定される。そのために、インピーダン
ス制御回路3が設けられており、これはモードス
イツチ4により選択された基準制御入力(零、
E1ボルト)に応じて可変インピーダンス回路2
の初期状態設定のための制御信号を発生するよう
構成されている。そして、カツプリングコンデン
サC1の信号入力端は所定レベルのバイアスVrが
抵抗R1を介して付与されている。
第2図は可変インピーダンス回路2の1例を示
す図であり、ベースが基準電位点VR1及び信号ラ
イン5に夫々接続された1対のPNPトランジス
タのエミツタは、各エミツタ抵抗R2,R3をそれ
ぞれ介して共通接続され、電流源I0が供給される
ようになつている。両トランジスタQ1,Q2のコ
レクタはダイオードD1,D2を夫々介して共通電
位VR2へ接続されている。また、両トランジスタ
Q1,Q2のコレクタ出力を夫々ベース入力とする
差動対のNPNトランンジスタQ3,Q4が設けられ
ており、この差動対トランジスタQ3,Q4は入力
信号レベルに応じて直流変換された電流が電流源
I1により供給され、各コレクタ負荷としてトラン
ジスタQ5,Q6よりなるカレントミラー回路が設
けられている。そして、トランジスタQ3のコレ
クタとトランジスタQ2のベースすなわち信号ラ
イン5とが共通接続されてなるものである。
かゝる構成において、信号ライン5からこの回
路2を見たインピーダンスZiは、 Zi=R0・I0/I1 ………(1) と表わされる。こゝに、R0はR1=R2=R0であ
る。I0は初期設定された値であり、I1は制御され
るべき入力信号に対応する電流であつて無信号時
はほぼ零である。従つて、電流源I0の電流値を制
御することによりZiが変化することになり、イン
ピーダンス制御回路3によつてこの電流値の初期
設定各動作モードに応じてなされる。
いま、回路装置の電源が投入された場合を考え
ると、アンプ1の入力インピーダンスは略無限大
と見做し得るから、カツプリングコンデンサC1
への充電電流が抵抗R1及び可変インピーダンス
回路2を経て流れる。こゝで、ノイズリダクシヨ
ンモードがオフに選択されいる場合には、可変イ
ンピーダンス回路2のインピーダンス値Ziは極め
て低く例えば数10Ωに設定されている。従つて、
この場合にはカツプリングコンデンサC1の充電
路の抵抗値は低いために、充電は速やかになされ
回路は即座に定常状態に達し得る。
しかしながら、ノイズリダクシヨンモードがB
又はCタイプに選択されている場合には可変イン
ピーダンス回路2のインピーダンスZiは数10KΩ
乃至数100KΩと非常に高く初期設定されている。
よつて、コンデンサC1の充電路の抵抗値は極め
て高く充電は緩やかになされて、過渡状態が長く
なつて不都合となる。
本発明の目的は上記欠点を排除すべく電源投入
時における過渡特性を短時間に終了せしめて安定
な定常動作へ速やかに移行し得るようにした過渡
特性制御装置を提供することである。
本発明による過渡特性制御装置は、信号ライン
に直列挿入され一端が所定バイアス電圧を付与さ
れたカツプリングコンデンサと、このコンデンサ
の他端において信号ラインに並列に挿入された可
変インピーダンス手段と、回路の各動作モードに
応じて可変インピーダンス手段を制御する制御信
号を発生する制御手段とを含む装置であつて、そ
の特徴とするところは、電源投入時から所定期
間、可変インピーダンス手段が動作モードに応じ
て制御されるべき最小のインピーダンスとなる制
御信号を強制的に発生するよう制御手段を制御し
てなることにある。
以下に図面により本発明を説明する。
第3図は本発明の実施例の回路図であり、第
1,2図と同等部分は同一符号により示されてい
る。モードスチツチ4とインピーダンス制御回路
3との間の制御入力ラインを接地するためのスイ
ツチングトランジスタQ7が設けられており、こ
のトランジスタQ7のベースには、コンデンサC2
及び抵抗R4よりなる時定数回路7の出力すなわ
ち抵抗R4の端子電圧が印加されている。この時
定数回路7は回路電源Vccにより充電されるよう
になつている。尚、抵抗R5はトランジスタQ7
オン時における電流制限用抵抗である。
他の回路構成については第1,2図のそれと同
等であつてその説明は省略する。
かゝる構成において、電源投入されるとトラン
ジスタQ7のベースは瞬時にVccレベルまで上昇し
て、トランジスタQ7はオンとなる。よつてイン
ピーダンス制御回路3の制御入力は、モードスイ
ツチ4の如何に無関係に接地レベルとなる。この
接地レベルは、モードスイツチ4がノイズリダク
シヨンシステムオフ(OFF)の場合の制御レベ
ルと同一であり、よつて制御回路3は、強制的に
可変インピーダンス回路2がOFFモードに要求
される最小のインピーダンスである数10Ωにコン
トロールされる如き制御出力を発生する。よつ
て、スイツチ4の選定如何にかゝわらずカツプリ
ングコンデンサC1の充電時定数がOFFモードと
同様小となるから、回路を速やかに定常状態へ移
行せしめることができる。
所定時間後に抵抗R4の電圧が低下してトラン
ジスタQ7がオフすると、インピーダンス制御回
路3はモードスイツチ4による制御状態へ復帰す
る。従つて、時定数回路6の時定数を適当に選べ
ば、回路が安定になるまでに必要な期間可変イン
ピーダンス回路2を強制的に外部より制御して小
なるインピーダンスとすることができる。
このように、本発明によれば可変インピーダン
ス回路のインピーダンスを電源投入と同時に一定
期間小なる値に強制的に制御するものであるか
ら、このインピーダンスにより充電される大容量
のカツプリングコンデンサの充電を早め、回路の
過渡作を速やかに終了せしめることができる。
上記における回路構成は図示の例に限定される
ものでもなく、またテープレコーダのノイズリダ
クシヨンシステム回路に限定されることもない。
【図面の簡単な説明】
第1図はドルビーノイズリダクシヨンシステム
を有するテープレコーダの1部回路図、第2図は
第1図の可変インピーダンス回路の具体例を示す
図、第3図は本発明の一実施例の回路図である。 主要部分の符号の説明、2……可変インピーダ
ンス回路、3……インピーダンス制御回路、4…
…モードスイツチ、5……信号ライン、7……時
定数回路、C1……カツプリングコンデンサ、Q7
……電源投入検出用トランジスタ。

Claims (1)

  1. 【特許請求の範囲】 1 信号ラインに直列挿入され一端が所定バイア
    ス電圧を付与されたカツプリングコンデンサと、
    前記コンデンサの他端において信号ラインに並列
    に挿入された可変インピーダンス手段と、回路の
    各動作モードに応じて前記可変インピーダンス手
    段を初期設定する制御信号を発生する制御手段と
    を含む回路装置の電源投入時における過渡特性制
    御装置であつて、電源投入時から所定期間、前記
    可変インピーダンス手段が前記動作モードに応じ
    て初期設定されるべき最小のインピーダンスとな
    る制御信号を強制的に発生するよう前記制御手段
    を制御してなる装置。 2 電源投入により充電される時定数回路と、こ
    の時定数回路の出力が所定レベルに達するまでの
    間前記制御手段を強制的に制御する手段とを有し
    てなる特許請求の範囲第1項記載の装置。
JP56105232A 1981-07-06 1981-07-06 電源投入時における回路の過度特性制御装置 Granted JPS586609A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56105232A JPS586609A (ja) 1981-07-06 1981-07-06 電源投入時における回路の過度特性制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56105232A JPS586609A (ja) 1981-07-06 1981-07-06 電源投入時における回路の過度特性制御装置

Publications (2)

Publication Number Publication Date
JPS586609A JPS586609A (ja) 1983-01-14
JPH0130323B2 true JPH0130323B2 (ja) 1989-06-19

Family

ID=14401904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56105232A Granted JPS586609A (ja) 1981-07-06 1981-07-06 電源投入時における回路の過度特性制御装置

Country Status (1)

Country Link
JP (1) JPS586609A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7315365B2 (ja) * 2019-04-18 2023-07-26 リオン株式会社 測定装置

Also Published As

Publication number Publication date
JPS586609A (ja) 1983-01-14

Similar Documents

Publication Publication Date Title
EP0595350A2 (en) Reproducing circuit for a magnetic head
JPH0130323B2 (ja)
US4737696A (en) Actuator drive circuit
US4462000A (en) Amplifier comprising means for eliminating direct voltage transients on the amplifier output
JPH0230602B2 (ja)
JPH0787008B2 (ja) 記録再生切換回路
JP3530326B2 (ja) 増幅装置
JP2546699B2 (ja) 充電回路
JPH0413695Y2 (ja)
JPH0348683B2 (ja)
US6185060B1 (en) Changeover circuit in tape recorder
JPS599446Y2 (ja) ミュ−ティング制御信号発生回路
JP2900684B2 (ja) 定電圧発生回路
JP2777002B2 (ja) モータ駆動装置
JP2563380B2 (ja) 比較回路
JPS627793B2 (ja)
JPS622728B2 (ja)
JPH0120767B2 (ja)
JPH0727836Y2 (ja) モ−タ駆動回路
JPS5854893A (ja) 直流モ−タ制御回路
JPH0420205B2 (ja)
JPS59172814A (ja) 増幅回路
JPH0119646B2 (ja)
JPH0436482B2 (ja)
JPS6258568B2 (ja)