JPH02306333A - 印字制御装置 - Google Patents
印字制御装置Info
- Publication number
- JPH02306333A JPH02306333A JP1126756A JP12675689A JPH02306333A JP H02306333 A JPH02306333 A JP H02306333A JP 1126756 A JP1126756 A JP 1126756A JP 12675689 A JP12675689 A JP 12675689A JP H02306333 A JPH02306333 A JP H02306333A
- Authority
- JP
- Japan
- Prior art keywords
- program
- cpu
- dedicated
- processing
- input processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、入出力専用の各プロセッサに対し、プログ
ラムロードを高速で実施する印字制御装置に関するもの
である。
ラムロードを高速で実施する印字制御装置に関するもの
である。
第４図は例えば特開昭６１−２０３２２４号公報に示さ
れた従来の印字制御装置を示すブロック図であり、図に
おいて、３は入力処理専用プロセッサ（以下、ＣＰＵと
いう）で、チャンネルインタフェース１と中間バッファ
４等を管理する。中間バッファ４はホストコンピュータ
ＨＣから転送されてくるコマンドおよびデータを一時保
管する。 ５は印字−行分のデータ容量をもつラインバッファであ
る。６は出力処理専用ＣＰＵであり、ラインバッファ５
から転送されてくる印字情報をページバッファ７へ一時
格納する。なお、ページバッファ７に１ペ一ジ分以上の
印刷情報が入力されると、出力処理専用ＣＰＵ６は印刷
ベージデータの編集を行うと共に、プリンタ８ヘページ
バツフア７から読み出した文字データを送出する。２は
メインＣＰＵで、これは入力処理専用ＣＰＵ３と出力処
理専用ＣＰＵ６を制御するものであり、パネル処理部１
３と立上げ処理部１４をもつ、１１はオペレーションを
行うパネル、１２はプログラムを格納しているフロッピ
ーディスク、９はメインＣＰ ｔＪ ２と入力処理専用
ＣＰＵ３との通信バス、１０はメインＣＰＵ２と出力処
理専用ＣＰＵ６との通信バスである。 次に動作について説明する。 装置の立上げにおいては、各ＣＰ（Ｊ３，６へのプログ
ラムロードはメインＣＰＵ２の立上げ処理部１４により
行われ、フロッピーディスク１２内のプログラムをメイ
ンＣＰ Ｕ ２から通信バス９゜通信バス１０を介して
各ＣＰＩＪ３，６へハンドシェイクでロードする。通常
の印字制御動作では、ホストコンピュータｆ（Ｃから送
られた印字データがチャンネルインタフェースｌを介し
、入力処理専用ＣＰＵ３へ送られ、さらに中間バッファ
４へ一時格納される。この中間バッファ４に格納された
印刷データは、入力処理専用ＣＰＵ３にてコマンドおよ
びデータのチェック、さらに印刷データへの変換等の処
理を行った後、ラインバッファ５を経由して出力処理専
用ＣＰＵ６ヘデータ転送される。出力処理専用ＣＰＵ６
はラインバッファ５が開放されると、とにかく入力処理
専用ＣＰＵ３を常時観視することなく、印字中であれば
、ページバッファ７からのデータをプリンタ８へ優先的
に出力しながら、適時合間を見て、ラインバッファ５か
らデータを読み出し、ページバッファ７へ入力していく
。 一方、印刷中でなければ、ラインバッファ５から時間的
に無駄なく高速にデータを読み出して、ページバッファ
７へ入力していく。上記の動作中に回復不可能なエラー
（以下、システムエラーと呼ぶ）が発生した場合、リセ
ッ］・立上げを行うことにより復帰する。リセット立上
げでは、必ずプログラムローディングから開始する。オ
ペレータは本装置の操作をパネルｌｌにより行うが、ス
イッチのインターロックは、パネル処理部１３により装
置の内部状態の条件で行う。 第５図は上記プログラムデータの転送に関するタイムチ
ャート図であり、メインＣＰＵ２と入力処理専用ＣＰ
ｔＪ間で行われるデータの書込みおよび読出しデータを
示している。また、第６図（ａ）１［有］）はそれぞれ
メインＣＰＵ２および入力処理専用ＣＰＵの立上げ処理
の手順を示すフローチャート図である。まず、メインＣ
ＰｔＪ２の立上げ処理では、転送データの書込みを行い
（ステップ５ＴＩ）、次に書込みが終ったか否かを調べ
て（ステップ５Ｔ２）、終った場合には立上げ処理を行
い、一方、書込みが完了してない場合には、データの読
出しが終了しているか否かを調べ（ステップ５Ｔ３）、
終了している場合にはステップＳＴＩ以下の処理査線り
返す。また、入力処理専用ＣＰＵ３では、第６図（１）
）に示すように、転送データの書込みが完了したか否か
を調べ（ステップ５Ｔ４） 、完了している場合にはそ
の転送データを続出しくステップ５Ｔ５）、続いて、こ
の読出しが完了したか否かを調べて（ステップ５Ｔ６）
、完了している場合には立上げ処理を行い、完了してい
ない場合にはステップＳＴ４以下の処理を繰り返し実行
する。 なお、第５図中の■、■、■、■は第６図中の同様の番
号に対応するものである。
れた従来の印字制御装置を示すブロック図であり、図に
おいて、３は入力処理専用プロセッサ（以下、ＣＰＵと
いう）で、チャンネルインタフェース１と中間バッファ
４等を管理する。中間バッファ４はホストコンピュータ
ＨＣから転送されてくるコマンドおよびデータを一時保
管する。 ５は印字−行分のデータ容量をもつラインバッファであ
る。６は出力処理専用ＣＰＵであり、ラインバッファ５
から転送されてくる印字情報をページバッファ７へ一時
格納する。なお、ページバッファ７に１ペ一ジ分以上の
印刷情報が入力されると、出力処理専用ＣＰＵ６は印刷
ベージデータの編集を行うと共に、プリンタ８ヘページ
バツフア７から読み出した文字データを送出する。２は
メインＣＰＵで、これは入力処理専用ＣＰＵ３と出力処
理専用ＣＰＵ６を制御するものであり、パネル処理部１
３と立上げ処理部１４をもつ、１１はオペレーションを
行うパネル、１２はプログラムを格納しているフロッピ
ーディスク、９はメインＣＰ ｔＪ ２と入力処理専用
ＣＰＵ３との通信バス、１０はメインＣＰＵ２と出力処
理専用ＣＰＵ６との通信バスである。 次に動作について説明する。 装置の立上げにおいては、各ＣＰ（Ｊ３，６へのプログ
ラムロードはメインＣＰＵ２の立上げ処理部１４により
行われ、フロッピーディスク１２内のプログラムをメイ
ンＣＰ Ｕ ２から通信バス９゜通信バス１０を介して
各ＣＰＩＪ３，６へハンドシェイクでロードする。通常
の印字制御動作では、ホストコンピュータｆ（Ｃから送
られた印字データがチャンネルインタフェースｌを介し
、入力処理専用ＣＰＵ３へ送られ、さらに中間バッファ
４へ一時格納される。この中間バッファ４に格納された
印刷データは、入力処理専用ＣＰＵ３にてコマンドおよ
びデータのチェック、さらに印刷データへの変換等の処
理を行った後、ラインバッファ５を経由して出力処理専
用ＣＰＵ６ヘデータ転送される。出力処理専用ＣＰＵ６
はラインバッファ５が開放されると、とにかく入力処理
専用ＣＰＵ３を常時観視することなく、印字中であれば
、ページバッファ７からのデータをプリンタ８へ優先的
に出力しながら、適時合間を見て、ラインバッファ５か
らデータを読み出し、ページバッファ７へ入力していく
。 一方、印刷中でなければ、ラインバッファ５から時間的
に無駄なく高速にデータを読み出して、ページバッファ
７へ入力していく。上記の動作中に回復不可能なエラー
（以下、システムエラーと呼ぶ）が発生した場合、リセ
ッ］・立上げを行うことにより復帰する。リセット立上
げでは、必ずプログラムローディングから開始する。オ
ペレータは本装置の操作をパネルｌｌにより行うが、ス
イッチのインターロックは、パネル処理部１３により装
置の内部状態の条件で行う。 第５図は上記プログラムデータの転送に関するタイムチ
ャート図であり、メインＣＰＵ２と入力処理専用ＣＰ
ｔＪ間で行われるデータの書込みおよび読出しデータを
示している。また、第６図（ａ）１［有］）はそれぞれ
メインＣＰＵ２および入力処理専用ＣＰＵの立上げ処理
の手順を示すフローチャート図である。まず、メインＣ
ＰｔＪ２の立上げ処理では、転送データの書込みを行い
（ステップ５ＴＩ）、次に書込みが終ったか否かを調べ
て（ステップ５Ｔ２）、終った場合には立上げ処理を行
い、一方、書込みが完了してない場合には、データの読
出しが終了しているか否かを調べ（ステップ５Ｔ３）、
終了している場合にはステップＳＴＩ以下の処理査線り
返す。また、入力処理専用ＣＰＵ３では、第６図（１）
）に示すように、転送データの書込みが完了したか否か
を調べ（ステップ５Ｔ４） 、完了している場合にはそ
の転送データを続出しくステップ５Ｔ５）、続いて、こ
の読出しが完了したか否かを調べて（ステップ５Ｔ６）
、完了している場合には立上げ処理を行い、完了してい
ない場合にはステップＳＴ４以下の処理を繰り返し実行
する。 なお、第５図中の■、■、■、■は第６図中の同様の番
号に対応するものである。
従来の印字制御装置は以上のように構成されているので
、プログラムロードは通信バスを使用しハンドシェイク
で行わなければならず、大量のプログラムデータの転送
は非常に効率が悪く、リセット立上げ時はシステムエラ
ー発生の有無にかかわらず、必ずプログラムロードを行
っているため、不必要な立」−げ時間が無条件にかかる
ほか、パネル１１のインターロックは内部状態の条件で
行っているため、パネル表示と不一致が起こる場合があ
り、オペレータが混乱するなどの問題点があった。 この発明は上記のような問題点を解消するためになされ
たもので、プログラムロードの効率を上げ、プログラム
ロードは電源ＯＮ時の立上げで行った後は、システムエ
ラー発生後のリセット立上げでのみ行うものとし、プロ
グラムエリアが破壊された可能性がある場合にだけロー
ドできるようにするとともに、パネルインターロックは
オペレ−タが見て判断するパネル表示により行えるよう
にして、オペレータが混乱するのを防ぐことができる印
字制御装置を得ることを目的とする。
、プログラムロードは通信バスを使用しハンドシェイク
で行わなければならず、大量のプログラムデータの転送
は非常に効率が悪く、リセット立上げ時はシステムエラ
ー発生の有無にかかわらず、必ずプログラムロードを行
っているため、不必要な立」−げ時間が無条件にかかる
ほか、パネル１１のインターロックは内部状態の条件で
行っているため、パネル表示と不一致が起こる場合があ
り、オペレータが混乱するなどの問題点があった。 この発明は上記のような問題点を解消するためになされ
たもので、プログラムロードの効率を上げ、プログラム
ロードは電源ＯＮ時の立上げで行った後は、システムエ
ラー発生後のリセット立上げでのみ行うものとし、プロ
グラムエリアが破壊された可能性がある場合にだけロー
ドできるようにするとともに、パネルインターロックは
オペレ−タが見て判断するパネル表示により行えるよう
にして、オペレータが混乱するのを防ぐことができる印
字制御装置を得ることを目的とする。
この発明に係る印字制御装置は、人力情報の入力処理お
よび印刷用出力情報の出力処理の、各制御動作の立上げ
時に、それぞれ独自のプログラムロード専用バスを用い
て、メインプロセッサから入力処理専用プロセッサおよ
び出力処理専用プロセッサに対してプログラムロードを
実施するようにしたものである。
よび印刷用出力情報の出力処理の、各制御動作の立上げ
時に、それぞれ独自のプログラムロード専用バスを用い
て、メインプロセッサから入力処理専用プロセッサおよ
び出力処理専用プロセッサに対してプログラムロードを
実施するようにしたものである。
この発明におけるプログラムロード専用バスは、入力処
理専用プロセッサおよび出力処理専用プロセッサとメイ
ンプロセッサとの間に、通信バスとは独立して設けられ
、大量のプログラムデータを、上記入力処理専用プロセ
ッサおよび出力処理専用プロセッサに対して、効率的に
転送できるようにする。
理専用プロセッサおよび出力処理専用プロセッサとメイ
ンプロセッサとの間に、通信バスとは独立して設けられ
、大量のプログラムデータを、上記入力処理専用プロセ
ッサおよび出力処理専用プロセッサに対して、効率的に
転送できるようにする。
以下、この発明の一実施例を図について説明する。第１
図において、ｌから８は従来の印字制御装置と同様であ
り、その重複する説明を省略する。 ９はメインＣＰＵ２と入力処理専用ＣＰＵ３との通信バ
ス、ｌＯはメインＣＰＵ２と出力処理専用ＣＰＵ６との
通信バス、１１はオペレーションを行うパネル、１２は
プログラムを収納しているフロッピーディスク、１５は
入力処理専用ＣＰ Ｕ ３のプログラムロード専用バス
、１６は出力処理専用ＣＰＵ６のプログラムロード専用
バス、１３はパネル１１を制御するパネル処理部、１４
は立上げ処理部である。 次に動作について説明する。 装置の立上げにおいては、入力処理専用ＣＰＵ３へのプ
ログラムロードは、メインＣＰＵ２の立上げ処理部１４
により行われる。すなわち、この立上げ処理部１４はフ
ロッピーディスク１２内のプログラムを、プログラムロ
ード専用バス１５を介して、入力処理専用ＣＰＵ３のプ
ログラムメモリへ会話なしに直接格納する。同様に、出
力処理専用ＣＰＵ６へのプログラムロードは、立上げ処
理部１４により、プログラムロード専用ハス１６を介し
て、出力処理専用ＣＰＵ６のプログラムメモリへ会話な
しに直接格納する。そして、通常の印字の制御動作は従
来の制御装置の場合と同様である。 一方、上記動作中にシステムエラーが発生した時は、そ
の旨を記憶しておき、リセット立」二げにで復帰する際
、システムエラーであればプログラムローディングを行
うが、そうでなければプログラムローディングは行わず
、立上げる。また、オペレータのパネル操作におけるイ
ンターロックは、パネル１１の表示状態で行うものとす
る。例えば、５ＴＡＲＴを示すスイッチを押下した時パ
ネル表示は５ＴＡＲＴランプが点灯しているので、オペ
レータは５ＴＡＲＴ状態と考えているが、内部は未だ５
ＴＡＲＴ状態に移行できない場合がある。 上記状態で５ＴＯＰスイツチを押下すると、パネル表示
は５ＴＡＲＴ状態であるが、内部状態が５ＴＯＰ状態の
ため、入力できず混乱するが、パネル表示でインターロ
ックをかければオペレータと同じ条件でインターロック
できる。 第２図は上記プログラムデータの転送に関するタイムチ
ャート図であり、メインＣＰＵ２と入力処理専用ＣＰＵ
間で行われるアドレスおよびデータの書込みタイミング
を示している。また、第３図はこの場合におけるメイン
ＣＰ Ｕ ２の立上げ処理を示すフローチャート図であ
る。これによれば転送先のアドレスを書込み（ステップ
５Ｔ７）、続いて転送データを書込んだ後（ステップ５
Ｔ８）、転送が完了したか否かを調べて（ステップ５Ｔ
９）、完了している場合には立上げ処理を行い、完了し
ていない場合にはステップＳＴ８以下の処理を再び実行
する。 なお、上記実施例では入力処理専用ＣＰＵ３と出力処理
専用ＣＰＵ６のプログラムロード専用バス１５．１６を
それぞれ設けたものを示したが、グラフィック印字のた
めのＣＰＵを別に設ける場合も、プログラムロード専用
バスを設けると、更に高度な機能をもった印字処理装置
が実現できる。
図において、ｌから８は従来の印字制御装置と同様であ
り、その重複する説明を省略する。 ９はメインＣＰＵ２と入力処理専用ＣＰＵ３との通信バ
ス、ｌＯはメインＣＰＵ２と出力処理専用ＣＰＵ６との
通信バス、１１はオペレーションを行うパネル、１２は
プログラムを収納しているフロッピーディスク、１５は
入力処理専用ＣＰ Ｕ ３のプログラムロード専用バス
、１６は出力処理専用ＣＰＵ６のプログラムロード専用
バス、１３はパネル１１を制御するパネル処理部、１４
は立上げ処理部である。 次に動作について説明する。 装置の立上げにおいては、入力処理専用ＣＰＵ３へのプ
ログラムロードは、メインＣＰＵ２の立上げ処理部１４
により行われる。すなわち、この立上げ処理部１４はフ
ロッピーディスク１２内のプログラムを、プログラムロ
ード専用バス１５を介して、入力処理専用ＣＰＵ３のプ
ログラムメモリへ会話なしに直接格納する。同様に、出
力処理専用ＣＰＵ６へのプログラムロードは、立上げ処
理部１４により、プログラムロード専用ハス１６を介し
て、出力処理専用ＣＰＵ６のプログラムメモリへ会話な
しに直接格納する。そして、通常の印字の制御動作は従
来の制御装置の場合と同様である。 一方、上記動作中にシステムエラーが発生した時は、そ
の旨を記憶しておき、リセット立」二げにで復帰する際
、システムエラーであればプログラムローディングを行
うが、そうでなければプログラムローディングは行わず
、立上げる。また、オペレータのパネル操作におけるイ
ンターロックは、パネル１１の表示状態で行うものとす
る。例えば、５ＴＡＲＴを示すスイッチを押下した時パ
ネル表示は５ＴＡＲＴランプが点灯しているので、オペ
レータは５ＴＡＲＴ状態と考えているが、内部は未だ５
ＴＡＲＴ状態に移行できない場合がある。 上記状態で５ＴＯＰスイツチを押下すると、パネル表示
は５ＴＡＲＴ状態であるが、内部状態が５ＴＯＰ状態の
ため、入力できず混乱するが、パネル表示でインターロ
ックをかければオペレータと同じ条件でインターロック
できる。 第２図は上記プログラムデータの転送に関するタイムチ
ャート図であり、メインＣＰＵ２と入力処理専用ＣＰＵ
間で行われるアドレスおよびデータの書込みタイミング
を示している。また、第３図はこの場合におけるメイン
ＣＰ Ｕ ２の立上げ処理を示すフローチャート図であ
る。これによれば転送先のアドレスを書込み（ステップ
５Ｔ７）、続いて転送データを書込んだ後（ステップ５
Ｔ８）、転送が完了したか否かを調べて（ステップ５Ｔ
９）、完了している場合には立上げ処理を行い、完了し
ていない場合にはステップＳＴ８以下の処理を再び実行
する。 なお、上記実施例では入力処理専用ＣＰＵ３と出力処理
専用ＣＰＵ６のプログラムロード専用バス１５．１６を
それぞれ設けたものを示したが、グラフィック印字のた
めのＣＰＵを別に設ける場合も、プログラムロード専用
バスを設けると、更に高度な機能をもった印字処理装置
が実現できる。
以上のように、この発明によれば入力情報の入力処理お
よび印刷用出力情報の出力処理の、各制御動作の立上げ
時に、それぞれ独自のプログラムロード専用バスを用い
て、メインプロセッサから入力処理専用プロセッサおよ
び出力処理専用ブＩＪセッザに対してプログラムロード
を実施するよ・うに構成したので、大量のプログラムロ
ードを高速に転送できるようになり立上げ処理が効率的
に行えるほか、プログラムロードは電源ＯＮの立上げ時
とシステムエラー発生後のリセット立上げ時のみとする
ことにより、明らかにプログラムが正常な場合のりセラ
］・立上げ時間を短縮でき、さらに、パネルのインター
ロックはパネル表示の状態により行うのでオペレータと
同じ条件でチェックでき、混乱を防ぐことができるもの
が得られる効果がある。
よび印刷用出力情報の出力処理の、各制御動作の立上げ
時に、それぞれ独自のプログラムロード専用バスを用い
て、メインプロセッサから入力処理専用プロセッサおよ
び出力処理専用ブＩＪセッザに対してプログラムロード
を実施するよ・うに構成したので、大量のプログラムロ
ードを高速に転送できるようになり立上げ処理が効率的
に行えるほか、プログラムロードは電源ＯＮの立上げ時
とシステムエラー発生後のリセット立上げ時のみとする
ことにより、明らかにプログラムが正常な場合のりセラ
］・立上げ時間を短縮でき、さらに、パネルのインター
ロックはパネル表示の状態により行うのでオペレータと
同じ条件でチェックでき、混乱を防ぐことができるもの
が得られる効果がある。
第１図はこの発明の一実施例による印字制御装置を示す
ブロック図、第２図はこの発明によるブロクラムデータ
の転送方法を示すタイムチャー１・図、第３図はメイン
ＣＰＬＪの立上げ処理の手順を示すフローチャー１・図
、第４図は従来の印字制御装置を示すブロック図、第５
図は従来のプログラムデータの転送方法を示すタイムチ
ャート図、第６図は従来のメインＣＰＵおよび入力処理
専用ＣＰＵの立上げ処理の手順を示すフローチャート図
である。 １はチ十ンネルインタフェース、２はメインＣＰＵ、３
は入力処理専用ＣＰｔＪ、６は出力処理専用ＣＰ［Ｊ、
８はプリンタ、１５は入力処理専用ＣＰＵのプログラム
ロード専用バス、１６は出力処理専用ＣＰＵのプログラ
ムロード専用バス。 なお、図中、同一符号は同一、又は相当部分を示す。 第２２ 第 ３ 図 二り、、Ｌ＋７ 尺円生。 第５図 第６図
ブロック図、第２図はこの発明によるブロクラムデータ
の転送方法を示すタイムチャー１・図、第３図はメイン
ＣＰＬＪの立上げ処理の手順を示すフローチャー１・図
、第４図は従来の印字制御装置を示すブロック図、第５
図は従来のプログラムデータの転送方法を示すタイムチ
ャート図、第６図は従来のメインＣＰＵおよび入力処理
専用ＣＰＵの立上げ処理の手順を示すフローチャート図
である。 １はチ十ンネルインタフェース、２はメインＣＰＵ、３
は入力処理専用ＣＰｔＪ、６は出力処理専用ＣＰ［Ｊ、
８はプリンタ、１５は入力処理専用ＣＰＵのプログラム
ロード専用バス、１６は出力処理専用ＣＰＵのプログラ
ムロード専用バス。 なお、図中、同一符号は同一、又は相当部分を示す。 第２２ 第 ３ 図 二り、、Ｌ＋７ 尺円生。 第５図 第６図
Claims (1)
- 入力情報をチャンネルインタフェースを介して入力処理
する入力処理専用プロセッサと、この入力処理専用プロ
セッサにて処理した情報に対する印刷フォーマットおよ
び印字パターンを作成し、プリンタに対する印刷パター
ンを出力処理する出力処理専用プロセッサと、上記入力
処理および出力処理のそれぞれを制御するメインプロセ
ッサとを備えた印字制御装置において、上記入力処理お
よび出力処理の制御動作の立上げ時に、上記メインプロ
セッサから入力処理専用プロセッサおよび出力処理専用
プロセッサへのプログラムロードを実施するプログラム
ロード専用バスを設けたことを特徴とする印字制御装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1126756A JPH02306333A (ja) | 1989-05-22 | 1989-05-22 | 印字制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1126756A JPH02306333A (ja) | 1989-05-22 | 1989-05-22 | 印字制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02306333A true JPH02306333A (ja) | 1990-12-19 |
Family
ID=14943144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1126756A Pending JPH02306333A (ja) | 1989-05-22 | 1989-05-22 | 印字制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02306333A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002032218A (ja) * | 2000-07-14 | 2002-01-31 | Rikogaku Shinkokai | マイクロプロセッサシステム |
-
1989
- 1989-05-22 JP JP1126756A patent/JPH02306333A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002032218A (ja) * | 2000-07-14 | 2002-01-31 | Rikogaku Shinkokai | マイクロプロセッサシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (ja) | データ処理システム | |
| US20020161944A1 (en) | Programmable controller | |
| JPH086616A (ja) | プログラマブルコントローラ | |
| JP2885210B2 (ja) | 図形処理システム | |
| JP3384018B2 (ja) | シーケンスコントローラの動作プログラム転送装置及び転送方法 | |
| JPH01204768A (ja) | プリンタ装置 | |
| JPS62179045A (ja) | 制御装置 | |
| JPH11134010A (ja) | プログラマブルコントローラにおけるプログラム実行方法 | |
| JPS6037937B2 (ja) | イニシャル・プログラム・ロ−ディング方式 | |
| JP2907102B2 (ja) | ファイルロード方式 | |
| JPS62226309A (ja) | プログラマブルマシンコントロ−ラのｒｏｍカセツト書込方式 | |
| JPH04312126A (ja) | データ処理システム | |
| JPS6182259A (ja) | 入出力アダプタ制御方法 | |
| JP2002358107A (ja) | 産業用ロボットの初期設定方法 | |
| JP2007087244A (ja) | コプロセッサ及びコンピュータシステム | |
| JPS63221420A (ja) | プリンタ装置 | |
| JPH0713920A (ja) | Ｄｍａ転送方法 | |
| JPH1185518A (ja) | 制御装置 | |
| JPS63206848A (ja) | 入出力処理のアドレス拡張方式 | |
| JPH034316A (ja) | ページプリンタ | |
| JPH0454548A (ja) | 計算機システムのメモリチエック方式 | |
| JPS60112160A (ja) | 入出力装置制御方式 | |
| JPH01158527A (ja) | メモリ管理方式 | |
| JPS62168242A (ja) | サブプロセツサデバツク方式 | |
| JPH01193948A (ja) | データ転送制御方式 |