JPH086616A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH086616A JPH086616A JP13340694A JP13340694A JPH086616A JP H086616 A JPH086616 A JP H086616A JP 13340694 A JP13340694 A JP 13340694A JP 13340694 A JP13340694 A JP 13340694A JP H086616 A JPH086616 A JP H086616A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- cpu unit
- sequence program
- unit
- main cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Programmable Controllers (AREA)
- Feedback Control In General (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】
【目的】コストダウンを図るとともにバックアップ電池
の寿命を延ばす。 【構成】プログラマブルコントローラは、シーケンスプ
ログラムの実行を行う専用ＣＰＵユニット１と、他の処
理を行うメインＣＰＵユニット３とを備える。プログラ
マブルコントローラの電源オフ時に、第２のメモリ５に
格納された演算用データを第１のメモリ４のワークエリ
アにＤＭＡ転送して退避させる。第１のメモリ４はスタ
ティックＲＡＭからなり、バックアップ電池９によって
メモリ内容がバックアップされている。上記構成では、
第２のメモリ５の内容はバックアップ電池９によってバ
ックアップする必要がなく、第２のメモリ５は安価なダ
イナミックＲＡＭで構成できる。よって、プログラマブ
ルコントローラのコストダウンを図るとともに、バック
アップ電池９の消費電流を減少させて電池寿命を延ばす
ことができる。
の寿命を延ばす。 【構成】プログラマブルコントローラは、シーケンスプ
ログラムの実行を行う専用ＣＰＵユニット１と、他の処
理を行うメインＣＰＵユニット３とを備える。プログラ
マブルコントローラの電源オフ時に、第２のメモリ５に
格納された演算用データを第１のメモリ４のワークエリ
アにＤＭＡ転送して退避させる。第１のメモリ４はスタ
ティックＲＡＭからなり、バックアップ電池９によって
メモリ内容がバックアップされている。上記構成では、
第２のメモリ５の内容はバックアップ電池９によってバ
ックアップする必要がなく、第２のメモリ５は安価なダ
イナミックＲＡＭで構成できる。よって、プログラマブ
ルコントローラのコストダウンを図るとともに、バック
アップ電池９の消費電流を減少させて電池寿命を延ばす
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は、メインＣＰＵユニット
と、シーケンスプログラムの実行専用の専用ＣＰＵユニ
ットとを備えたプログラマブルコントローラに関するも
のである。
と、シーケンスプログラムの実行専用の専用ＣＰＵユニ
ットとを備えたプログラマブルコントローラに関するも
のである。
【０００２】
【従来の技術】従来、メインＣＰＵユニットと、シーケ
ンスプログラムの実行専用の専用ＣＰＵユニットとを備
えたプログラマブルコントローラとしては図４に示すよ
うなものがある。このプログラマブルコントローラは、
ユーザプログラム等のシーケンスプログラムの命令を専
用に実行する専用ＣＰＵユニット１と、ユーザプログラ
ム作成用のプログラムツール２等の外部ツールとの送受
信や専用ＣＰＵユニット１の動作制御等のシーケンスプ
ログラムの実行以外の処理を行うメインＣＰＵユニット
３と、メインＣＰＵユニット３用のワークエリアを有す
るとともにユーザプログラムのソースプログラム等が格
納された第１のメモリ４と、専用ＣＰＵユニット１が使
用するデータエリアを有しシーケンスプログラムの実行
に伴い演算用データが格納される第２のメモリ５と、メ
インＣＰＵユニット３によりソースプログラムをコンパ
イルして得られるシーケンスプログラムが格納される第
３のメモリ６と、メインＣＰＵユニット３用のオペレー
ティングシステムプログラムが格納された第４のメモリ
７と、メインＣＰＵユニット３、専用ＣＰＵユニット
１、第１のメモリ４、第２のメモリ５、第３のメモリ６
及び第４のメモリ７とそれぞれＩ／Ｏ用のバスで接続さ
れ、バスインターフェースを具備しこのバスを介して各
メモリ間でメモリ内容のＤＭＡ転送を行うＤＭＡコント
ローラ８とを備えたものである。なお、第２のメモリ５
にはユーザが使用する接点データやレジスタ等が格納し
てあり、さらに、第１のメモリ４と第２のメモリ５のメ
モリはスタティックＲＡＭによって構成されており、プ
ログラマブルコントローラへの電源供給停止（電源オ
フ）時にはそのメモリ内容はバックアップ電池９によっ
てバックアップされている。
ンスプログラムの実行専用の専用ＣＰＵユニットとを備
えたプログラマブルコントローラとしては図４に示すよ
うなものがある。このプログラマブルコントローラは、
ユーザプログラム等のシーケンスプログラムの命令を専
用に実行する専用ＣＰＵユニット１と、ユーザプログラ
ム作成用のプログラムツール２等の外部ツールとの送受
信や専用ＣＰＵユニット１の動作制御等のシーケンスプ
ログラムの実行以外の処理を行うメインＣＰＵユニット
３と、メインＣＰＵユニット３用のワークエリアを有す
るとともにユーザプログラムのソースプログラム等が格
納された第１のメモリ４と、専用ＣＰＵユニット１が使
用するデータエリアを有しシーケンスプログラムの実行
に伴い演算用データが格納される第２のメモリ５と、メ
インＣＰＵユニット３によりソースプログラムをコンパ
イルして得られるシーケンスプログラムが格納される第
３のメモリ６と、メインＣＰＵユニット３用のオペレー
ティングシステムプログラムが格納された第４のメモリ
７と、メインＣＰＵユニット３、専用ＣＰＵユニット
１、第１のメモリ４、第２のメモリ５、第３のメモリ６
及び第４のメモリ７とそれぞれＩ／Ｏ用のバスで接続さ
れ、バスインターフェースを具備しこのバスを介して各
メモリ間でメモリ内容のＤＭＡ転送を行うＤＭＡコント
ローラ８とを備えたものである。なお、第２のメモリ５
にはユーザが使用する接点データやレジスタ等が格納し
てあり、さらに、第１のメモリ４と第２のメモリ５のメ
モリはスタティックＲＡＭによって構成されており、プ
ログラマブルコントローラへの電源供給停止（電源オ
フ）時にはそのメモリ内容はバックアップ電池９によっ
てバックアップされている。
【０００３】また、ＤＭＡコントローラ８は、専用ＣＰ
Ｕユニット１の非実行状態時にメインＣＰＵユニット３
によって第２のメモリ５及び第３のメモリ６のメモリ内
容をリード／ライト可能とし、実行状態時にはそのリー
ド／ライトを禁止してバスのショートを発生させないバ
スインターフェース回路と、専用ＣＰＵユニット１の非
実行時にメインＣＰＵユニット３からの制御命令に基づ
いて第２のメモリ５に格納されたメモリ内容を第１のメ
モリ４に高速でＤＭＡ（ダイレクトメモリアクセス）転
送するＤＭＡ回路とを集積化したＩＣからなるものであ
る。
Ｕユニット１の非実行状態時にメインＣＰＵユニット３
によって第２のメモリ５及び第３のメモリ６のメモリ内
容をリード／ライト可能とし、実行状態時にはそのリー
ド／ライトを禁止してバスのショートを発生させないバ
スインターフェース回路と、専用ＣＰＵユニット１の非
実行時にメインＣＰＵユニット３からの制御命令に基づ
いて第２のメモリ５に格納されたメモリ内容を第１のメ
モリ４に高速でＤＭＡ（ダイレクトメモリアクセス）転
送するＤＭＡ回路とを集積化したＩＣからなるものであ
る。
【０００４】上記構成のプログラマブルコントローラの
動作を図５に示すフローチャートにより説明する。ま
ず、電源オンとしてプログラマブルコントローラへの電
源供給が開始される（Ｓ１’）とメインＣＰＵユニット
３は第１のメモリ４に格納されたユーザプログラムのソ
ースプログラムを専用ＣＰＵユニット１が解釈・実行可
能な命令コードへ変換するコンパイル作業を行い、コン
パイルにより得られるシーケンスプログラムをＤＭＡコ
ントローラ８を介して第３のメモリ６に格納する（Ｓ
２’）。なお、電源オン直後の初期状態においては、専
用ＣＰＵユニット１は非実行状態になっている。また、
メインＣＰＵユニット３は上記コンパイル作業を連続し
て実行しているため、その間はメインＣＰＵユニット３
とプログラムツール２との間で通信ポート１０を介した
送受信は行われず、メインＣＰＵユニット３からプログ
ラムツール２への応答がないような状態となる。
動作を図５に示すフローチャートにより説明する。ま
ず、電源オンとしてプログラマブルコントローラへの電
源供給が開始される（Ｓ１’）とメインＣＰＵユニット
３は第１のメモリ４に格納されたユーザプログラムのソ
ースプログラムを専用ＣＰＵユニット１が解釈・実行可
能な命令コードへ変換するコンパイル作業を行い、コン
パイルにより得られるシーケンスプログラムをＤＭＡコ
ントローラ８を介して第３のメモリ６に格納する（Ｓ
２’）。なお、電源オン直後の初期状態においては、専
用ＣＰＵユニット１は非実行状態になっている。また、
メインＣＰＵユニット３は上記コンパイル作業を連続し
て実行しているため、その間はメインＣＰＵユニット３
とプログラムツール２との間で通信ポート１０を介した
送受信は行われず、メインＣＰＵユニット３からプログ
ラムツール２への応答がないような状態となる。
【０００５】メインＣＰＵユニット３におけるコンパイ
ル作業が終了すると、メインＣＰＵユニット３から専用
ＣＰＵユニット１に対して実行許可の起動をかける（Ｓ
３’）。この起動により専用ＣＰＵユニット１は第３の
メモリ６に格納されたシーケンスプログラムの命令を逐
次参照しながら演算実行し（Ｓ４’）、その実行結果に
基づいて第２のメモリ５のデータエリアに格納された演
算用データを更新する。
ル作業が終了すると、メインＣＰＵユニット３から専用
ＣＰＵユニット１に対して実行許可の起動をかける（Ｓ
３’）。この起動により専用ＣＰＵユニット１は第３の
メモリ６に格納されたシーケンスプログラムの命令を逐
次参照しながら演算実行し（Ｓ４’）、その実行結果に
基づいて第２のメモリ５のデータエリアに格納された演
算用データを更新する。
【０００６】専用ＣＰＵユニット１は、シーケンスプロ
グラムの終了を判定する（Ｓ５’）と自動的にシーケン
スプログラムの実行を停止して非実行状態に移行する
（Ｓ６’）。それから、メインＣＰＵユニット３は、次
のシーケンスプログラムの実行に備えて新しく入力され
たデータを第１のメモリ４から第２のメモリ５にＤＭＡ
転送するとともに、専用ＣＰＵユニット１によって更新
された演算用データを第２のメモリ５から第１のメモリ
４にＤＭＡ転送し（Ｓ７’）し、第２のメモリ５の演算
用データを更新した後再び専用ＣＰＵユニット１に起動
をかけて実行状態に戻してシーケンスプログラムの実行
を再開させる（Ｓ３’）。なお、上記ＤＭＡ転送は、メ
インＣＰＵユニット３によりＤＭＡコントローラ８を制
御して行うものである。
グラムの終了を判定する（Ｓ５’）と自動的にシーケン
スプログラムの実行を停止して非実行状態に移行する
（Ｓ６’）。それから、メインＣＰＵユニット３は、次
のシーケンスプログラムの実行に備えて新しく入力され
たデータを第１のメモリ４から第２のメモリ５にＤＭＡ
転送するとともに、専用ＣＰＵユニット１によって更新
された演算用データを第２のメモリ５から第１のメモリ
４にＤＭＡ転送し（Ｓ７’）し、第２のメモリ５の演算
用データを更新した後再び専用ＣＰＵユニット１に起動
をかけて実行状態に戻してシーケンスプログラムの実行
を再開させる（Ｓ３’）。なお、上記ＤＭＡ転送は、メ
インＣＰＵユニット３によりＤＭＡコントローラ８を制
御して行うものである。
【０００７】プログラマブルコントローラの電源をオフ
する際には、メインＣＰＵユニット３に予め停電信号が
入力され、メインＣＰＵユニット３はこの停電信号を検
出すると（Ｓ８’）、専用ＣＰＵユニット１のシーケン
スプログラムの実行を強制的に停止させ（Ｓ９’）、専
用ＣＰＵユニット１を非実行状態に移行させる。なお、
メインＣＰＵユニット３が停止信号を検出してから実際
に専用ＣＰＵユニット１が非実行状態に移行するまでに
は、相当の時間を要するものである。
する際には、メインＣＰＵユニット３に予め停電信号が
入力され、メインＣＰＵユニット３はこの停電信号を検
出すると（Ｓ８’）、専用ＣＰＵユニット１のシーケン
スプログラムの実行を強制的に停止させ（Ｓ９’）、専
用ＣＰＵユニット１を非実行状態に移行させる。なお、
メインＣＰＵユニット３が停止信号を検出してから実際
に専用ＣＰＵユニット１が非実行状態に移行するまでに
は、相当の時間を要するものである。
【０００８】ところで、プログラマブルコントローラの
電源オフ時には、ユーザプログラムのソースプログラム
あるいはユーザ用の演算用データを保持させておく必要
がある。このため、第１のメモリ４及び第２のメモリ５
はスタティックＲＡＭにより構成されるとともにバック
アップ電池９によってその内容がバックアップされてい
る。
電源オフ時には、ユーザプログラムのソースプログラム
あるいはユーザ用の演算用データを保持させておく必要
がある。このため、第１のメモリ４及び第２のメモリ５
はスタティックＲＡＭにより構成されるとともにバック
アップ電池９によってその内容がバックアップされてい
る。
【０００９】一方、第３のメモリ６に格納されているシ
ーケンスプログラムは第１のメモリ４に格納されたソー
スプログラムをコンパイルすれば得られるのでバックア
ップを行わないのが一般的であり、そのため第３のメモ
リ６にはスタティックＲＡＭよりも安価なダイナミック
ＲＡＭが使用されている。
ーケンスプログラムは第１のメモリ４に格納されたソー
スプログラムをコンパイルすれば得られるのでバックア
ップを行わないのが一般的であり、そのため第３のメモ
リ６にはスタティックＲＡＭよりも安価なダイナミック
ＲＡＭが使用されている。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来構成においては、バックアップ電池９によって第１の
メモリ４と第２のメモリ５とをバックアップしているた
め、バックアップ電池９の消費電流が大きくなって電池
寿命が長くできないという問題や、バックアップを必要
とするために高価なスタティックＲＡＭを使用しなけれ
ばならないという問題がある。
来構成においては、バックアップ電池９によって第１の
メモリ４と第２のメモリ５とをバックアップしているた
め、バックアップ電池９の消費電流が大きくなって電池
寿命が長くできないという問題や、バックアップを必要
とするために高価なスタティックＲＡＭを使用しなけれ
ばならないという問題がある。
【００１１】また、プログラマブルコントローラの電源
オン時には、メインＣＰＵユニット３において必ずソー
スプログラムのコンパイル作業を行い得られたシーケン
スプログラムを第３のメモリ６にＤＭＡ転送する必要が
あり、シーケンスプログラムの容量が大きくなるとそれ
に比例して上記コンパイル作業の作業時間も増大し、電
源オンしてから実際にシーケンスプログラムが実行され
るまでに相当の時間を要してしまい、この間はメインＣ
ＰＵユニット３はコンパイル作業のみを実行して他の処
理を行うことができず、プログラムツール２等の外部ツ
ールとの間で一時的に通信できない状態が発生してしま
うという問題がある。
オン時には、メインＣＰＵユニット３において必ずソー
スプログラムのコンパイル作業を行い得られたシーケン
スプログラムを第３のメモリ６にＤＭＡ転送する必要が
あり、シーケンスプログラムの容量が大きくなるとそれ
に比例して上記コンパイル作業の作業時間も増大し、電
源オンしてから実際にシーケンスプログラムが実行され
るまでに相当の時間を要してしまい、この間はメインＣ
ＰＵユニット３はコンパイル作業のみを実行して他の処
理を行うことができず、プログラムツール２等の外部ツ
ールとの間で一時的に通信できない状態が発生してしま
うという問題がある。
【００１２】請求項１の発明は上記前者の問題に鑑みて
なされたものであり、その目的とするところは、コスト
ダウンを図るとともにバックアップ電池の寿命を延ばし
たプログラマブルコントローラを提供するにある。ま
た、請求項２の発明は上記後者の問題に鑑みてなされた
ものであり、その目的をするところは、電源復帰時のシ
ーケンスプログラムの実行開始を高速化したプログラマ
ブルコントローラを提供するにある。
なされたものであり、その目的とするところは、コスト
ダウンを図るとともにバックアップ電池の寿命を延ばし
たプログラマブルコントローラを提供するにある。ま
た、請求項２の発明は上記後者の問題に鑑みてなされた
ものであり、その目的をするところは、電源復帰時のシ
ーケンスプログラムの実行開始を高速化したプログラマ
ブルコントローラを提供するにある。
【００１３】
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、シーケンスプログラムの実行専
用の専用ＣＰＵユニットと、外部ツールとの送受信や専
用ＣＰＵユニットの動作制御等のシーケンスプログラム
の実行以外の処理を行うメインＣＰＵユニットと、メイ
ンＣＰＵユニット用のワークエリアを有しバックアップ
電池によってメモリ内容がバックアップされた第１のメ
モリと、シーケンスプログラム実行時の演算用データを
格納する第２のメモリと、メインＣＰＵユニット、専用
ＣＰＵユニット、第１のメモリ及び第２のメモリと各々
バスを介して接続され第１のメモリ及び第２のメモリと
の間で各々のメモリ内容をＤＭＡ転送するとともに、メ
インＣＰＵユニットへの電源供給が停止された時に第２
のメモリに記憶された現在の演算用データを第１のメモ
リにＤＭＡ転送して退避させ、電源復帰時には第１のメ
モリに退避させた演算用データを第２のメモリにＤＭＡ
転送するＤＭＡコントローラとを備えたことを特徴とす
る。
目的を達成するために、シーケンスプログラムの実行専
用の専用ＣＰＵユニットと、外部ツールとの送受信や専
用ＣＰＵユニットの動作制御等のシーケンスプログラム
の実行以外の処理を行うメインＣＰＵユニットと、メイ
ンＣＰＵユニット用のワークエリアを有しバックアップ
電池によってメモリ内容がバックアップされた第１のメ
モリと、シーケンスプログラム実行時の演算用データを
格納する第２のメモリと、メインＣＰＵユニット、専用
ＣＰＵユニット、第１のメモリ及び第２のメモリと各々
バスを介して接続され第１のメモリ及び第２のメモリと
の間で各々のメモリ内容をＤＭＡ転送するとともに、メ
インＣＰＵユニットへの電源供給が停止された時に第２
のメモリに記憶された現在の演算用データを第１のメモ
リにＤＭＡ転送して退避させ、電源復帰時には第１のメ
モリに退避させた演算用データを第２のメモリにＤＭＡ
転送するＤＭＡコントローラとを備えたことを特徴とす
る。
【００１４】請求項２の発明は、上記目的を達成するた
めに、シーケンスプログラムの実行専用の専用ＣＰＵユ
ニットと、外部ツールとの送受信や専用ＣＰＵユニット
の動作制御等のシーケンスプログラムの実行以外の処理
を行うメインＣＰＵユニットと、メインＣＰＵユニット
用のワークエリアを有するとともにシーケンスプログラ
ムのソースプログラムが記憶されバックアップ電池によ
ってメモリ内容がバックアップされた第１のメモリと、
シーケンスプログラム実行時の演算用データを格納する
第２のメモリと、メインＣＰＵユニットにおいてソース
プログラムをコンパイルして得られるシーケンスプログ
ラムが格納される第３のメモリと、メインＣＰＵユニッ
ト、専用ＣＰＵユニット、第１のメモリ、第２のメモリ
及び第３のメモリと各々バスを介して接続され第１のメ
モリ、第２のメモリ及び第３のメモリとの間で各々のメ
モリ内容をＤＭＡ転送するとともに、メインＣＰＵユニ
ットへの電源供給が停止された時に専用ＣＰＵユニット
によって現在実行されているシーケンスプログラムを第
１のメモリにＤＭＡ転送して退避させ、電源復帰時には
第１のメモリに退避させたシーケンスプログラムを第３
のメモリにＤＭＡ転送するＤＭＡコントローラとを備え
たことを特徴とする。
めに、シーケンスプログラムの実行専用の専用ＣＰＵユ
ニットと、外部ツールとの送受信や専用ＣＰＵユニット
の動作制御等のシーケンスプログラムの実行以外の処理
を行うメインＣＰＵユニットと、メインＣＰＵユニット
用のワークエリアを有するとともにシーケンスプログラ
ムのソースプログラムが記憶されバックアップ電池によ
ってメモリ内容がバックアップされた第１のメモリと、
シーケンスプログラム実行時の演算用データを格納する
第２のメモリと、メインＣＰＵユニットにおいてソース
プログラムをコンパイルして得られるシーケンスプログ
ラムが格納される第３のメモリと、メインＣＰＵユニッ
ト、専用ＣＰＵユニット、第１のメモリ、第２のメモリ
及び第３のメモリと各々バスを介して接続され第１のメ
モリ、第２のメモリ及び第３のメモリとの間で各々のメ
モリ内容をＤＭＡ転送するとともに、メインＣＰＵユニ
ットへの電源供給が停止された時に専用ＣＰＵユニット
によって現在実行されているシーケンスプログラムを第
１のメモリにＤＭＡ転送して退避させ、電源復帰時には
第１のメモリに退避させたシーケンスプログラムを第３
のメモリにＤＭＡ転送するＤＭＡコントローラとを備え
たことを特徴とする。
【００１５】
【作用】請求項１の発明の構成では、シーケンスプログ
ラムの実行専用の専用ＣＰＵユニットと、外部ツールと
の送受信や専用ＣＰＵユニットの動作制御等のシーケン
スプログラムの実行以外の処理を行うメインＣＰＵユニ
ットと、メインＣＰＵユニット用のワークエリアを有し
バックアップ電池によってメモリ内容がバックアップさ
れた第１のメモリと、シーケンスプログラム実行時の演
算用データを格納する第２のメモリと、メインＣＰＵユ
ニット、専用ＣＰＵユニット、第１のメモリ及び第２の
メモリと各々バスを介して接続され第１のメモリ及び第
２のメモリとの間で各々のメモリ内容をＤＭＡ転送する
とともに、メインＣＰＵユニットへの電源供給が停止さ
れた時に第２のメモリに記憶された現在の演算用データ
を第１のメモリにＤＭＡ転送して退避させ、電源復帰時
には第１のメモリに退避させた演算用データを第２のメ
モリにＤＭＡ転送するＤＭＡコントローラとを備えたの
で、第２のメモリにはバックアップ電池によるメモリ内
容のバックアップが必要でなくなり、第２のメモリにス
タティックＲＡＭよりも安価なダイナミックＲＡＭを使
用することができ、プログラマブルコントローラのコス
トダウンが図れるとともにバックアップ電池の消費電流
を減少させて電池寿命を延ばすことができる。
ラムの実行専用の専用ＣＰＵユニットと、外部ツールと
の送受信や専用ＣＰＵユニットの動作制御等のシーケン
スプログラムの実行以外の処理を行うメインＣＰＵユニ
ットと、メインＣＰＵユニット用のワークエリアを有し
バックアップ電池によってメモリ内容がバックアップさ
れた第１のメモリと、シーケンスプログラム実行時の演
算用データを格納する第２のメモリと、メインＣＰＵユ
ニット、専用ＣＰＵユニット、第１のメモリ及び第２の
メモリと各々バスを介して接続され第１のメモリ及び第
２のメモリとの間で各々のメモリ内容をＤＭＡ転送する
とともに、メインＣＰＵユニットへの電源供給が停止さ
れた時に第２のメモリに記憶された現在の演算用データ
を第１のメモリにＤＭＡ転送して退避させ、電源復帰時
には第１のメモリに退避させた演算用データを第２のメ
モリにＤＭＡ転送するＤＭＡコントローラとを備えたの
で、第２のメモリにはバックアップ電池によるメモリ内
容のバックアップが必要でなくなり、第２のメモリにス
タティックＲＡＭよりも安価なダイナミックＲＡＭを使
用することができ、プログラマブルコントローラのコス
トダウンが図れるとともにバックアップ電池の消費電流
を減少させて電池寿命を延ばすことができる。
【００１６】請求項２の発明の構成では、シーケンスプ
ログラムの実行専用の専用ＣＰＵユニットと、外部ツー
ルとの送受信や専用ＣＰＵユニットの動作制御等のシー
ケンスプログラムの実行以外の処理を行うメインＣＰＵ
ユニットと、メインＣＰＵユニット用のワークエリアを
有するとともにシーケンスプログラムのソースプログラ
ムが記憶されバックアップ電池によってメモリ内容がバ
ックアップされた第１のメモリと、シーケンスプログラ
ム実行時の演算用データを格納する第２のメモリと、メ
インＣＰＵユニットにおいてソースプログラムをコンパ
イルして得られるシーケンスプログラムが格納される第
３のメモリと、メインＣＰＵユニット、専用ＣＰＵユニ
ット、第１のメモリ、第２のメモリ及び第３のメモリと
各々バスを介して接続され第１のメモリ、第２のメモリ
及び第３のメモリとの間で各々のメモリ内容をＤＭＡ転
送するとともに、メインＣＰＵユニットへの電源供給が
停止された時に専用ＣＰＵユニットによって現在実行さ
れているシーケンスプログラムを第１のメモリにＤＭＡ
転送して退避させ、電源復帰時には第１のメモリに退避
させたシーケンスプログラムを第３のメモリにＤＭＡ転
送するＤＭＡコントローラとを備えたので、電源復帰時
に第１のメモリに退避させてあったシーケンスプログラ
ムを第３のメモリにＤＭＡ転送させることによって、立
ち上げ時のメインＣＰＵユニットによるソースプログラ
ムのコンパイル作業を省略することができ、電源復帰時
の専用ＣＰＵユニットによるシーケンスプログラムの実
行開始を高速化することができ、また、メインＣＰＵユ
ニットは電源復帰時のコンパイル作業から開放されるた
めに他の処理を行うことができる。
ログラムの実行専用の専用ＣＰＵユニットと、外部ツー
ルとの送受信や専用ＣＰＵユニットの動作制御等のシー
ケンスプログラムの実行以外の処理を行うメインＣＰＵ
ユニットと、メインＣＰＵユニット用のワークエリアを
有するとともにシーケンスプログラムのソースプログラ
ムが記憶されバックアップ電池によってメモリ内容がバ
ックアップされた第１のメモリと、シーケンスプログラ
ム実行時の演算用データを格納する第２のメモリと、メ
インＣＰＵユニットにおいてソースプログラムをコンパ
イルして得られるシーケンスプログラムが格納される第
３のメモリと、メインＣＰＵユニット、専用ＣＰＵユニ
ット、第１のメモリ、第２のメモリ及び第３のメモリと
各々バスを介して接続され第１のメモリ、第２のメモリ
及び第３のメモリとの間で各々のメモリ内容をＤＭＡ転
送するとともに、メインＣＰＵユニットへの電源供給が
停止された時に専用ＣＰＵユニットによって現在実行さ
れているシーケンスプログラムを第１のメモリにＤＭＡ
転送して退避させ、電源復帰時には第１のメモリに退避
させたシーケンスプログラムを第３のメモリにＤＭＡ転
送するＤＭＡコントローラとを備えたので、電源復帰時
に第１のメモリに退避させてあったシーケンスプログラ
ムを第３のメモリにＤＭＡ転送させることによって、立
ち上げ時のメインＣＰＵユニットによるソースプログラ
ムのコンパイル作業を省略することができ、電源復帰時
の専用ＣＰＵユニットによるシーケンスプログラムの実
行開始を高速化することができ、また、メインＣＰＵユ
ニットは電源復帰時のコンパイル作業から開放されるた
めに他の処理を行うことができる。
【００１７】
（実施例１）本実施例のブロック図を図１に示す。図１
に示すように、本実施例の基本構成は図４に示した従来
例のものとほぼ共通であり、共通する部分には同一の符
号を付して説明は省略し、本実施例の特徴となる部分に
ついてのみ説明する。
に示すように、本実施例の基本構成は図４に示した従来
例のものとほぼ共通であり、共通する部分には同一の符
号を付して説明は省略し、本実施例の特徴となる部分に
ついてのみ説明する。
【００１８】本実施例におけるプログラマブルコントロ
ーラは、専用ＣＰＵユニット１と、メインＣＰＵユニッ
ト３と、第１のメモリ４と、第２のメモリ５と、第３の
メモリ６と、第４のメモリ７と、ＤＭＡコントローラ８
と、バックアップ電池９と、プログラムツール２等の外
部ツールとの間で送受信を行う通信ポート１０とを備
え、専用ＣＰＵユニット１によるシーケンスプログラム
の実行時に更新される演算用データが格納された第２の
メモリ６をダイナミックＲＡＭにて構成したものであ
る。ここで、演算用データが格納された第２のメモリ５
についてはバックアップ電池９によるメモリ内容のバッ
クアップは行っていない。
ーラは、専用ＣＰＵユニット１と、メインＣＰＵユニッ
ト３と、第１のメモリ４と、第２のメモリ５と、第３の
メモリ６と、第４のメモリ７と、ＤＭＡコントローラ８
と、バックアップ電池９と、プログラムツール２等の外
部ツールとの間で送受信を行う通信ポート１０とを備
え、専用ＣＰＵユニット１によるシーケンスプログラム
の実行時に更新される演算用データが格納された第２の
メモリ６をダイナミックＲＡＭにて構成したものであ
る。ここで、演算用データが格納された第２のメモリ５
についてはバックアップ電池９によるメモリ内容のバッ
クアップは行っていない。
【００１９】次に、図２に示すフローチャートに基づい
て本実施例のプログラマブルコントローラの動作につい
て説明する。まず、プログラマブルコントローラが電源
オンされる（Ｓ１）と、メインＣＰＵユニット３はＤＭ
Ａコントローラ８を制御して、第１のメモリ４の演算用
データ用のエリアに格納された演算用データをそのまま
第２のメモリ５のデータエリアにＤＭＡ転送させる（Ｓ
２）。なお、このＤＭＡ転送に要する時間は、一般的に
無視できる程短いものである。そして、上記のように第
１のメモリ４から第２のメモリ５へ演算用データをＤＭ
Ａ転送した後、メインＣＰＵユニット３は第１のメモリ
４内に確保していた演算用データ格納用のエリアをワー
クエリアとして使用可能とする。
て本実施例のプログラマブルコントローラの動作につい
て説明する。まず、プログラマブルコントローラが電源
オンされる（Ｓ１）と、メインＣＰＵユニット３はＤＭ
Ａコントローラ８を制御して、第１のメモリ４の演算用
データ用のエリアに格納された演算用データをそのまま
第２のメモリ５のデータエリアにＤＭＡ転送させる（Ｓ
２）。なお、このＤＭＡ転送に要する時間は、一般的に
無視できる程短いものである。そして、上記のように第
１のメモリ４から第２のメモリ５へ演算用データをＤＭ
Ａ転送した後、メインＣＰＵユニット３は第１のメモリ
４内に確保していた演算用データ格納用のエリアをワー
クエリアとして使用可能とする。
【００２０】それから、メインＣＰＵユニット３から専
用ＣＰＵユニット１に対して実行許可の起動をかける
（Ｓ３）。この起動により専用ＣＰＵユニット１は第３
のメモリ６に格納されたシーケンスプログラムの命令を
逐次参照しながら演算実行し（Ｓ４）、その実行結果に
基づいて第２のメモリ５のデータエリアに格納された演
算用データを更新する。なお、上記のように電源が供給
されている間のプログラマブルコントローラの動作は従
来例の動作と共通である。
用ＣＰＵユニット１に対して実行許可の起動をかける
（Ｓ３）。この起動により専用ＣＰＵユニット１は第３
のメモリ６に格納されたシーケンスプログラムの命令を
逐次参照しながら演算実行し（Ｓ４）、その実行結果に
基づいて第２のメモリ５のデータエリアに格納された演
算用データを更新する。なお、上記のように電源が供給
されている間のプログラマブルコントローラの動作は従
来例の動作と共通である。
【００２１】専用ＣＰＵユニット１は、シーケンスプロ
グラムの終了を判定する（Ｓ５）と自動的にシーケンス
プログラムの実行を停止して非実行状態に移行する（Ｓ
６）。それから、メインＣＰＵユニット３は、次のシー
ケンスプログラムの実行に備えて新しく入力されたデー
タを第１のメモリ４から第２のメモリ５にＤＭＡ転送す
るとともに、専用ＣＰＵユニット１によって更新された
演算用データを第２のメモリ５から第１のメモリ４にＤ
ＭＡ転送し（Ｓ７）し、第２のメモリ５の演算用データ
を更新した後再び専用ＣＰＵユニット１に起動をかけて
実行状態に戻してシーケンスプログラムの実行を再開さ
せる（Ｓ３）。なお、上記ＤＭＡ転送は、メインＣＰＵ
ユニット３によりＤＭＡコントローラ８を制御して行う
ものである。
グラムの終了を判定する（Ｓ５）と自動的にシーケンス
プログラムの実行を停止して非実行状態に移行する（Ｓ
６）。それから、メインＣＰＵユニット３は、次のシー
ケンスプログラムの実行に備えて新しく入力されたデー
タを第１のメモリ４から第２のメモリ５にＤＭＡ転送す
るとともに、専用ＣＰＵユニット１によって更新された
演算用データを第２のメモリ５から第１のメモリ４にＤ
ＭＡ転送し（Ｓ７）し、第２のメモリ５の演算用データ
を更新した後再び専用ＣＰＵユニット１に起動をかけて
実行状態に戻してシーケンスプログラムの実行を再開さ
せる（Ｓ３）。なお、上記ＤＭＡ転送は、メインＣＰＵ
ユニット３によりＤＭＡコントローラ８を制御して行う
ものである。
【００２２】プログラマブルコントローラが電源オフさ
れると、メインＣＰＵユニット３に予め停電信号が入力
され、メインＣＰＵユニット３はこの停電信号を検出す
ると（Ｓ８）、専用ＣＰＵユニット１のシーケンスプロ
グラムの実行を強制的に停止させ（Ｓ９）、専用ＣＰＵ
ユニット１を非実行状態に移行させる。そして、停電信
号が検出された時点で第２のメモリ５に格納されている
演算用データが、その時点までメインＣＰＵユニット３
がワークエリアとして使用していた第１のメモリ４内の
エリアにＤＭＡ転送される（Ｓ１０）。なお、この処理
は、メインＣＰＵユニット３により制御されたＤＭＡコ
ントローラ８によって行われる。
れると、メインＣＰＵユニット３に予め停電信号が入力
され、メインＣＰＵユニット３はこの停電信号を検出す
ると（Ｓ８）、専用ＣＰＵユニット１のシーケンスプロ
グラムの実行を強制的に停止させ（Ｓ９）、専用ＣＰＵ
ユニット１を非実行状態に移行させる。そして、停電信
号が検出された時点で第２のメモリ５に格納されている
演算用データが、その時点までメインＣＰＵユニット３
がワークエリアとして使用していた第１のメモリ４内の
エリアにＤＭＡ転送される（Ｓ１０）。なお、この処理
は、メインＣＰＵユニット３により制御されたＤＭＡコ
ントローラ８によって行われる。
【００２３】上記構成では、プログラマブルコントロー
ラが電源オフされる際に、演算用データが格納された第
２のメモリ５の内容をバックアップ電池９にてバックア
ップされた第１のメモリ４にＤＭＡ転送して退避させて
いるから、第２のメモリ５の内容をバックアップ電池９
でバックアップする必要が無くなり、その結果、第２の
メモリ５を高価なスタティックＲＡＭではなく安価なダ
イナミックＲＡＭで構成でき、コストダウンを図ること
ができるという利点がある。また、バックアップ電池９
でバックアップするメモリの数が減少するから、バック
アップ電池９の消費電流を減少させて電池寿命を延ばす
ことができるという利点がある。
ラが電源オフされる際に、演算用データが格納された第
２のメモリ５の内容をバックアップ電池９にてバックア
ップされた第１のメモリ４にＤＭＡ転送して退避させて
いるから、第２のメモリ５の内容をバックアップ電池９
でバックアップする必要が無くなり、その結果、第２の
メモリ５を高価なスタティックＲＡＭではなく安価なダ
イナミックＲＡＭで構成でき、コストダウンを図ること
ができるという利点がある。また、バックアップ電池９
でバックアップするメモリの数が減少するから、バック
アップ電池９の消費電流を減少させて電池寿命を延ばす
ことができるという利点がある。
【００２４】（実施例２）本実施例におけるプログラマ
ブルコントローラは、専用ＣＰＵユニット１と、メイン
ＣＰＵユニット３と、第１のメモリ４と、第２のメモリ
５と、第３のメモリ６と、第４のメモリ７と、ＤＭＡコ
ントローラ８と、バックアップ電池９と、プログラムツ
ール２等の外部ツールとの間で送受信を行う通信ポート
１０とを備え、従来例のものとほぼ共通の構成を有する
ものである。
ブルコントローラは、専用ＣＰＵユニット１と、メイン
ＣＰＵユニット３と、第１のメモリ４と、第２のメモリ
５と、第３のメモリ６と、第４のメモリ７と、ＤＭＡコ
ントローラ８と、バックアップ電池９と、プログラムツ
ール２等の外部ツールとの間で送受信を行う通信ポート
１０とを備え、従来例のものとほぼ共通の構成を有する
ものである。
【００２５】次に、本実施例のプログラマブルコントロ
ーラの動作を図３に示すフローチャートにより説明す
る。まず、プログラマブルコントローラが電源オンされ
る（ＳＳ１）と、メインＣＰＵユニット３は、ＤＭＡコ
ントローラ８を制御して第１のメモリ４内のワークエリ
アに格納されているシーケンスプログラムをそのまま第
３のメモリ６にＤＭＡ転送させる（ＳＳ２）。なお、こ
のＤＭＡ転送に要する時間は、メインＣＰＵユニット３
がソースプログラムをコンパイルする作業時間に比べて
一般的に無視できる程短いものである。そして、上記の
ように第１のメモリ４から第３のメモリ６へシーケンス
プログラムをＤＭＡ転送した後、メインＣＰＵユニット
３は第１のメモリ４内に確保していたシーケンスプログ
ラム格納用のエリアをワークエリアとして使用可能とす
る。
ーラの動作を図３に示すフローチャートにより説明す
る。まず、プログラマブルコントローラが電源オンされ
る（ＳＳ１）と、メインＣＰＵユニット３は、ＤＭＡコ
ントローラ８を制御して第１のメモリ４内のワークエリ
アに格納されているシーケンスプログラムをそのまま第
３のメモリ６にＤＭＡ転送させる（ＳＳ２）。なお、こ
のＤＭＡ転送に要する時間は、メインＣＰＵユニット３
がソースプログラムをコンパイルする作業時間に比べて
一般的に無視できる程短いものである。そして、上記の
ように第１のメモリ４から第３のメモリ６へシーケンス
プログラムをＤＭＡ転送した後、メインＣＰＵユニット
３は第１のメモリ４内に確保していたシーケンスプログ
ラム格納用のエリアをワークエリアとして使用可能とす
る。
【００２６】それから、メインＣＰＵユニット３から専
用ＣＰＵユニット１に対して実行許可の起動をかける
（ＳＳ３）。この起動により専用ＣＰＵユニット１は第
３のメモリ６に格納されたシーケンスプログラムの命令
を逐次参照しながら演算実行し（ＳＳ４）、その実行結
果に基づいて第２のメモリ５のデータエリアに格納され
た演算用データを更新する。なお、上記のように電源が
供給されている間のプログラマブルコントローラの動作
は従来例の動作と共通である。
用ＣＰＵユニット１に対して実行許可の起動をかける
（ＳＳ３）。この起動により専用ＣＰＵユニット１は第
３のメモリ６に格納されたシーケンスプログラムの命令
を逐次参照しながら演算実行し（ＳＳ４）、その実行結
果に基づいて第２のメモリ５のデータエリアに格納され
た演算用データを更新する。なお、上記のように電源が
供給されている間のプログラマブルコントローラの動作
は従来例の動作と共通である。
【００２７】専用ＣＰＵユニット１は、シーケンスプロ
グラムの終了を判定する（ＳＳ５）と自動的にシーケン
スプログラムの実行を停止して非実行状態に移行する
（ＳＳ６）。それから、メインＣＰＵユニット３は、次
のシーケンスプログラムの実行に備えて新しく入力され
たデータを第１のメモリ４から第２のメモリ５にＤＭＡ
転送するとともに、専用ＣＰＵユニット１によって更新
された演算用データを第２のメモリ５から第１のメモリ
４にＤＭＡ転送し（ＳＳ７）、第２のメモリ５の演算用
データを更新した後再び専用ＣＰＵユニット１に起動を
かけて実行状態に戻してシーケンスプログラムの実行を
再開させる（ＳＳ３）。なお、上記ＤＭＡ転送は、メイ
ンＣＰＵユニット３によりＤＭＡコントローラ８を制御
して行うものである。
グラムの終了を判定する（ＳＳ５）と自動的にシーケン
スプログラムの実行を停止して非実行状態に移行する
（ＳＳ６）。それから、メインＣＰＵユニット３は、次
のシーケンスプログラムの実行に備えて新しく入力され
たデータを第１のメモリ４から第２のメモリ５にＤＭＡ
転送するとともに、専用ＣＰＵユニット１によって更新
された演算用データを第２のメモリ５から第１のメモリ
４にＤＭＡ転送し（ＳＳ７）、第２のメモリ５の演算用
データを更新した後再び専用ＣＰＵユニット１に起動を
かけて実行状態に戻してシーケンスプログラムの実行を
再開させる（ＳＳ３）。なお、上記ＤＭＡ転送は、メイ
ンＣＰＵユニット３によりＤＭＡコントローラ８を制御
して行うものである。
【００２８】プログラマブルコントローラを電源オフす
る際には、メインＣＰＵユニット３に予め停電信号が入
力され、メインＣＰＵユニット３はこの停電信号を検出
すると（ＳＳ８）、専用ＣＰＵユニット１のシーケンス
プログラムの実行を強制的に停止させ（ＳＳ９）、専用
ＣＰＵユニット１を非実行状態に移行させる。そして、
停電信号が検出された時点で第３のメモリ６に格納され
ているシーケンスプログラムが、その時点までメインＣ
ＰＵユニット３がワークエリアとして使用していた第１
のメモリ４内のエリアにＤＭＡ転送される（ＳＳ１
０）。なお、この処理は、メインＣＰＵユニット３によ
り制御されたＤＭＡコントローラ８によって行われる。
る際には、メインＣＰＵユニット３に予め停電信号が入
力され、メインＣＰＵユニット３はこの停電信号を検出
すると（ＳＳ８）、専用ＣＰＵユニット１のシーケンス
プログラムの実行を強制的に停止させ（ＳＳ９）、専用
ＣＰＵユニット１を非実行状態に移行させる。そして、
停電信号が検出された時点で第３のメモリ６に格納され
ているシーケンスプログラムが、その時点までメインＣ
ＰＵユニット３がワークエリアとして使用していた第１
のメモリ４内のエリアにＤＭＡ転送される（ＳＳ１
０）。なお、この処理は、メインＣＰＵユニット３によ
り制御されたＤＭＡコントローラ８によって行われる。
【００２９】ところで、プログラマブルコントローラの
電源オフ時においてバックアップ電池９によりバックア
ップされている第１のメモリ４及び第２のメモリ５のメ
モリ内容のうち、実際にバックアップしておく必要があ
るのは第２のメモリ５全体と、第１のメモリ４内のユー
ザプログラムのソースプログラムであり、第１のメモリ
４のワークエリアの内容は特にバックアップする必要が
ないのが一般的である。そこで、上記構成では、電源オ
フ時に専用ＣＰＵユニット１の専用インストラクション
メモリである第３のメモリ６に格納されているシーケン
スプログラムを、このワークエリアに退避させ、且つプ
ログラマブルコントローラの電源オン時に第１のワーク
エリアから第３のメモリ６にシーケンスプログラムをＤ
ＭＡ転送することにより、電源オン時のメインＣＰＵユ
ニット３によるソースプログラムのコンパイル作業が不
要となり、電源オン時の専用ＣＰＵユニット１によるシ
ーケンスプログラムの実行開始を高速化することがで
き、また、メインＣＰＵユニット３は電源オン時のコン
パイル作業から開放されるために他の処理を行うことが
でき、プログラマブルコントローラとしての機能を向上
させることができるという利点がある。
電源オフ時においてバックアップ電池９によりバックア
ップされている第１のメモリ４及び第２のメモリ５のメ
モリ内容のうち、実際にバックアップしておく必要があ
るのは第２のメモリ５全体と、第１のメモリ４内のユー
ザプログラムのソースプログラムであり、第１のメモリ
４のワークエリアの内容は特にバックアップする必要が
ないのが一般的である。そこで、上記構成では、電源オ
フ時に専用ＣＰＵユニット１の専用インストラクション
メモリである第３のメモリ６に格納されているシーケン
スプログラムを、このワークエリアに退避させ、且つプ
ログラマブルコントローラの電源オン時に第１のワーク
エリアから第３のメモリ６にシーケンスプログラムをＤ
ＭＡ転送することにより、電源オン時のメインＣＰＵユ
ニット３によるソースプログラムのコンパイル作業が不
要となり、電源オン時の専用ＣＰＵユニット１によるシ
ーケンスプログラムの実行開始を高速化することがで
き、また、メインＣＰＵユニット３は電源オン時のコン
パイル作業から開放されるために他の処理を行うことが
でき、プログラマブルコントローラとしての機能を向上
させることができるという利点がある。
【００３０】なお、本実施例の構成に実施例１の構成を
付加し、電源オフ時に第２のメモリ５の内容も第３のメ
モリ６の内容と同様に第１のメモリ４のワークエリアに
退避させるようにすることも可能であることは言うまで
もない。
付加し、電源オフ時に第２のメモリ５の内容も第３のメ
モリ６の内容と同様に第１のメモリ４のワークエリアに
退避させるようにすることも可能であることは言うまで
もない。
【００３１】
【発明の効果】請求項１の発明は、シーケンスプログラ
ムの実行専用の専用ＣＰＵユニットと、外部ツールとの
送受信や専用ＣＰＵユニットの動作制御等のシーケンス
プログラムの実行以外の処理を行うメインＣＰＵユニッ
トと、メインＣＰＵユニット用のワークエリアを有しバ
ックアップ電池によってメモリ内容がバックアップされ
た第１のメモリと、シーケンスプログラム実行時の演算
用データを格納する第２のメモリと、メインＣＰＵユニ
ット、専用ＣＰＵユニット、第１のメモリ及び第２のメ
モリと各々バスを介して接続され第１のメモリ及び第２
のメモリとの間で各々のメモリ内容をＤＭＡ転送すると
ともに、メインＣＰＵユニットへの電源供給が停止され
た時に第２のメモリに記憶された現在の演算用データを
第１のメモリにＤＭＡ転送して退避させ、電源復帰時に
は第１のメモリに退避させた演算用データを第２のメモ
リにＤＭＡ転送するＤＭＡコントローラとを備えたの
で、第２のメモリにはバックアップ電池によるメモリ内
容のバックアップが必要でなくなり、第２のメモリにス
タティックＲＡＭよりも安価なダイナミックＲＡＭを使
用することができ、プログラマブルコントローラのコス
トダウンが図れるとともにバックアップ電池の消費電流
を減少させて電池寿命を延ばすことができるという効果
がある。
ムの実行専用の専用ＣＰＵユニットと、外部ツールとの
送受信や専用ＣＰＵユニットの動作制御等のシーケンス
プログラムの実行以外の処理を行うメインＣＰＵユニッ
トと、メインＣＰＵユニット用のワークエリアを有しバ
ックアップ電池によってメモリ内容がバックアップされ
た第１のメモリと、シーケンスプログラム実行時の演算
用データを格納する第２のメモリと、メインＣＰＵユニ
ット、専用ＣＰＵユニット、第１のメモリ及び第２のメ
モリと各々バスを介して接続され第１のメモリ及び第２
のメモリとの間で各々のメモリ内容をＤＭＡ転送すると
ともに、メインＣＰＵユニットへの電源供給が停止され
た時に第２のメモリに記憶された現在の演算用データを
第１のメモリにＤＭＡ転送して退避させ、電源復帰時に
は第１のメモリに退避させた演算用データを第２のメモ
リにＤＭＡ転送するＤＭＡコントローラとを備えたの
で、第２のメモリにはバックアップ電池によるメモリ内
容のバックアップが必要でなくなり、第２のメモリにス
タティックＲＡＭよりも安価なダイナミックＲＡＭを使
用することができ、プログラマブルコントローラのコス
トダウンが図れるとともにバックアップ電池の消費電流
を減少させて電池寿命を延ばすことができるという効果
がある。
【００３２】請求項２の発明は、シーケンスプログラム
の実行専用の専用ＣＰＵユニットと、外部ツールとの送
受信や専用ＣＰＵユニットの動作制御等のシーケンスプ
ログラムの実行以外の処理を行うメインＣＰＵユニット
と、メインＣＰＵユニット用のワークエリアを有すると
ともにシーケンスプログラムのソースプログラムが記憶
されバックアップ電池によってメモリ内容がバックアッ
プされた第１のメモリと、シーケンスプログラム実行時
の演算用データを格納する第２のメモリと、メインＣＰ
Ｕユニットにおいてソースプログラムをコンパイルして
得られるシーケンスプログラムが格納される第３のメモ
リと、メインＣＰＵユニット、専用ＣＰＵユニット、第
１のメモリ、第２のメモリ及び第３のメモリと各々バス
を介して接続され第１のメモリ、第２のメモリ及び第３
のメモリとの間で各々のメモリ内容をＤＭＡ転送すると
ともに、メインＣＰＵユニットへの電源供給が停止され
た時に専用ＣＰＵユニットによって現在実行されている
シーケンスプログラムを第１のメモリにＤＭＡ転送して
退避させ、電源復帰時には第１のメモリに退避させたシ
ーケンスプログラムを第３のメモリにＤＭＡ転送するＤ
ＭＡコントローラとを備えたので、電源復帰時に第１の
メモリに退避させてあったシーケンスプログラムを第３
のメモリにＤＭＡ転送させることによって、立ち上げ時
のメインＣＰＵユニットによるソースプログラムのコン
パイル作業を省略することができ、電源復帰時の専用Ｃ
ＰＵユニットによるシーケンスプログラムの実行開始を
高速化することができ、また、メインＣＰＵユニットは
電源復帰時のコンパイル作業から開放されるために他の
処理を行うことができ、プログラマブルコントローラと
しての機能を向上させることができるという効果があ
る。
の実行専用の専用ＣＰＵユニットと、外部ツールとの送
受信や専用ＣＰＵユニットの動作制御等のシーケンスプ
ログラムの実行以外の処理を行うメインＣＰＵユニット
と、メインＣＰＵユニット用のワークエリアを有すると
ともにシーケンスプログラムのソースプログラムが記憶
されバックアップ電池によってメモリ内容がバックアッ
プされた第１のメモリと、シーケンスプログラム実行時
の演算用データを格納する第２のメモリと、メインＣＰ
Ｕユニットにおいてソースプログラムをコンパイルして
得られるシーケンスプログラムが格納される第３のメモ
リと、メインＣＰＵユニット、専用ＣＰＵユニット、第
１のメモリ、第２のメモリ及び第３のメモリと各々バス
を介して接続され第１のメモリ、第２のメモリ及び第３
のメモリとの間で各々のメモリ内容をＤＭＡ転送すると
ともに、メインＣＰＵユニットへの電源供給が停止され
た時に専用ＣＰＵユニットによって現在実行されている
シーケンスプログラムを第１のメモリにＤＭＡ転送して
退避させ、電源復帰時には第１のメモリに退避させたシ
ーケンスプログラムを第３のメモリにＤＭＡ転送するＤ
ＭＡコントローラとを備えたので、電源復帰時に第１の
メモリに退避させてあったシーケンスプログラムを第３
のメモリにＤＭＡ転送させることによって、立ち上げ時
のメインＣＰＵユニットによるソースプログラムのコン
パイル作業を省略することができ、電源復帰時の専用Ｃ
ＰＵユニットによるシーケンスプログラムの実行開始を
高速化することができ、また、メインＣＰＵユニットは
電源復帰時のコンパイル作業から開放されるために他の
処理を行うことができ、プログラマブルコントローラと
しての機能を向上させることができるという効果があ
る。
【図１】実施例１を示す概略ブロック図である。
【図２】同上の動作を説明するフローチャートである。
【図３】実施例２の動作を説明するフローチャートであ
る。
る。
【図４】従来例を示す概略ブロック図である。
【図５】同上の動作を説明する概略ブロック図である。
１ 専用ＣＰＵユニット ３ メインＣＰＵユニット ４ 第１のメモリ ５ 第２のメモリ ６ 第３のメモリ ７ 第４のメモリ ８ ＤＭＡコントローラ ９ バックアップ電池
Claims (2)
- 【請求項１】 シーケンスプログラムの実行専用の専用
ＣＰＵユニットと、外部ツールとの送受信や専用ＣＰＵ
ユニットの動作制御等のシーケンスプログラムの実行以
外の処理を行うメインＣＰＵユニットと、メインＣＰＵ
ユニット用のワークエリアを有しバックアップ電池によ
ってメモリ内容がバックアップされた第１のメモリと、
シーケンスプログラム実行時の演算用データを格納する
第２のメモリと、メインＣＰＵユニット、専用ＣＰＵユ
ニット、第１のメモリ及び第２のメモリと各々バスを介
して接続され第１のメモリ及び第２のメモリとの間で各
々のメモリ内容をＤＭＡ転送するとともに、メインＣＰ
Ｕユニットへの電源供給が停止された時に第２のメモリ
に記憶された現在の演算用データを第１のメモリにＤＭ
Ａ転送して退避させ、電源復帰時には第１のメモリに退
避させた演算用データを第２のメモリにＤＭＡ転送する
ＤＭＡコントローラとを備えたことを特徴とするプログ
ラマブルコントローラ。 - 【請求項２】 シーケンスプログラムの実行専用の専用
ＣＰＵユニットと、外部ツールとの送受信や専用ＣＰＵ
ユニットの動作制御等のシーケンスプログラムの実行以
外の処理を行うメインＣＰＵユニットと、メインＣＰＵ
ユニット用のワークエリアを有するとともにシーケンス
プログラムのソースプログラムが記憶されバックアップ
電池によってメモリ内容がバックアップされた第１のメ
モリと、シーケンスプログラム実行時の演算用データを
格納する第２のメモリと、メインＣＰＵユニットにおい
てソースプログラムをコンパイルして得られるシーケン
スプログラムが格納される第３のメモリと、メインＣＰ
Ｕユニット、専用ＣＰＵユニット、第１のメモリ、第２
のメモリ及び第３のメモリと各々バスを介して接続され
第１のメモリ、第２のメモリ及び第３のメモリとの間で
各々のメモリ内容をＤＭＡ転送するとともに、メインＣ
ＰＵユニットへの電源供給が停止された時に専用ＣＰＵ
ユニットによって現在実行されているシーケンスプログ
ラムを第１のメモリにＤＭＡ転送して退避させ、電源復
帰時には第１のメモリに退避させたシーケンスプログラ
ムを第３のメモリにＤＭＡ転送するＤＭＡコントローラ
とを備えたことを特徴とするプログラマブルコントロー
ラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13340694A JPH086616A (ja) | 1994-06-15 | 1994-06-15 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13340694A JPH086616A (ja) | 1994-06-15 | 1994-06-15 | プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH086616A true JPH086616A (ja) | 1996-01-12 |
Family
ID=15104018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13340694A Withdrawn JPH086616A (ja) | 1994-06-15 | 1994-06-15 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH086616A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7024495B2 (en) | 2001-03-30 | 2006-04-04 | Omron Corporation | Programmable controller |
| WO2010026460A1 (en) * | 2008-09-02 | 2010-03-11 | Telefonaktiebolaget L M Ericsson (Publ) | Dma assisted data backup and restore |
| WO2013186888A1 (ja) * | 2012-06-14 | 2013-12-19 | 富士電機株式会社 | プログラマブルコントローラおよび電源切断対処方法 |
| JP2014081700A (ja) * | 2012-10-15 | 2014-05-08 | Fuji Electric Co Ltd | プログラマブルコントローラ、プログラマブルコントローラのデータバックアップ方法、プログラマブルコントローラの起動方法 |
-
1994
- 1994-06-15 JP JP13340694A patent/JPH086616A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7024495B2 (en) | 2001-03-30 | 2006-04-04 | Omron Corporation | Programmable controller |
| WO2010026460A1 (en) * | 2008-09-02 | 2010-03-11 | Telefonaktiebolaget L M Ericsson (Publ) | Dma assisted data backup and restore |
| WO2013186888A1 (ja) * | 2012-06-14 | 2013-12-19 | 富士電機株式会社 | プログラマブルコントローラおよび電源切断対処方法 |
| JPWO2013186888A1 (ja) * | 2012-06-14 | 2016-02-01 | 富士電機株式会社 | プログラマブルコントローラおよび電源切断対処方法 |
| JP2014081700A (ja) * | 2012-10-15 | 2014-05-08 | Fuji Electric Co Ltd | プログラマブルコントローラ、プログラマブルコントローラのデータバックアップ方法、プログラマブルコントローラの起動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6438708B1 (en) | Information processing apparatus that can hold internal information | |
| CA2070955C (en) | Apparatus and method for suspending and resuming software applications on a computer | |
| CA2070958C (en) | Apparatus and method for suspending and resuming software applications on a computer | |
| JP2004086912A (ja) | ワーキングコンテキスト格納及び再格納装置、並びに方法 | |
| RU2003123118A (ru) | Новый режим процессора для ограничения функционирования гостевого программного обеспечения, выполняющегося на виртуальной машине, поддерживаемой монитором виртуальной машины | |
| JPH086616A (ja) | プログラマブルコントローラ | |
| JPH0414376B2 (ja) | ||
| JPH1173330A5 (ja) | ||
| JP2561340B2 (ja) | 情報処理装置 | |
| JPS6347812A (ja) | スリ−プモ−ド制御装置 | |
| JPH0535889B2 (ja) | ||
| US5778207A (en) | Assisting operating-system interrupts using application-based processing | |
| JPH117392A (ja) | 補助記憶装置を二重化してなるデータ処理装置及びこのデータ処理装置のシステム立下げ方法 | |
| KR100292155B1 (ko) | 작업환경전환이용이한디지탈컴퓨터시스템과그사용방법 | |
| JP2748153B2 (ja) | 産業用ロボットの制御装置 | |
| KR101236393B1 (ko) | 전자장치 및 그 제어방법 | |
| JPH08202633A (ja) | データ処理装置 | |
| JPS5842486B2 (ja) | 初期プログラム・ロ−ド制御方式 | |
| JPS6213704B2 (ja) | ||
| JP3054472B2 (ja) | マルチタスクシステムにおける障害処理方法 | |
| JPS63157238A (ja) | コンピユ−タ | |
| JPH0566883A (ja) | 座標入力装置 | |
| JPH03268033A (ja) | リモートデバッグ方式 | |
| JPH0628233A (ja) | 情報機器 | |
| JPH0383195A (ja) | 電子式キャッシュレジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |