JPS6182259A - 入出力アダプタ制御方法 - Google Patents
入出力アダプタ制御方法Info
- Publication number
- JPS6182259A JPS6182259A JP18598284A JP18598284A JPS6182259A JP S6182259 A JPS6182259 A JP S6182259A JP 18598284 A JP18598284 A JP 18598284A JP 18598284 A JP18598284 A JP 18598284A JP S6182259 A JPS6182259 A JP S6182259A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- command
- cpu
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ処理システムにおげろ入出力アダプタ
制御方式に関し、特にＣＰＵと入出力アダプタとが切り
離されて非同期に動作するシステムにおいて、ＣＰＵか
ら入出力アダプタへ入出力コマンドを発行する際の制御
方式に関する。
制御方式に関し、特にＣＰＵと入出力アダプタとが切り
離されて非同期に動作するシステムにおいて、ＣＰＵか
ら入出力アダプタへ入出力コマンドを発行する際の制御
方式に関する。
〔従来の技術と発明が解決しようとする問題点〕第２図
は、本発明が対象とする入出力アダプタをそなえたデー
タ処理システムの概要図である。
は、本発明が対象とする入出力アダプタをそなえたデー
タ処理システムの概要図である。
図において、１はＣＰＵ、２は主記憶装置、３はバス、
４．５は入出力アダプタ、６は入出力デバイス＃１．７
は入出力デバイス＃２を示している。
４．５は入出力アダプタ、６は入出力デバイス＃１．７
は入出力デバイス＃２を示している。
従来、ＣＰＵＩが入出力命令を発行する際にとられる入
出力アダプタ４に対する制御方式としては、 ■ ＣＰＵが入出力アダプタ内部へコマンド情報を１個
ずつ設定し、起動指示を行う方式と、■ 毎回、ＣＰＵ
Ｉが主記憶装置２の定められた固定番地へコマンド群の
先頭アドレスを設定して、命令を発行し、入出力アダプ
タは上記固定番地から先頭アドレスを取り出して、その
アドレスのコマンドワードから順次実行する方式、があ
る。しかし、■の方式の場合は、入出力アダプタ４の制
御の全てにＣＰＵＩが介入することになるため、ＣＰＵ
の負担が大きくなって、処理能率が低下するという欠点
があり、また■の方式の場合は、ＣＰＵが主記憶装置の
固定番地へコマンド群の先頭アドレスをその都度設定し
、入出力アダプタが取得可能となるようにするための時
間がオーバーヘッドとして生じ、ＣＰＵの負担となると
ともに入出力命令の実行時間がその分長くなるという欠
点があった。
出力アダプタ４に対する制御方式としては、 ■ ＣＰＵが入出力アダプタ内部へコマンド情報を１個
ずつ設定し、起動指示を行う方式と、■ 毎回、ＣＰＵ
Ｉが主記憶装置２の定められた固定番地へコマンド群の
先頭アドレスを設定して、命令を発行し、入出力アダプ
タは上記固定番地から先頭アドレスを取り出して、その
アドレスのコマンドワードから順次実行する方式、があ
る。しかし、■の方式の場合は、入出力アダプタ４の制
御の全てにＣＰＵＩが介入することになるため、ＣＰＵ
の負担が大きくなって、処理能率が低下するという欠点
があり、また■の方式の場合は、ＣＰＵが主記憶装置の
固定番地へコマンド群の先頭アドレスをその都度設定し
、入出力アダプタが取得可能となるようにするための時
間がオーバーヘッドとして生じ、ＣＰＵの負担となると
ともに入出力命令の実行時間がその分長くなるという欠
点があった。
本発明は、上記問題点を解決するため、ＣＰＵの入出力
命令発行時に、その都度コマンド先頭アドレスを固定番
地に設定したり、入出力アダプタに対してコマンド先頭
アドレスを通知するのではなく、予め各入出力デバイス
ごとのコマンド先頭アドレスを入出力アダプタに通知し
ておき、ＣＰＵが入出力命令を発行したときには、入出
力アダプタは直ちにコマンド先頭アドレスから順次コマ
ンドワードを取り出し、入出力命令を実行できるように
するものである。
命令発行時に、その都度コマンド先頭アドレスを固定番
地に設定したり、入出力アダプタに対してコマンド先頭
アドレスを通知するのではなく、予め各入出力デバイス
ごとのコマンド先頭アドレスを入出力アダプタに通知し
ておき、ＣＰＵが入出力命令を発行したときには、入出
力アダプタは直ちにコマンド先頭アドレスから順次コマ
ンドワードを取り出し、入出力命令を実行できるように
するものである。
そしてそれによる本発明の構成は、ＣＰ ｔＪと入出力
アダプタが非同期で動作し、入出力アダプタは、ＣＰＵ
からの入出力命令に応答して上記（、Ｗ Ｈ置の入出力
装置ごとに定められた領域から実行すべきコマンドを取
り出し、指示された入出力装置に対する入出力制御を実
行するデータ処理システムにおいて、ＣＰＵは入出力ア
ダプタに対して、予め入出力装置の機番ごとのコマンド
先頭アドレスを通知しておき、入出力命令発行時には人
出力アダプタに対して入出力装置の機番のみを通知して
コマンドの取り出しを行わせることを特徴とするもので
ある。
アダプタが非同期で動作し、入出力アダプタは、ＣＰＵ
からの入出力命令に応答して上記（、Ｗ Ｈ置の入出力
装置ごとに定められた領域から実行すべきコマンドを取
り出し、指示された入出力装置に対する入出力制御を実
行するデータ処理システムにおいて、ＣＰＵは入出力ア
ダプタに対して、予め入出力装置の機番ごとのコマンド
先頭アドレスを通知しておき、入出力命令発行時には人
出力アダプタに対して入出力装置の機番のみを通知して
コマンドの取り出しを行わせることを特徴とするもので
ある。
以下に、本発明の詳細を実施例にしたがって説明する。
第１図は本発明の１実施例システムの構成図であり、第
３図はその動作例を示すタイムチャートである。
３図はその動作例を示すタイムチャートである。
第１図において、１はＣＰＵ、２は主記憶装置、３はバ
ス、４．５は入出力アダプタ、６は入出力デバイス＃１
．７は入出力デバイス＃２．８．８′はそれぞれ入出力
デバイス＃１、＃２用のユニ・ノド市１１１卸ワードＵ
ＣＷ（＃１）、とＵＣＷ （＃２）、９．９′はそれぞ
れ入出力デバイス＃１、＃２用のコマンド群を示す。ま
た８ａ、８ａ’はそれぞれＵＣＷ （＃１） 、とＵＣ
Ｗ （＃２）に設けられたコマンド先頭アドレス格納領
域である。
ス、４．５は入出力アダプタ、６は入出力デバイス＃１
．７は入出力デバイス＃２．８．８′はそれぞれ入出力
デバイス＃１、＃２用のユニ・ノド市１１１卸ワードＵ
ＣＷ（＃１）、とＵＣＷ （＃２）、９．９′はそれぞ
れ入出力デバイス＃１、＃２用のコマンド群を示す。ま
た８ａ、８ａ’はそれぞれＵＣＷ （＃１） 、とＵＣ
Ｗ （＃２）に設けられたコマンド先頭アドレス格納領
域である。
ユニット制御ワードＵＣＷ（＃１）、 （＃２）・−−
−−−−は、入出力アダプタが、配下の複数の入出力デ
バイス＃１、＃２を多重制御するための制御情報として
使用される。ユニット制御ワードＵＣＷは、動作可能状
態と動作状態をもつ。
−−−−は、入出力アダプタが、配下の複数の入出力デ
バイス＃１、＃２を多重制御するための制御情報として
使用される。ユニット制御ワードＵＣＷは、動作可能状
態と動作状態をもつ。
各ユニット制御ワードＵＣＷ内のコマンド先頭アドレス
格納領域８ ａ 、 ８ 、ｆ 、−−−−−−−には
、それぞれの入出力デバイス＃１、＃２、−・−を制御
するための主記憶装置２内のコマンド群９．９′−をポ
イントするだめのコマンド先頭アドレスが、ＩＰＬ （
初期プログラムローディング）時に設定される。このた
めＣＰＵは、以後の入出力命令発行ごとに先頭コマンド
アドレスを設定あるいは通知する動作は不要となる。
格納領域８ ａ 、 ８ 、ｆ 、−−−−−−−には
、それぞれの入出力デバイス＃１、＃２、−・−を制御
するための主記憶装置２内のコマンド群９．９′−をポ
イントするだめのコマンド先頭アドレスが、ＩＰＬ （
初期プログラムローディング）時に設定される。このた
めＣＰＵは、以後の入出力命令発行ごとに先頭コマンド
アドレスを設定あるいは通知する動作は不要となる。
コマンド群９．９′は、入出力デハイスの種別ごとに予
め定められた制御内容をもち、たとえばプリンタの場合
であれば、コマンドワードＣＷ−１がプリント、ＣＷ−
２が紙送りなどとなっている。
め定められた制御内容をもち、たとえばプリンタの場合
であれば、コマンドワードＣＷ−１がプリント、ＣＷ−
２が紙送りなどとなっている。
次に、第３図のタイムチャートにしたがって、第１図の
実施例システムの動作を説明する。
実施例システムの動作を説明する。
■はＩＰＬ時であり、ＣＰＵは各ユニット制御ワードＵ
ＣＷごとに、コマンド群の先頭アドレスを、コマンド先
頭アドレス格納領域８ａ、８ａ′、−一一一一一一に格
納する。また各ユニット制御ワードＵＣＷは動作可能状
態に設定されている。
ＣＷごとに、コマンド群の先頭アドレスを、コマンド先
頭アドレス格納領域８ａ、８ａ′、−一一一一一一に格
納する。また各ユニット制御ワードＵＣＷは動作可能状
態に設定されている。
■では、ＣＰＵが入出力命令を発行し、入出力デバイス
＃１を起動したところであり、ＵＣＷ （＃１）は動作
状態となる。
＃１を起動したところであり、ＵＣＷ （＃１）は動作
状態となる。
■ではＵＣＷ（＃１）のコマンド先頭アドレス格納領域
８ａから実行すべきコマンド群の先頭アドレスを取り出
し、主起１意装置２のコマンド群９から先頭のコマンド
ワードＣＷ−１をフエ・ノチして、人出力デハイス＃１
を起動する。ＣＷ−１は、データ転送コマンドであると
する。
８ａから実行すべきコマンド群の先頭アドレスを取り出
し、主起１意装置２のコマンド群９から先頭のコマンド
ワードＣＷ−１をフエ・ノチして、人出力デハイス＃１
を起動する。ＣＷ−１は、データ転送コマンドであると
する。
■では、主記憶装置２と人出力デバイス＃１との間でデ
ータ転送が実行される。
ータ転送が実行される。
■では、データ転送終了により、入出力デバイス＃１か
ら入出力アダプタ４へ終了割り込みが上げられる。
ら入出力アダプタ４へ終了割り込みが上げられる。
■では、入出力アダプタ４が、ＣＰＵに割り込みを上げ
ることなく、入出力デハイスからの割り込みを処理し、
次のコマンドＣＷ−２をフエ・ノチして入出力デバイス
＃１を再起動する。
ることなく、入出力デハイスからの割り込みを処理し、
次のコマンドＣＷ−２をフエ・ノチして入出力デバイス
＃１を再起動する。
このようにして、入出力アダプタ４はコマンド群９の各
コマンドを順次フェッチし、入出力デバイスをＩＩＩ
１卸することができる。
コマンドを順次フェッチし、入出力デバイスをＩＩＩ
１卸することができる。
以上のように本発明によれば、ＣＰＵは入出力命令発行
時に、コマンド群の先頭アドレスの設定あるいは通知処
理が不要となるので、命令実行時間を短縮することがで
き、処理速度が向」ニする。
時に、コマンド群の先頭アドレスの設定あるいは通知処
理が不要となるので、命令実行時間を短縮することがで
き、処理速度が向」ニする。
第１図は本発明の１実施例システムの構成図、第２図は
入出力アダプタをそなえたデータ処理システムの一般的
な構成図、第３図は動作例を説明するためのタイムチャ
ートである。 図中、１はＣＰＵ、２は主起１．ぎ装置、３はハス、４
および５は入出力アダプタ、６および７は入出力デハイ
ス、８および８′はユニット制御ワードＵＣＷ（＃１）
と（＃２）、８ａおよび８ａｔはコマンド先頭アドレス
格納領域、９および９′はコマンド群を示す。
入出力アダプタをそなえたデータ処理システムの一般的
な構成図、第３図は動作例を説明するためのタイムチャ
ートである。 図中、１はＣＰＵ、２は主起１．ぎ装置、３はハス、４
および５は入出力アダプタ、６および７は入出力デハイ
ス、８および８′はユニット制御ワードＵＣＷ（＃１）
と（＃２）、８ａおよび８ａｔはコマンド先頭アドレス
格納領域、９および９′はコマンド群を示す。
Claims (1)
- ＣＰＵと入出力アダプタが非同期で動作し、入出力アダ
プタは、ＣＰＵからの入出力命令に応答して主記憶装置
の入出力装置ごとに定められた領域から実行すべきコマ
ンドを取り出し、指示された入出力装置に対する入出力
制御を実行するデータ処理システムにおいて、ＣＰＵは
入出力アダプタに対して、予め入出力装置の機番ごとの
コマンド先頭アドレスを通知しておき、入出力命令発行
時には入出力アダプタに対して入出力装置の機番のみを
通知してコマンドの取り出しを行わせることを特徴とす
る入出力アダプタ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18598284A JPS6182259A (ja) | 1984-09-05 | 1984-09-05 | 入出力アダプタ制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18598284A JPS6182259A (ja) | 1984-09-05 | 1984-09-05 | 入出力アダプタ制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6182259A true JPS6182259A (ja) | 1986-04-25 |
| JPH0359464B2 JPH0359464B2 (ja) | 1991-09-10 |
Family
ID=16180285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18598284A Granted JPS6182259A (ja) | 1984-09-05 | 1984-09-05 | 入出力アダプタ制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6182259A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01122447A (ja) * | 1987-11-06 | 1989-05-15 | Fujitsu Ltd | プリンタ制御方式 |
-
1984
- 1984-09-05 JP JP18598284A patent/JPS6182259A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01122447A (ja) * | 1987-11-06 | 1989-05-15 | Fujitsu Ltd | プリンタ制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0359464B2 (ja) | 1991-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (ja) | データ処理システム | |
| US4953103A (en) | Page printer | |
| JP3055917B2 (ja) | データ転送制御装置 | |
| US5809335A (en) | Data transfer apparatus capable of handling DMA block transfer interruptions | |
| JPS6182259A (ja) | 入出力アダプタ制御方法 | |
| JPS63185671A (ja) | 印刷装置 | |
| JP2687716B2 (ja) | 情報処理装置 | |
| JP2004062875A (ja) | 印刷システム、印刷装置、及び印刷制御方法 | |
| JPH03105610A (ja) | データ転送制御方式 | |
| JPH09193486A (ja) | 画像形成装置 | |
| JPH0459635B2 (ja) | ||
| JP2003186666A (ja) | マイクロコンピュータおよびｄｍａ制御回路 | |
| JP2756250B2 (ja) | 記録装置 | |
| JPH04109888A (ja) | モータ制御装置 | |
| JPH0465408B2 (ja) | ||
| JPH05113888A (ja) | マイクロプロセツサユニツト | |
| JPS5947626A (ja) | 即時復帰型入出力ドライバ | |
| JPH02295778A (ja) | 印刷制御方法 | |
| JPH0520049A (ja) | 制御メモリの修正機能を有する情報処理システムおよび制御メモリの修正方法 | |
| JPH03127094A (ja) | 文字発生装置 | |
| JPS63184827A (ja) | 印刷システムにおける中断処理方式 | |
| JPH02306333A (ja) | 印字制御装置 | |
| JPH07210490A (ja) | 入出力制御方式 | |
| JPH0829609B2 (ja) | 文書編集印刷装置 | |
| JPH07164677A (ja) | 文字発生装置 |