JPH02306481A - 記録キャリアからの情報パターンを読取る装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は走査される情報パターンに応じて検出信号を発
生する検出器を有し、情報パターンを走査する読取りヘ
ッドと、検出信号を処理する信号処理回路とを具え、こ
の信号処理回路に、前記検出信号を特定の繰返し周波数
のｎ−ビット信号値の列（ｎは１よりも大きな整数）に
変換する少なくとも１つのアナログ−デジタル変換器を
設けて成る記録キャリアからの情報パターンを読取る装
置に関するものである。

本発明は更にかかる記録キャリアからの情報パ・、ター
ンを読取る装置に使用する信号−処理回路に関するもの
である。

（従来の技術） かかる装置および信号−処理回路はヨーロッパ特許出願
第ＥＰ−Ａ　Ｏ，１３８，２７３号明細書から既知であ
る。ここに云う装置とは光学的に検出可能な情報パター
ンをビット構体の形状で読取る光学読取り装置である。

走査される情報パターンを表わすデータ信号はアナログ
−デジタル変換器によって得られる信号サンプルの列か
ら取出すようにする。

更に、かかる信号値の列は、例えば、トラッキング−エ
ラー信号およびフォーカス−エラー信号のような走査処
理を制御する制御信号を取出すために用いる。これら制
御信号を発生させるためには、アナログ−デジタル変換
器により供給される信号値の列から低周波情報を取出す
。

（発明が解決しようとする課題） この既知の装置の欠点はこれが著しく多数のハードウェ
アを必要とすることである。これは、特に、制御信号を
取出す回路およびデータ信号を取出す回路の双方を具え
る信号−処理回路を集積回路に組込む必要がある場合に
欠点となる。その理由はこれら回路に対し得られる半導
体装置の面積が制限されるからである。

本発明はハードウェアの数を少数とし得る上述した記録
キャリアからの情報パターンを読取る装置および信号−
処理回路を提供することをその目的とする。

（課題を解決するための手段） 本発明は走査される情報パターンに応じて検出信号を発
生する検出器を有し、情報パターンを走査する読取りヘ
ッドと、検出信号、を処理する信号処理回路とを具え、
この信号処理回路に、前記検出信号を特定の繰返し周波
数のｎ−ピッ゛ト信号値の列（ｎは１よりも大きな整数
）に変換する少なくとも１つのアナログ−デジタル変換
器を設けて成る゛記録キャリアからの情報パターンを読
取る装置において、前記信号処理回路は、前記ｎ−ビッ
ト信号値の列をｍ−ビット信号値の列（ｍはｎよりも小
）に変換する少なくとも１つの量子化回路を具え、この
量子化回路は、量子化中に発生した量子化雑音のスペク
トル成分を量子化雑音スペクトルの高周波部分に集中す
る量子化雑音再分布フィルタを具え、更に前記信号処理
回路はｍ−ビット信号値の列をｐ−ビット信号値の列（
ｐはｎよりも大きな整数）に変換する少なくとも１つの
デシメイティングフィルタを具え、ｐ−ビット信号値の
繰返し周波数をｍ−ビット信号値の繰返し周波数よりも
低くするようにしたことを特徴とする。

量子化回路およびデシメイティングフィルタを組合わせ
ることにより、量子化回路およびデシメイティングフィ
ルタによって得られるｐ−ビットｐ−ビット信号値の列
によって検出信号の低周波成分のみを表わす。量子化回
路を用いることによってでシメイティングフィルタに供
給する信号値のビット数を少なくし、従って、最小数の
ハードウェアを有するデシメイティングフィルタを達成
することができる。量子化回路に量子化雑音再分布フィ
ルタを用いることによって、量子化雑音が制御システム
に関連する低周波部分の外側に位置する周波数スペクト
ルの１部分に主としてスペクトル成分を含むようになる
。これは量子化にもがかわらず、デシメイティングフィ
ルタによって供給された信号値の列に極めて満足する信
号対雑音比が得られることを意味する。

本発明記録キャリアからの情報パターンを読取る装置の
１例では、前記アナログ−デジタル変換器はシグマ−デ
ルタ変調器を具えるようにする。

この例によれば、最小数のハードウェアを有するアナロ
グ−デジタル変換器を達成し得る利点を有する。更に、
シグマ−デルタ変調器を具えるアナログ−デジタル変換
器によって発生する位相推移が同一の信号対雑音比に対
する他の型のアナログ−デジタル変換器の場合よりも少
なくなる。これは特にアナログ−デジタル変換器を経て
得られた信号に応答して走査処理を制御する際に有利で
ある。その理由は、これが安定性の理由で最小の位相推
移を必要とするからである。

本発明記録キャリアからの情報パターンを読取る装置の
他の例では、前記ｍを１とする。この例によれば、′例
えば“集積およびダンプ”型のフィルタのような極めて
簡単なデシメイティングフィルタを用い得る利点を有す
る。

本発明記録キャリアからの情報パターンを読取る装置の
更に他の例では、前記量子化回路によってｎ−ビット信
号値の列に対する繰返し周波数よりも低いサンプル繰返
し周波数のｍ−ビット信号値の列を発生させ、ｍ−ビッ
ト信号値の繰返し周波数を検出信号の帯域幅の２倍ない
し１倍の間に位置させるようにする。

ｍ−ビット信号値の繰返し周波数を低減することは回路
の構成を簡素化するうえで有利である。

かように繰返し周波数を低減することにより、これら列
はナイキストサンプリング規準にもはや従かわなくなる
。しかし、主としてスペクトルの低周波部分を用いて制
御信号を取出すため、こ、れは他に悪影響を与えなくな
る。その理由は、かくして導入されたシュプリアス成分
がスペクトルの低周波部分に位置しないからである。

シグマ−デルタ変調器をアナログ−デジタル変換器とし
て用いることは特に光学読取りシステムにおいて有利で
ある。その理由は、かかるシステムでは、光学システム
の制限された解像度を考慮して、この光学システムのＭ
ＴＦ特性によって規定された周波数以上の周波数の信号
成分が発生しないからである。シグマ−デルタ変調器に
おいて通常の場合のように、高い繰返し周波数の場合に
は、これは、検出器およびシグマ−デルタ変調器間にア
ンチ−エリアシングフィルタをもはや設ける必要がない
ことを意味する。

情報パターンによって、ＣＤ標準に従うＥＦＭ変調信号
を表わす場合には、アナログ−デジタル変換器の繰返し
周波数として、前記ＣＤ標準により規定されたように、
サンプル繰返し周波数（４４，１ｋＨｚ°）の倍数を選
択するのが有利である。これは、画周波数を共通の周波
数源から簡単に取出し得る利点を有する。

（実施例） 図面につき本発明に実施例を説明する。

第１図は本発明記録キャリアからの情報パターンを読取
る装置１の１例を示す。ディスク状記録キャリア２は記
録層１１を具える。この記録層１１は例えば光学的に検
出可能なマークのトラックの形状の光学的に検出可能な
情報パターンを示す。記録キャリア２は例えばデジタル
オーディオ信号がビットパターンによって記録されるコ
ンパクトディスクを具える。この記録キャリア２はター
ンテーブル３およびモータ４によって軸５を中心として
回転する。回転する記録キャリア２に対向して通常の型
の光学読取りヘッド６を配列して放射光ビーム７により
記録層ｌｌ上の情報パターンを走査し得るようにする。

この目的のために、読取りヘッド６は放射光源、例えば
、固体レーザ９を具え、放射光ビーム７を発生する。こ
の放射光ビーム７は集束対物レンズｌＯによって記録層
１１に向けるようにする。記録層１１によって反射され
た放射光ビームは情報パターンに従って変調する。かく
して変調された放射光ビームは半透鏡１２およびビーム
スプリッタ１３、例えば、ルーフプリズムによって４つ
の放射光感応検出器１４ａ、　１４ｂ、　１４ｃおよび
１４ｄのアレイに向けられ、これにより放射光ビームを
２つのサブビーム７ａおよび７ｂに分割される。従って
、検出器１４ａ、　１４ｂ、　１４ｃおよび１４ｄによ
って関連する検出器が受けた放射光の量にほぼ比例する
信号電流ＩＡ、’ＩＢ、　ＩＣおよびＩＤを発生する。

これら信号電流ＩＡＸＩＢ、　ＩＣおよびＩＤを信号処
理回路１５に供給し、これによりこれら電流から、読取
られた情報を表わすデータ信号ＳＤと、放射光ビーム７
をトラック上に保持するためのビーム−偏向アクチュエ
ータの制御信号ＳＲおよび放射光ビーム７を記録層１１
上に集束保持するための集束アクチュエータの制御信号
ＳＦのような走査処理を制御する複数の制御信号とを取
出すようにする。即ち、制御信号ＳＲおよびＳＦは信号
電流の低周波信号成分から取出し、データ信号ＳＤはス
ペクトルの残部から取出す。

第２図は、信号電流ＩＡ、　ＩＢ、　ＩＣ，ＩＤの周波
数スペクトルを示す。第２図から明らかなように、光学
システムのＭＴＰ特性によって規定された周波数ｆｏ以
上では、スペクトルはもはや何ら周波数成分を含まない
。コンパクトディスクに従って用いられるシステムでは
周波数ｆｏは１．６Ｍ）ｌｚである。

第１図に示すように、信号電流ＩＡ、　ＩＢ、　Ｉｃ、
　１０をアナログ−デジタル変換器１６ａ、　１６ｂ、
１６ｃおよび１６ｄにそれぞれ供給し、これによりこれ
ら信号電流を繰返し周波数ｆを有するｎ−ビット信号値
Ｕａ。

ｕｂ、　ｕｃおよびｕｄの列に変換する。かくして得た
信号値ｕａ、　ｕｂ、　ｕｃおよびｕｄをデータバス１
７ａ、　１７ｂ、　１７ｃおよび１７ｄを経て加算回路
１８に供給する。加算回路１８の出力を通常の型の等価
回路１９を経てデータ信号再生回路２０に供給する。こ
のデータ信号再生回路によってこれに供給された信号値
からデータ信号ＳＤを取出す。データ信号再生回路２ｏ
は本発明の要旨外であるため、これ以上詳細には説明し
ない。その詳細はオランダ国特許願第８．８０１．２５
４号明細書に記載されている。

前述したように、制御信号Ｓ’ＲおよびＳＦは検出信号
ＩＡ・・・ＩＤの低周波成分から取出す。しかし、アナ
ログ−デジタル変換器１６によって供給された信号値ｕ
ａ、　ｕｂ、　ｕｃおよびｕｄの列には、低周波成分の
ほかに、制御信号ＳＲおよびＳＦの取出しには使用しな
い情報を含む高周波成分を具える。

量子化回路２１ａ、２１ｂ、２１ｃおよび２１ｄおよび
デシメイティングフィルタ２２ａ、２２ｂ、２２ｃおよ
び２２ｄによって、アナログ−デジタル変換器の出力の
ｍ−ビット信号値ｕａ、　ｕｂ、　ｕｃおよびｕｄを、
信号電流ＩＡ。

ＩＢ、　ＩＣおよびＩＤの低周波情報を単に表わす低い
サンプル繰返し周波数ｆｌ／Ｎを有するｐ−ビット信号
値ｖａ、　ｖｂ、　ｖｃおよびｖｄの列に変換する。か
（して得た低い繰返し周波数の信号値を計算回路２３に
供給し、これにより通常のようにこれら信号値を処理し
て繰返し周波数ｆｌを有する信号ＳＲ’およびＳＦ’を
得るようにする。信号列ＳＲ’およびＳＦ’はデジタル
−アナログ変換器２４ａおよび２４ｂによってアナログ
制御信号ＳＲおよびＳＦに変換する。

信号処理回路１５はできればデータ信号ＳＤを処理する
他のデジタル回路とともに単一の集積回路に組込むのが
好適である。しかし、この場合には信号処理回路１５が
占める半導体装置の面積を最小とする必要がある。

これがため、アナログ−デジタル変換器１６、雑音再分
布回路２１、デシメイティングフィルタ２２およびデジ
タル−アナログ変換器２４は最小数のハードウェアで達
成する必要がある。　最小数のハードウェアで達成し得
るアナログ−デジタル変換器１６、雑音再分布回路２１
、デシメイティングフィルタ２２およびデジタル−アナ
ログ変換器２４の例を以下に説明する。

第３図はシグマ−デルタ変調器として構成されたアナロ
グ−デジタル変換器１６の１例を示す。例えば、信号流
ＩＡ、ＩＢ、　ＩＣおよびＩＤのうちの１つである入力
信号を１とする。この信号Ｉを低域通過特性を有するフ
ィルタ３０、例えば、通常のように演算増幅器３１およ
びコンデンサ３２を具える積分器に供給する。このフィ
ルタ３０の出力を複数の比較器３３ａ、・・・３３ｐの
各々の非反転入力端子に供給する。抵抗値が等しい直列
配置の抵抗３６ａ、・・・３６ｐは基準電位Ｖｒｅｆの
端子３３と、零電位の端子３４との間に接続する。これ
ら抵抗３６間のノード点を比較器３３の反転入力端子間
に接続する。１６個の比較器３３の出力信号は１６個の
異なる信号レベルを表わすことができる。比較器３３の
出力端子をクロックされたパラレルイン−パラレルアウ
トレジスタ３６に結合し、このレジスタは周波数ｆのク
ロック信号の各パルスに応答して、比較器３３の出力信
号がロードされるようにする。レジスタ３６の出力端子
を１６−４符号化回路３７に接続し、これによりレジス
タ３６の出力により表わされる信号値を４−ビットコー
ドに変換する。レジスタ３６の出力端子を電流源３８ａ
、・・・３８ｐの制御入力端子にそれぞれ接続する。

電流源３８は所定信号レベルの制御信号に応答して所定
値の電流を発生する型のものとする。電流源３８により
供給される電流を低域通過フィルタ３０の入力側の信号
電流Ｉに重畳する。

第３図に示す回路はアナログ−デジタル変換器として用
いられるシグマ−デルタ変調器とする。

この型のデンクルーアナログ変換器は量子化雑音Ｒのス
ペクトル成分が第４図に示すように雑音スペクトルの高
周波部分に主として集中する特性を有する。周波数がク
ロック信号により規定されるアナログ−デジタル変換器
によって１６−４符号化回路３７の出力側に発生する４
−ビット信号値の繰返し周波数が変換すべきアナログ信
号のスペクトルぼ繰返し周波数よりも充分に高い場合に
は量子化雑音は信号スペクトルの充分外側に位置するよ
うになる。

ＣＤ信号の読取りにおいて通常のように、信号スペクト
ルが１．６ＭＨｚの幅を有する場合には、はぼ８．５Ｍ
Ｈｚの繰返し周波数が極めて好適である。この周波数は
ＣＤ標準により規定されるように４４．１ｋＨｚのサン
プル繰返し周波数の整数倍となるように選定するのが好
適である。この場合には画周波数は共通の周波数源から
取出すことができる。

第５図はアナログ−デジタル変換器１６の出力側の信号
値の列の関連する周波数スペクトルを示す。

第３図に示すシグマ−デルタ変調器は例えば米国特許第
４．７７５．８５１号明細書に記載されている種々の変
形例のうちの１つとすることができる。

第６図は量子化器６０および雑音再分布フィルタ６１を
具える量子化回路２１の構成を示すブロック図である。

入力側の信号サンプルの列をｕ　［ｎ］で示し、出力側
の信号サンプルの列をｙ　［ｎ］で示す。信号サンプル
列ｕ　［ｎ］とフィルタ６０の出力側の信号サンプル列
との加算により得た信号値Ｘ［ｎ］の列を量子化器６０
に供給する。量子化器６０の出力信号は出力信号ｙ　［
ｎ］として作用する。

信号サンプルｘ　［ｎ］およびｙ　［ｎ］間の差よりな
る信号サンプルの列をフィルタ６１の入力側に供給する
。

信号サンプルｙ　［ｎ］の２−変換Ｙ　（ｚ）は信号サ
ンプルｕ　［ｎ］の２−変換Ｕ　（ｚ）および量子化に
より生ずる雑音Ｒ＜Ｚ）の２−変換に対し次式で示すよ
うに表わすことができる。

ここにＨ（ｚ）はフィルタ６１の伝達関数であり、Ｃは
量子化器６０の利得ファクタである。フィルタＨ（ｚ）
が低域通過特性を有する場合には、フィルタＨ（ｚ）は
低い周波数に対しほぼｌに等しくなる。これがため、次
式を得ることができる。

数に対し極めて小さいことを示す。

第７図は加算回路７０、クロックされたパラレルイン−
パラレルアウトレジスタ７１および２人力ＡＮＤゲート
７２を具える量子化回路２１の興味ある実際の例を示す
。加算回路７０は６−ビット加算器とする。

加算器７０の出力側の６−ビット信号値を周波数ｆのク
ロック信号によりクロックされるパラレルインーパラレ
ルアウトレジスタ７１に供給する。レジスタ７１の出力
を加算器７０の入力端子Ｂに供給し、アナログ−デジタ
ル変換器１６の４−ビット出力信号を加算器７０の入力
端子Ａに供給する。加算結果がＳビットにより表わし得
る最大値よりも大きい場合に加算回路７０によって発生
するオーバーフローされた信号をＡＮＤゲートの入力側
に供給し、ｆ／４に等しい周波数ｆＩのクロック信号を
ＡＮＤゲートの他方の入力側に供給する。

これがため、第７図に示す量子化回路によって繰返し周
波数ｆの４−ビット信号値Ｕの列を周波数ｆ／４の１−
ビット信号値ｙの列に変換する。レジスタ７１と相俟っ
て加算器７０によって低域通過特性を有する雑音再分布
フィルタを構成し、量子化により１−ビット信号サンプ
ルに生じる低周波雑音を最小にし得名ようにする。繰返
し周波数を低減することにより、信号サンプルの種々の
スペクトルが部分的に互いにオーバーラツプしく第１１
図参照）、これにより、１−ビット信号に高周波情報が
追加的に妨害されるようになる。しかし、低周波情報の
みが制御信号ＳＲおよびＳＦの取出しに関連するため、
この追加妨害は何ら問題を生じない。

上述した所から明らかなように、量子化回路２１による
も低周波情報に対する雑音成分は増大しない。

量子化回路の出力信号をデシメイティングフィルタ２２
に供給し、これにより量子化回路２１の出力信号から低
周波情報を主として取出す。第８図は一般に低域通過フ
ィルタ８０およびダウンサンプリング回路８１を具える
デシメイティングフィルタのブロック図を示す。

第９図は簡単な構成の２次低域通過フィルタのインパル
ス応答特性ｈ　［ｎｌを示す。かかるパルス信号に対す
る入力信号ｙ　［ｎｌおよび出力信号ｖ’　　［ｎｌ間
の関係を以下に示す。

ダウンサンプリング回路によって繰返し周波数　　　　
　　゛をファクタＮだけ減少するものとすると、低域通
過フィルタによってＮ入力信号値毎に１つの出力信号値
を供給する必要がある。上記信号ｖ”［ｎｌおよびｘ　
［ｎｌ間の関係の第１項はＮ個の連続信号値ｙ［ｎ−ｉ
］に係数（ｉ＋１）を連続的に乗算するとともにその乗
算結果を互いに加算することによって得ることができる
。この関係の第２項は到来信号値ｙ　［ｎｌをＮクロッ
クパルスだけ遅延するとともに遅延した信号値ｙ　［ｎ
−１−Ｎｌに係数（ｎ−１−ｉ）を乗算し、乗算結果を
互いに加算することによって得ることができる。

Ｎクロックパル２分の遅延によって２つの副合成値を同
時に決めることができる。係数（ｉ＋１）の値を係数（
Ｎ−１−ｉ　）　＋　１の補数とするため、これら係数
は互いに簡単に取出すことができる。

第１０図はこれらの特性を用いるデシメイティングフィ
ルタ２２の１例を示す。図示のデシメイティングフィル
タは“集積およびダンプ”型のものとする。この型のフ
ィルタは、例えば、ＩＥＥＥ　）ランザクジョン　オン
　コミュニケーション、第ｃＯＭ３４巻、第１号、１９
８６年１月、第７２−７６頁にキャンディが発表した論
文“デシメイション　フォー　シグマ−デルタ変調器”
に記載されている。

第１０図のデシメイティングフィルタの１−ビット信号
ｙを　Ｎ−ビットシフトレジスタ１００によってＮクロ
ックパル２分だけ遅延し、このシフトレジスタは周波数
ｆ１の信号によりクロックされている。更にこのフィル
タには計数範囲Ｎの計数器１０１を設けて係数（Ｎ−ｉ
−１）を発生し得るようにする。計数器２０１によって
　周波数ｆ１のクロック信号のパルスを計数する。更に
、計数器１０１にはこれを零値にリセットするリセット
入力端子を設ける。このリセット入力端子には周波数ｆ
ｌ／Ｎのリセットパルスを供給する。計数器の計数値を
ＡＮＤゲート回路１０２に供給する。この計数値の補数
は、反転回路１０３によって発生させるようにする。ま
た、計数値の補数をＡＮＤゲート回路１０４に供給する
。

また、１−ビット信号サンプルｙをもＡＮＤゲート回路
１０４に供給する。このＡＮＤゲート回路１０４は、計
数値の補数が信号サンプルｙの論理値に依存してＡＮＤ
ゲート回路１０４の出力側に転送されるか、または、転
送されないようにする。

サンプルがＮクロックパルス分だけ遅延されたシフトレ
ジスタ１００の出力側の信号サンプルをＡＮＤゲート回
路１０２に供給し、これによりその計数値を到来した信
号サンプルの論理値に従ってその出力側に転送する。Ａ
ＮＤゲート回路の出力側をＯＲゲート回路１０５に接続
し、このＯＲゲート回路を加算器として作動させるよう
にする。その理由は、これに供給される信号が互いに相
補の関係にあるからである。ＯＲゲート回路１０５の出
力側の信号は加算回路１０６に供給する。加算回路１０
６の出力側をクロックされたパラレルイン−パラレルア
ウトレジスタ１０７および乗算回路１０８を経て加算回
路１０６の入力端子Ｂに結合する。このレジスタ１０７
は周波数ｆ１の信号により制御する。乗算回路１０８に
は２組の並列入力端子ＡおよびＢを設け、入力端子Ｂを
レジスタ１０７の出力端子に接続し、信号値０を入力端
子Ａに供給する。乗算回路１０８は周波数ｆｌ／Ｎの信
号によって　クロック処理して信号ｆ１のＮクロックパ
ルス毎に、加算回路１０６の入力端子Ｂに信号値０を供
給し得るようにする。更に、信号値ｙを加算回路１０６
の桁上げ入力端子Ｃｉｎに供給する。これが必要となる
理由は、実際上、反転回路１０３の出力側により表わさ
れる係数は１の不足数を示す。実際上、係数（ｉ＋１　
）は係数（Ｎ−１−ｉ）の補数ではないが、この補数と
１との和に等しくなる。加算回路１０６、レジスタ１０
７および乗算回路１０８によって総加算回路を構成し、
これにより、その都度、ＯＲゲート回路１０５の出力側
のＮ個の連続信号値の和を決めるようにする。加算処理
の最終結果を周波数ｆｌ／Ｎでパラレルイン−パラレル
アウトレジスタ１０９にロードする。レジスタ１０９の
出力側の信号値は信号流工の低周波情報を表わす信号値
Ｖとする。信号値ｙが１−ビット信号値のみであるため
、デシメイティングフィルタは極めて簡単化することが
できる。その理由は、ＡＮＤゲート回路を乗算に用いて
副合成値（ｉ＋１）　ｙ［ｎ−ｉ］および（ｎ−１−ｉ
）ｙ（ｎ−ｉ−Ｎ）を決めることができるからである。

第１θ図に示すデシメイティングフィルタは２次の低域
通過特性を有するようにする。高域通過特性を有するフ
ィルタを用い得ること勿論である。

更に、デシメイティングフィルタは集積およびダンプ型
のものとする必要はなく、他の異なる型のデシメイティ
ングフィルタを用いることもできる。

第１２図はフィルタ２２ａ’、　２２ｂ、　２２ｃおよ
び２２ｄによって所望の計算ハードウェアを１回だけ設
ける共通の回路の１部分を形成し得るようにする回路を
示す。この第１２図において第１０図に示すものと同一
部分には同一符号を付して示す。本例では計数器１００
の代わりにその計数範囲が計数器１００に比べて２ビッ
ト分だけ拡張された変形計数器１００′を用いる。更に
、クロック信号ｆは周波数ｆ１の４倍の周波数を有する
計数器１０１′の計数入力端子に供給する。計数器の２
つの最下位ビットを用いて４チャネル乗算回路１２０を
制御し得るようにする。信号値ｙａ、　ｙｂ、　ｙｃお
よびｙｄは　乗算回路１２’０の入力端子に供給すると
ともに計数器１０１′により供給される制御信号の制御
の下で　乗算回路１２０の出力側に転送することもでき
る。更に、第１２図に示す回路はＮビットシフトレジス
タ１００の代わりに　４Ｎビツトシフトレジスタ１００
′を具える。

また、レジスタ１０７および１０９は、レジスタ１０７
ａ。

１０７ｂ　、１０７ｃおよび１０７ｄのパイプラインお
よびレジスタ１０９ａ、１０９ｂ　’、１０９ｃおよび
１０９ｄのパイプラインで置換することができる。かく
して得た回路によって信号値ｖａ、　ｖｂ、ｖｃおよび
ｖｄを時間多重で計算する。この場合には信号値ｖａ、
ｖｂ、ＶＣおよびｖｄを計算するに必要な　ハードウェ
アの数を著しく減少させることができる。

信号値ｖａ、　ｖｂ、　ｖｃおよびｖｄによって、計算
回路により和信号値ＳＳ、トラッキングエラー信号値Ｒ
Ｅ、および集束エラー信号値ＦＢを次式に従って計算す
る。

５Ｓ＝ｖａ＋ｖｂ＋、ｖｃ十ｖｄ ＲＥ＝（ｖａ＋ｖｂ）−（ｖｃ＋ｖｄ）１？Ｅ＝（ｖａ
＋ｖｄ）−（ｖｂ＋ｖｃ）制御信号値ＳＲおよびＳＦは
通常のようにこれから取出すことができる。

原理的には、信号値ｕａ、ｕｂＸｕｃおよびｕｄを直線
的に合成し、次いで、量子化回路およびデシメイ２６一 ティングフィルタを用いて、この直線的な合成の結果か
ら低周波成分を減算することにより、信号値３３．　Ｒ
ＥおよびＦＥを得るようにすることもできる。

また、まず最初、信号値ｕａ、　ｕｂ、　ｕｃおよびｕ
ｄを直線的に合成し、次いで量子化回路およびデシメイ
ティングフィルタを用いて所望の広い帯域幅の外側の信
号成分を除去することにより信号ＲＥよりも広い帯域幅
を有する　追加のトラッキングエラー信号ＲＥ　　を信
号値ｕａ、　ｕｂ、　ｕｃおよびｕｄから取出すことが
できる。かかる“広帯域”　トラッキングエラー信号は
読取りヘッド６０半径方向の変位を広範囲に亘って制御
するのに極めて好適である。

第１３図は興味のあるデジタル−アナログ変換器２４の
例を示す。その理由は、これが極めて僅かのハードウェ
アを必要とするからである。図示のデジタル−アナログ
変換器２４は変換すべき信号値を受けるクロック処理さ
れたパラレルイン−パラレルアウトレジスタ１３０を具
える。このレジスタ１３０は周波数ｆｌ／Ｎのクロック
信号によって゛クロック処理する。レジスタ１３０の出
力は加算回路１３１および周波数ｆのクロック信号によ
りクロック処理されるパラレルイン−パラレルアウトレ
ジスタ１３２を具える総加算回路に供給する。加算回路
１３１により達成される追加の結果が範囲外にあること
を示すオーバーフロー信号をアナログ低域通過フィルタ
１３３に供給する。本例デジタル−アナログ変換器は、
低い繰返し周波数の信号値の列を少数のビットおよび高
い繰返し周波数を有する信号値の列に変換して、ビット
数の減少によって導入される量子化雑音が主としてスペ
クトルの高周波部分に位置するスペクトル成分を具える
ようにしする“雑音整形”型とする。これら雑音成分は
低域通過フィルタによって除去し、その後、はぼ雑音の
ないアナログ信号が得られるようにする。

本発明は“フォーカルト”法に従ってフォーカスエラー
を検出する読取りヘッドを有する光学読取り装置につい
て説明した。本発明は例えば記録キャリアから反射した
ビームを４象限検出器に向けるようにした非点収差法の
ようなフォーカスエラー検出の他の方法を用いる読取り
装置に容易に適用することができること明らかである。

更に、上記例ではトラッキングエラー信号をプッシュプ
ル検出器によって測定する単一ビーム光学読取り装置を
示すことは明らかである。しかし、本発明は２つの追加
の放射光ビームを用いてトラッキングエラー信号を測定
し、このビームを２つの追加の放射光感知検出器によっ
て検出するようにした３−ビーム光学読取り装置に用い
ることもできる。この場合にはこれら２つの追加の検出
器により発生した信号電流を変換する追加のアナログ−
デジタル変換器必要とする。

更に、本発明は光学読取り装置に限定されることはなく
、データ信号のほかに、走査処理を制御する制御信号を
検出された信号の低周波成分から取出すようにした磁気
読取り装置に適用することもできる。

【図面の簡単な説明】

第１図は本発明記録キャリアからの情報パターンを読取
る装置の１例の構成を示す説明図、第２．４．５および
１１図は記録キャリアからの情報パターンを読取る装置
に現われる多数の信号の周波数スペクトルを示す説明図
、 第３図は本発明記録キャリアからの情報パターンを読取
る装置に用いるアナログ−デジタル変換器の１例を示す
ブロック回路図、 第６図は本発明記録キャリアからの情報パターンを読取
る装置に用いる量子化回路を示すブロック図、　第７図
は量子化回路の実際の例を示すブロック図、 第８図は本発明記録キャリアからの情報パターンを読取
る装置に用いるデシメイティングフィルタを示すブロッ
ク図、 第９図はデシメイティングフィルタの１部分を構成する
低域通過フィルタのインパルス応答を示す説明図、 第１０および１２図はデシメイティングフィルタの実際
の例を示すブロック回路図、　第１３図は本発明記録キ
ャリアからの情報パターンを読取る装置に用いるデジタ
ル−アナログ変換器の１例の構成を示すブロック図であ
る。 ■　・・・　読取り装置 ２　・・・　記録キャリア ３　・・・　ターンテーブル ４　・・・　モータ ５・・・軸 ６　・・・　光学読取りヘッド ７　・・・　放射光ビーム ’７ａ、７ｂ　　　・・・サフ゛廿−も９　・・・　固
体レーザ １０　　・・・　集束対物レンズ １１　　・・・　記録層 １２　　・・・　半透明鏡 １３　　・・・　ビームスプリッタ １４ａ〜１４ｄ　　・・　放射光感応検出器１５　　・
・・　信号処理回路

Claims (1)

1. 【特許請求の範囲】 １、走査される情報パターンに応じて検出信号を発生す
   る検出器を有し、情報パターンを走査する読取りヘッド
   と、検出信号を処理する信号処理回路とを具え、この信
   号処理回路に、前記検出信号を特定の繰返し周波数のｎ
   −ビット信号値の列（ｎは１よりも大きな整数）に変換
   する少なくとも１つのアナログ−デジタル変換器を設け
   て成る記録キャリアからの情報パターンを読取る装置に
   おいて、前記信号処理回路は、前記ｎ−ビット信号値の
   列をｍ−ビット信号値の列（ｍはｎよりも小）に変換す
   る少なくとも１つの量子化回路を具え、この量子化回路
   は、量子化中に発生した量子化雑音のスペクトル成分を
   量子化雑音スペクトルの高周波部分に集中する量子化雑
   音再分布フィルタを具え、更に前記信号処理回路はｍ−
   ビット信号値の列をｐ−ビット信号値の列（ｐはｎより
   も大きな整数）に変換する少なくとも１つのデシメイテ
   ィングフィルタを具え、ｐ−ビット信号値の繰返し周波
   数をｍ−ビット信号値の繰返し周波数よりも低くするよ
   うにしたことを特徴とする記録キャリアからの情報パタ
   ーンを読取る装置。 ２、前記アナログ−デジタル変換器はシグマ−デルタ変
   調器を具えることを特徴とする請求項１に記載の記録キ
   ャリアからの情報パターンを読取る装置。 ３、前記ｍを１としたことを特徴とする請求項１または
   ２に記載の記録キャリアからの情報パターンを読取る装
   置。 ４、前記量子化回路によってｎ−ビット信号値の列に対
   する繰返し周波数よりも低いサンプル繰返し周波数のｍ
   −ビット信号値の列を発生させ、ｍ−ビット信号値の繰
   返し周波数を検出信号の帯域幅の２倍ないし１倍の間に
   位置させるようにしたことを特徴とする請求項１〜３の
   何れかの項に記載の記録キャリアからの情報パターンを
   読取る装置。 ５、前記読取装置によって光学的に検出可能な情報パタ
   ーンを走査ビームにより走査し、前記検出器を光電変換
   器とし、前記読取りヘッドは放射ビームを情報パターン
   を経て光電変換器に向けるようにしたことを特徴とする
   請求項１、２、３または４に記載の記録キャリアからの
   情報パターンを読取る装置。 ６、前記情報パターンによってＣＤ標準に従うＥＦＭ変
   調信号を表わし、Ｎ−ビット信号サンプルの繰返し周波
   数を前記ＣＤ標準により規定されたサンプル繰返し周波
   数（４４．１ｋＨｚ）の倍数とするようにしたことを特
   徴とする請求項４に記載の記録キャリアからの情報パタ
   ーンを読取る装置。 ７、請求項１〜６の何れかの項に記載の記録キャリアか
   らの情報パターンを読取る装置に使用するに好適な信号
   −処理回路。