JPH02306629A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、バイポーラトランジスタ等の半導体装置の製
造方法、特にそのメタル配線形成に関するものである。

（従来の技術） 従来、このような分野の技術としては、例えば第２図（
ａ）〜（ｅ）のようなものがあった。以下、その構成を
図を用いて説明する。

第２図（ａ）〜（ｅ）は、従来のｎｐｎ形バイポーラト
ランジスタの製造方法を示す製造工程図である。このト
ランジスタは、次のような工程を経て製造される。

（Ｉ＞　　第２図（ａ）の工程 シリコンから成る半導体基板２１上にエピタキシャル成
長法を用いてエピタキシャル層２２を形成する。前記エ
ピタキシャル層２２の底部には拡散法等により、コレク
タ抵抗低減のための埋込み層２３ａが形成される。前記
埋込み層２３ａの上部には、前記コレクタ抵抗の低減効
率を上げるためにコレクタ領域２３が連続して形成され
、さらにベース領域２４、エミッタ領域２５が順次形成
される。その後、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏ
ｕｒ　Ｄｅｐｏｓｉｔｉｏｎ：化学的気相成長）法等を
用いて、酸化膜によって絶縁膜２６を形成する。

（ＩＩ＞　　第２図（ｂ）の工程 絶縁膜２６上にレジストを塗布し、そのレジストに図示
しない所望の配線パターンレイアウトを露光により転写
してメタル配線用のレジストパターン２１を選択的に形
成する。

このレジストパターン２７形成（パターニング）は、コ
レクタ領域２３、ベータ領域２４及びエミッタ領域２５
内の配線を行う箇所にのみ絶縁膜２６を開孔するために
行うものである。絶縁ＪＩＥ２６の開孔を行う箇所と重
なるレジストパターン２７上には、レジスト開孔部２７
ａが形成されている。

（Ｉｎ）　　第２図（ｃ）の工程 レジストパターン２７をマスクにして、絶縁膜２６にエ
ツチングを施すことによりコンタクト孔２６ａが形成さ
れる。さらに、蒸着もしくはスパッタ法等にてアルミニ
ウム（＾１）等からなるメタル膜２８を堆積する。

（ＩＶ）　　第２図（ｄ）の工程 メタル膜２８上にレジストを塗布し、ホトリソグラフィ
技術を用いてそのレジストを選択的に除去し、レジスト
パターン２９を形成する。

（ＩＶ）　　第２図（ｅ）の工程 レジストパターン２９をマスクにエツチングを行ってメ
タル膜２８を選択的に除去し、メタル配線３０を形成す
る。これにより、所望のｎｐｎ形バイポーラトランジス
タが得られる。

（発明が解決しようとする課題） しかしながら、上記の製造方法では、次のような課題が
あった。

半導体装置の高集積化、高密度化に伴いコンタクト孔２
６ａの微細化が要求されるが、ホトリソグラフィ技術に
より、第２図（ｂ）のレジストパターン２７を形成する
にあたり、図示しない所望の配線パターンレイアウトを
レジストに露光して転写する。その際、光等を用いて露
光を行うが、前記配線パターンレイアウトの微細化が進
むにつれて光等の波長が従来のものでは回折や散乱等の
支障を生じ、さらに波長の短いものが要求されるといっ
た問題が生じる。そのため、微細なレジスト開孔部２７
ａの形成が困難になり、従って微細なコンタクト孔２６
ａの開孔を高精度に行うことが困難であった。

さらに、コンタクト孔２６ａに配線用のメタル膜２８を
堆積する場合に、コンタクト孔２６ａの微細化が進むに
つれてコンタクト孔２６ａの開口寸法と高さの比（アス
ペクト比）が大きくなると、コンタクト孔２６ａにメタ
ルが完全に埋まらず、半導体素子領域上のコンタクト孔
２６ａとメタル配線３０との良好なオーミックコンタク
トを得ることが困難であった。

本発明は、前記従来技術がもっていた課題として、微細
な開孔を高精度に行うことが困難な点と、メタル配線の
良好なオーミックコンタクト形成が困難な点について解
決した半導体装置の製造方法を提供するものである。

（課題を解決するための手段） 本発明は前記課題を解決するために、半導体基板内に半
導体素子領域を形成する素子形成工程と、前記半導体素
子領域上り選択的にメタル配線を形成する配線形成工程
とを有する半導体装置の製造方法において、前記配線形
成工程を次のように構成したものである。即ち、前記半
導体素子領域におけるコンタクト形成予定領域上に選択
的にマスクパターンを形成する第１の工程と、前記マス
クパターンをマスクとして、前記半導体基板の全面をエ
ツチングして前記半導体素子領域上にコンタクト部を形
成する第２の工程と、前記半導体基板上に絶縁膜を形成
した後、前記コンタクト部の上面まで全面にエツチング
を施す第３の工程と、前配給縁膜をウェットエツチング
して前記コンタクト部の上部を露出させる第４の工程と
、前記半導体基板上に選択的にメタル配線を形成し、そ
のメタル配線と前記コンタクト部の上部とを接続させる
第５の工程とを、順に施して配線を形成する。

（作用） 本発明によれば、以上のように半導体装置の製造方法を
構成したので、第１の工程は半導体素子領域上の所定位
置にコンタクト部が形成されるようにし、第２の工程は
コンタクト部を所定の高さに突出させるようにする。第
３の工程は半導体基板の表面を平坦化するようにし、第
４の工程は絶縁膜表面からコンタクト部を露出させるよ
うにする。第５の工程は所定位置にメタル配線を形成す
るようにする。従って前記課題を解決することができる
。

（実施例） 第１図（ａ）〜（ｋ）は、本発明の実施例を示す半導体
装置、例えばｎｐｎ第ｎ形ポーラトランジスタの製造工
程図である。以下、第１図（ａ）〜（ｋ）を参照しつつ
各工程を説明する。

（＋＞　　第１図（ａ）の工程 シリコン（Ｓｉ）等から成るｐ形半導体基板１上にエピ
タキシャル成長法等によりｎ形エピタキシャル層２を形
成する。ｎ形エピタキシャル層２の底部には、半導体素
子領域分離のためのｐ形埋込み層７が形成され、その上
部には５ｉ０２等を用いて酸化膜分離領域６ａが形成さ
れている。ｐ形埋込みＮ７及び酸化膜分離領域６ａに囲
まれた内側には半導体素子領域Ａが形成される。半導体
素子領域Ａ内のｎ形エピタキシャル層２底部にはコレク
タ抵抗低減のためのｎ形埋込み層３ｂが形成され、その
コレクタ抵抗低減の低減効率を上げるために、ｎ形埋込
み層３ｂに連続してｎ形コレクタ領域３が形成される。

さらにｐ形ベータ領域４、ｎ形エミッタ領域５が順次形
成される。以上の各領域を形成する際に、処理後の酸洗
浄等のために必然的に５ｉ０２膜等の酸化膜６が形成さ
れる。

（ｉｉ）　　第１図（ｂ）の工程 酸化膜６を例えばフッ酸（ＨＦ）等を主成分とする水溶
液等でエツチングし剥離することにより、平坦な半導体
基板表面２ａを形成する。

（ｉｉｉ）　　第１図（Ｃ）の工程 前記（ｉｉ）の工程で形成された半導体基板表面２ａ上
に５１３Ｎ４膜等の窒化膜８を、その上面に３１０２等
の酸化ＷＡ９を低温ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐ
ｏｕｒ（）ｅｐｏｓ　ｉ　ｔ　ｉ　ｏｎ　：化学的気相
成長）法等により形成する。次に、酸化膜９上に図示し
ないレジストを塗布し、ホトリングラフィ技術を用いて
レジストを選択的に除去し、メタル配線を行う箇所のレ
ジストパターン１０を形成する。

（ｉｖ）　　第１図（ｄ）の工程 レジストパターン１０をマスクとして、ドライエツチン
グ技術等を用いて前記（ｉｉｉ）の工程で形成された酸
化膜９、窒化膜８の全面に順次、選択的にエツチングを
施すことによって、窒化膜パターン８ａ、酸化膜パター
ン９ａが形成される。

（Ｖ）　　第１図（ｅ）の工程 前記（ｉｖ）の工程後、残存したレジストパターン１０
、酸化膜パターン９ａを各々除去した後、パターニング
された窒化膜パターン８ａをマスクとして、半導体素子
領域Ａを所定の深さまでエツチングする。例えば、半導
体基板１の材料としてシリコン（Ｓｉ）を用いた場合の
エツチング方法としては、ウェットエツチングの場合、
フッ酸（ＨＦ）　、硝酸（ＨＮＯ３）及びバッファ（緩
衝剤）として酢酸（ＣＨ３ＣＯＯＨ）等を成分とするエ
ツチング液等を使用して、ドライエツチングの場合、Ｅ
ＣＲＣラドライエツチング法よって行う。また、半導体
素子領域Ａをエツチングする際、エミッタ領域５の層厚
が薄いので、エツチングによりエミッタ領域５が除去さ
れることによって該トランジスタの特性に変動を来すこ
とのないようにコントロールする必要がある。

（ｖｉ）　　第１図（ｆ）の工程 前記（Ｖ）の工程後、残存した窒化膜パターン８ａを除
去し、突出形状のコンタクト部３ａ、　４ａ、　５ａ及
びそれらの各コンタクト部３ａ、　４ａ、　５ａを含む
半導体基板表面２ｂが形成される。

（ｖｉｉ）　　第１図（ｇ）の工程 前記（■１）の工程で形成されたコンタクト部３ａ。

４ａ、　５ａを含む半導体基板表面２ｂ上の全面に、突
出したコンタクト部３ａ、　４ａ、　５ａの上面よりも
高（ｓｉＯ２膜等の眉間絶縁膜１１をＣＶＤ法等により
堆積させる。

（ｖｉｉｉ）　　第１図（ｈ）の工程 反応性イオンエツチング法等を用い、眉間絶縁膜１１に
エツチングを施し、突出したコンタクト部３ａ、　４ａ
、　５ａの上面を露出させる。この時、各コンタクト部
３ａ、　４ａ、　５ａの間に介在する眉間絶縁膜１１ａ
が形成され、その表面は平坦化されている。

（ｉｘ）　　第１図（ｉ）の工程 エツチング液としてフッ酸（ＨＦ）　、フッ化アンモニ
ウム（ＮＨ４Ｆ）等の混合水溶液等を用いた→エツトエ
ツチングにより、眉間絶縁膜１１ａを、等方的にエツチ
ングし、コンタクト部３ａ、　４ａ、　５ａの上部側面
を露出させる。この時、眉間絶縁膜１１ａはその表面の
平坦化形状を維持したままエツチングされ、眉間絶縁膜
１１ｂを形成する。ここで、前記コンタクト部３ａ、　
４ａ、　５ａの上面及び側面と層間絶縁膜１１ｂとで構
成される半導体基板表面２Ｃが形成される。

（ｘ＞　　第１図（ｊ）の工程 前記（ｉｘ）の工程で形成された半導体基板表面２Ｃ上
に、蒸着もしくはスパッタ法にてアルミニウム（＾１）
、アルミニウム・シリコン（ＡＩ−３ｉ）合金あるいは
アルミニウム・カッパ（Ａｌ−Ｃｕ）合金等から成るメ
タル膜１２を堆積する。その後、ホトリソグラフィ技術
を用いて配線用のレジストパターン１３を形成する。

（ｘ　ｉ　）　　第１図（ｋ）の工程 レジストパターン１３をマスクにして、メタル膜１２を
エツチングし、メタル配線１２ａを形成する。

エツチング方法としては、例えばメタル膜１２の材料と
してアルミニウム（＾１）を使用した場合、リン酸（Ｈ
３ＰＯ４）　、硝酸（ＨＮＯ３）、酢酸（ＣＨ３ＣＯＯ
Ｈ）を主成分とするエツチング液等を用いたウェットエ
ツチングあるいは反応性イオンエツチング法等のドライ
エツチング等が挙げられる。メタル配線１２ａを形成し
た後、保護膜の被覆等すれば、所望のｎｐｎ形バイポー
ラトランジスタが得られる。

本実施例においては、次のような利点を有する。

（１）　　従来は、第２図（Ｃ）のコンタクト孔２６ａ
を形成してメタル配線を行うようにしたのでコンタクト
孔２６ａを開孔するために第２図（ｂ）のレジスト開孔
部２７ａを形成したが、コンタクト孔２６ａの微細化に
伴って要求されるレジスト開孔部２７ａの微細化が困難
であった。しかしながら、本実施例では半導体素子領域
Ａ、上に突出したコンタクト部３ａ、　４ａ、　５ａに
より、メタル配線１２ａと、コレクタ領域３、ベース領
域４及びエミッタ領域５とのそれぞれのコンタクトをと
るようにしたため、微細なコンタクト部３ａ、　４ａ、
　５ａを高い精度で形成することが可能になり、微細パ
ターンを伴うメタル配線工程が容易になる。

（２）　　コンタクト部３ａ、　４ａ、　５ａを突出形
状にし、コンタクト部３ａ、　４ａ、　５ａの側面まで
露出するようにしたため、コンタクト部３ａ、　４ａ、
　５ａとメタル配線１２ａとの接続面積が増し、密着性
（オーミック性）が向上する。

（３）　　コンタクト部間に眉間絶縁膜１１ａが平坦化
して形成されるため、ウェットエツチング後の眉間絶縁
膜１１ｂにも平坦化形状が維持されることにより、半導
体基板表面２Ｃは凹凸が少くなりほぼ平坦化されて形成
される。そのため、第１図（ｊ）の工程で、メタル膜１
２を堆積した時、そのメタル膜１２の表面もほぼ平坦化
され、レジストパターン１３の微細なバタ一二ジグが可
能になり、メタル配線１２ａの微細化が高精度で達成さ
れる。

（４）　　窒化膜８のエツチングを施す際に窒化膜８の
上面に酸化膜９を設けたことにより、リソグラフィ技術
を用いてパターニングした後、エツチングし窒化膜パタ
ーン８ａを形成する際に酸化膜９によって窒化膜８が保
護されるので信頼性の高いパターニング効果が得られる
。

本発明は図示の実施例に限定されず、種々の変形が可能
である。

（Ａ）　　窒化膜８上に酸化膜９を設けたが、これは窒
化膜８のみでもよい。この場合、酸化膜９の堆積及び除
去の過程が省かれるなめ作業工程の簡略化、作業時間の
短縮化を図れる。また、半導体素子領域Ａのエツチング
を施す際に窒化膜８をマスクとしたがこれはＳ　！　０
２膜等の酸化膜を用いてもよい。

（８）　　本実施例では一例としてｎｐｎ形バイポーラ
トランジスタの場合を挙げたが、ｐｎｐ形バイポーラト
ランジスタ、ＭｏＳトランジスタ等のユニポーラトラン
ジスタ、ダイオード、抵抗素子、キャパシタ等の種々の
半導体装置に応用が可能である。

（発明の効果） 以上詳細に説明したように、本発明によれば、半導体素
子領域上に突出形状のコンタクト部を形成するようにし
たので、微細なコンタクト部を精度良く形成することが
可能になる。コンタクト部を突出形状にしたので、コン
タクト部とメタル膜の密着が確実になり、さらにメタル
配線との接続をコンタクト部上面のみならず側面でも行
うようにして、接続面積の増大を図るようにしたので、
良好なオーミックコンタクトが形成される。さらに、メ
タル膜が堆積される半導体基板の表面の平坦化を図った
ことにより、メタル膜表面も平坦化され、微細なメタル
配線を高い精度で行うことが可能になる。

【図面の簡単な説明】

第１図（ａ）〜（ｋ）は本発明の実施例を示す半導体装
置の製造工程図、第２図（ａ）〜（ｅ）は従来の半導体
装置の製造工程図である。 １・・・・・・半導体基板、２・・・・・・エピタキシ
ャル層、２ａ、　２ｂ、　２ｃ・・・・・・半導体基板
表面、３・・・・・・コレクタ領域、３ｂ・・・・・・
ｎ形埋込み層、４・・・・・・ベータ領域、５・・・・
・・エミッタ領域、３ａ、　４ａ、　５ａ・・・・・・
コンタクト部、６・・・・・・酸化膜、６ａ・・・・・
・酸化膜分離領域、７・・・・・・ｐ形埋込み層、８・
・・・・・窒化膜、８ａ・・・・・・窒化膜パターン、
９・・・・・・酸化膜、９ａ・・・・・・酸化膜パター
ン、１０、１３・・・・・・レジストパターン、１１．
１１ａ　、　１１ｂ・・・・・・層間絶縁膜、１２・・
・・・・メタル膜、１２ａ・・・・・・メタル配線。 （ｋ） 本発明の製造工程図 第１　図（その４） 従来の製造工程図 第２図（その２）

Claims (1)

1. 【特許請求の範囲】 半導体基板内に半導体素子領域を形成する素子形成工程
   と、前記半導体素子領域上に選択的にメタル配線を形成
   する配線形成工程とを有する半導体装置の製造方法にお
   いて、 前記配線形成工程は、 前記半導体素子領域におけるコンタクト形成予定領域上
   に選択的にマスクパターンを形成する第１の工程と、 前記マスクパターンをマスクとして、前記半導体基板の
   全面をエッチングして前記半導体素子領域上にコンタク
   ト部を形成する第２の工程と、前記マスクパターンを除
   去した後に前記半導体基板上に絶縁膜を形成し、その絶
   縁膜を前記コンタクト部の上面まで全面にエッチングを
   施す第３の工程と、 前記絶縁膜をウェットエッチングして前記コンタクト部
   の上部を露出させる第４の工程と、前記半導体基板上に
   選択的にメタル配線を形成して、そのメタル配線と前記
   露出したコンタクト部とを接続する第５の工程とで、 構成したことを特徴とする半導体装置の製造方法。