JPH02306664A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH02306664A JPH02306664A JP1128114A JP12811489A JPH02306664A JP H02306664 A JPH02306664 A JP H02306664A JP 1128114 A JP1128114 A JP 1128114A JP 12811489 A JP12811489 A JP 12811489A JP H02306664 A JPH02306664 A JP H02306664A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- metal material
- gate electrode
- contraction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はフラット・ディスプレイ、ＳＯＩ素子（Ｓｅｍ
１ｃｏｎｄｕｃｔｏｒ ｏｎ １ｎｓｕｌａｔｏｒ）等
に用いる絶縁性基板上に形成された薄膜トランジスタ及
びその製造方法に関する。
１ｃｏｎｄｕｃｔｏｒ ｏｎ １ｎｓｕｌａｔｏｒ）等
に用いる絶縁性基板上に形成された薄膜トランジスタ及
びその製造方法に関する。
［従来の技術］
従来の薄膜トランジスタは、例えばＪＡＰＡＮ ＤＩＳ
ＰＬＡＹ’ ８６Ｐ１９６〜Ｐ１９９に示されるような
構造であった。
ＰＬＡＹ’ ８６Ｐ１９６〜Ｐ１９９に示されるような
構造であった。
この構造を一般化して、その概要を第２図に示す。
（ａ）図は上視図であり、（ｂ）図はＡＡ’における断
面図である。ガラス等の絶縁基板２０１上に、ドナーあ
るいは、アクセプタとなる不純物を添加した多結晶シリ
コンからなるソース領域２０２及びドレイン領域２０３
が形成されている。これに接して、両者を結ぶように多
結晶シリコン薄膜からなるチャンネル領域２０４が形成
されている。これらを被覆するようにゲート絶縁膜２０
５が設けられ、さらにこれに接してゲート電極２０６が
形成されている。ソース・ドレイン領域に接して配線２
０７が形成され、薄膜トランシタが構成されていた。
面図である。ガラス等の絶縁基板２０１上に、ドナーあ
るいは、アクセプタとなる不純物を添加した多結晶シリ
コンからなるソース領域２０２及びドレイン領域２０３
が形成されている。これに接して、両者を結ぶように多
結晶シリコン薄膜からなるチャンネル領域２０４が形成
されている。これらを被覆するようにゲート絶縁膜２０
５が設けられ、さらにこれに接してゲート電極２０６が
形成されている。ソース・ドレイン領域に接して配線２
０７が形成され、薄膜トランシタが構成されていた。
［発明が解決しようとする課題］
しかし、従来の薄膜トランジスタ及びその製造方法は以
下のような問題点を有していた。
下のような問題点を有していた。
第２図（ａ）に薄膜トランジスタの上視図を示し、第３
図（ａ）にその等価回路を示す。
図（ａ）にその等価回路を示す。
第３図（ａ）に示した寄生容量３０３．３０４は、第２
図（ａ）に示したゲート電極２０６に対してソース領域
２０２、ドレイン領域２０３がゲート絶縁膜２０５を介
して接することにより生じ、第３図（ｂ）に示したゲー
ト電極に対するソース領域、及びドレイン領域の重なり
部３０１．３０２の面積に比例する。
図（ａ）に示したゲート電極２０６に対してソース領域
２０２、ドレイン領域２０３がゲート絶縁膜２０５を介
して接することにより生じ、第３図（ｂ）に示したゲー
ト電極に対するソース領域、及びドレイン領域の重なり
部３０１．３０２の面積に比例する。
この寄生容量は薄膜トランジスタの入力容量を増大させ
、本来好ましくないものであるが、この重なり部は薄膜
トランジスタのチャンネル部の半導体層を多結晶シリコ
ン薄膜とし、安価なガラス基板を絶縁基板とするプロセ
スでは、ガラス基板の熱伸縮に対する余裕として非常に
大きな面積が必要となる。
、本来好ましくないものであるが、この重なり部は薄膜
トランジスタのチャンネル部の半導体層を多結晶シリコ
ン薄膜とし、安価なガラス基板を絶縁基板とするプロセ
スでは、ガラス基板の熱伸縮に対する余裕として非常に
大きな面積が必要となる。
ガラス基板はその軟化点以下の温度でも大きな熱伸縮を
示すことが知られている。ガラス基板の熱伸縮の１例と
して、第４図に＃７０５９ （コーニング社製）の伸縮
を示した。横軸は熱処理温度、縦軸は１０ｃｍ当りの基
板の伸縮を示す、熱処理温度の上昇にともない、急激に
基板が収縮しているのがわかる。この基板の伸縮量に対
して、ゲート電極に対するソース領域、及びドレイン領
域の重なり部の面積はおよそその自乗に比例して増加す
ることになる。
示すことが知られている。ガラス基板の熱伸縮の１例と
して、第４図に＃７０５９ （コーニング社製）の伸縮
を示した。横軸は熱処理温度、縦軸は１０ｃｍ当りの基
板の伸縮を示す、熱処理温度の上昇にともない、急激に
基板が収縮しているのがわかる。この基板の伸縮量に対
して、ゲート電極に対するソース領域、及びドレイン領
域の重なり部の面積はおよそその自乗に比例して増加す
ることになる。
このゲート電極に対するソース領域、及びドレイン領域
の重なり部に起因した寄生容量は薄膜トランジスタを液
晶ディスプレイへ応用した場合、液晶ディスプレイの大
型化を妨げる要因のひとつであった。
の重なり部に起因した寄生容量は薄膜トランジスタを液
晶ディスプレイへ応用した場合、液晶ディスプレイの大
型化を妨げる要因のひとつであった。
本発明は、このような問題点を解決するものであり、そ
の目的とするところはガラス基板の熱伸縮に伴う寄生容
量の増加を回避することにより安価なガラス基板の使用
を可能とし、安価で高性能な薄膜トランジスタ及びその
製造方法を提供することにある。
の目的とするところはガラス基板の熱伸縮に伴う寄生容
量の増加を回避することにより安価なガラス基板の使用
を可能とし、安価で高性能な薄膜トランジスタ及びその
製造方法を提供することにある。
［課題を解決するための手段］
本発明の薄膜トランジスタは、所定の基板上に、チャン
ネル領域になる半導体層と、該チャンネル領域になる該
半導体層を皮復するゲート絶縁膜と、該ゲート絶縁膜に
接して設けられたゲート電極と、ソース領域及びドレイ
ン領域になる半導体層と、配線を具備する薄膜トランジ
スタにおいて、該ゲート電極をなす金属材料として、該
ゲート電極の表面に該金属材料の化学反応により絶縁性
化合物を形成することが可能な金属材料を用いることを
特徴とする。
ネル領域になる半導体層と、該チャンネル領域になる該
半導体層を皮復するゲート絶縁膜と、該ゲート絶縁膜に
接して設けられたゲート電極と、ソース領域及びドレイ
ン領域になる半導体層と、配線を具備する薄膜トランジ
スタにおいて、該ゲート電極をなす金属材料として、該
ゲート電極の表面に該金属材料の化学反応により絶縁性
化合物を形成することが可能な金属材料を用いることを
特徴とする。
［実施例］
以下、実施例に基づいて本発明の詳細な説明する。第１
図に本発明による薄膜トランジスタの１例を示す、（ａ
）は上視図で、（ｂ）はＡＡ’における断面図である。
図に本発明による薄膜トランジスタの１例を示す、（ａ
）は上視図で、（ｂ）はＡＡ’における断面図である。
チャンネル領域になる半導体層１０２を所定の形状に加
工した後は、ガラス基板の熱伸縮を無視できる程度の低
温で全ての工程が行われるのが特徴である。
工した後は、ガラス基板の熱伸縮を無視できる程度の低
温で全ての工程が行われるのが特徴である。
以下、詳細は工程を追いながら説明していく。
第５図（ａ）に示したように先ず、絶縁性基板５０１上
にチャンネル領域になる半導体層を形成する。この時の
形成温度は絶縁性基板５０１の軟化点以下であればよく
、その熱伸縮は考慮する必要がない、この半導体膜を所
定の形状に加工することによりチャンネル領域５′０２
が形成される。次に第５図（ｂ）に示したようにＳｉｏ
２等からなる絶縁膜を全面に形成し、ざらにＴａかうな
る金属薄膜を積層する。第５図（ｃ）に示したように金
属薄膜を所定の形状に加工してゲート電極５０４を得た
後、このゲート電極５０４をエツチングマスクとしてＳ
ｉ ０２等からなる絶縁膜を加工し、ゲート絶縁膜５
０３を得る。次に第５図（ｄ）に示したようにこのＴａ
からなるゲート電極５０４の表面に陽極酸化法、又は熱
酸化法を用いてＴａの酸化膜からなる絶縁膜５０５を形
成する６次に第５図（ｅ）に示したようにドーパントと
なる不純物を含む半導体薄膜を形成し、さらに配線材料
となる金属薄膜を積層する。最後に第５図（ｆ）に示し
たようにこの積層膜を所定の形状に加工することによっ
てソース・ドレイン領域５０６、配線５０７とすること
により、本発明の薄膜トランジスタを得る。
にチャンネル領域になる半導体層を形成する。この時の
形成温度は絶縁性基板５０１の軟化点以下であればよく
、その熱伸縮は考慮する必要がない、この半導体膜を所
定の形状に加工することによりチャンネル領域５′０２
が形成される。次に第５図（ｂ）に示したようにＳｉｏ
２等からなる絶縁膜を全面に形成し、ざらにＴａかうな
る金属薄膜を積層する。第５図（ｃ）に示したように金
属薄膜を所定の形状に加工してゲート電極５０４を得た
後、このゲート電極５０４をエツチングマスクとしてＳ
ｉ ０２等からなる絶縁膜を加工し、ゲート絶縁膜５
０３を得る。次に第５図（ｄ）に示したようにこのＴａ
からなるゲート電極５０４の表面に陽極酸化法、又は熱
酸化法を用いてＴａの酸化膜からなる絶縁膜５０５を形
成する６次に第５図（ｅ）に示したようにドーパントと
なる不純物を含む半導体薄膜を形成し、さらに配線材料
となる金属薄膜を積層する。最後に第５図（ｆ）に示し
たようにこの積層膜を所定の形状に加工することによっ
てソース・ドレイン領域５０６、配線５０７とすること
により、本発明の薄膜トランジスタを得る。
従来の方法では、ソース・ドレイン領域が加工された後
に、チャンネル部となる半導体薄膜を形成するために、
その形成温度はガラスの伸縮が許容できる程度の低温に
限定され、高温で形成するほどゲート電極に対するソー
ス領域、及びドレイン領域の重なり部を大きくせざるを
得なかった。
に、チャンネル部となる半導体薄膜を形成するために、
その形成温度はガラスの伸縮が許容できる程度の低温に
限定され、高温で形成するほどゲート電極に対するソー
ス領域、及びドレイン領域の重なり部を大きくせざるを
得なかった。
本発明によれば、チャンネル部となる半導体薄膜を形成
温度はガラス基板の伸縮により限定されることはない。
温度はガラス基板の伸縮により限定されることはない。
このため従来の方法より高温で半導体薄膜の形成を行う
ことが可能となるため、より結晶性に優れた半導体薄膜
をチャンネル部半導体薄膜として使用することが可能と
なる。
ことが可能となるため、より結晶性に優れた半導体薄膜
をチャンネル部半導体薄膜として使用することが可能と
なる。
ゲート絶縁膜はプラズマＣＶＤ法、常圧ＣＶＤ法等によ
り、４５０°Ｃ以下の低温で形成可能である。又、Ｔａ
薄膜の形成はスパッタ法等によって、やはり低温で行う
ことが可能である。本発明は以絶縁膜５０５を形成する
ことは、陽極酸化法によれば室温で行うことが可能であ
り、熱酸化法によれば４００°Ｃ程度の低温から熱酸化
可能である。
り、４５０°Ｃ以下の低温で形成可能である。又、Ｔａ
薄膜の形成はスパッタ法等によって、やはり低温で行う
ことが可能である。本発明は以絶縁膜５０５を形成する
ことは、陽極酸化法によれば室温で行うことが可能であ
り、熱酸化法によれば４００°Ｃ程度の低温から熱酸化
可能である。
ソース領域、及びドレイン領域となる半導体薄膜はプラ
ズマＣＶＤ法を用いて低温で形成することが可能である
。又、配線材料はスパッタ法で低温性膜が可能である。
ズマＣＶＤ法を用いて低温で形成することが可能である
。又、配線材料はスパッタ法で低温性膜が可能である。
低温で形成されたソース領域、及びドレイン領域となる
半導体薄膜は従来技術で用いられている６００°Ｃ以上
の温度を必要とする減圧ＣＶＤ法出形成されたソース領
域、及びドレイン領域となる半導体薄膜よりも高抵抗で
あるが、本発明のように配線と積層されて用いられる場
合は問題とならない。
半導体薄膜は従来技術で用いられている６００°Ｃ以上
の温度を必要とする減圧ＣＶＤ法出形成されたソース領
域、及びドレイン領域となる半導体薄膜よりも高抵抗で
あるが、本発明のように配線と積層されて用いられる場
合は問題とならない。
以上の実施例ではゲート電極となる金属材料としてＴａ
を用いたが、これに限定されるものでは°なく、低温で
の化学反応により絶縁性化合物を形成することが可能な
金属材料であれば使用可能である。又、絶縁性化合物の
形成方法として陽極酸化法、熱酸化法を用いたが、これ
に限定されるものではなく、ｏ２プラズマ酸化等低温反
応を用いた方法であれば使用できる。又、絶縁性化合物
として酸化物について示したが、これに限定されるもの
ではなく、例えば窒化物等の絶縁性化合物を用いること
も可能である。
を用いたが、これに限定されるものでは°なく、低温で
の化学反応により絶縁性化合物を形成することが可能な
金属材料であれば使用可能である。又、絶縁性化合物の
形成方法として陽極酸化法、熱酸化法を用いたが、これ
に限定されるものではなく、ｏ２プラズマ酸化等低温反
応を用いた方法であれば使用できる。又、絶縁性化合物
として酸化物について示したが、これに限定されるもの
ではなく、例えば窒化物等の絶縁性化合物を用いること
も可能である。
［発明の効果コ
以上述べたように本発明によれば、結晶性に優れた半導
体薄膜をチャンネル部半導体薄膜として使用することに
より、薄膜トランジスタの高性能化が可能となる。
体薄膜をチャンネル部半導体薄膜として使用することに
より、薄膜トランジスタの高性能化が可能となる。
又、結晶性に優れた半導体薄膜を高温で形成するにも関
わらず、従来のようなガラス基板の熱伸縮に伴う寄生容
量の増加の問題は起こらない。従ってフォトリソグラフ
ィの位置合わせ精度が許す最小の寄生容量が達成でき、
薄膜トランジスタの高性能化が可能となる。
わらず、従来のようなガラス基板の熱伸縮に伴う寄生容
量の増加の問題は起こらない。従ってフォトリソグラフ
ィの位置合わせ精度が許す最小の寄生容量が達成でき、
薄膜トランジスタの高性能化が可能となる。
又、本発明の薄膜トランジスタを液晶ディスプレイのア
クティブマトリクス基板の素子として用いた場合、入力
容量が小さいため、高速応答が可能となり、高精細で高
画質な表示品質が得られる。
クティブマトリクス基板の素子として用いた場合、入力
容量が小さいため、高速応答が可能となり、高精細で高
画質な表示品質が得られる。
又、この寄生容量は画素信号の電圧降下を起こす原因と
なり、画質の劣化を引き起こすが、本発明によりこの寄
生容量を小さくすることが可能となるために、フリッカ
−が小さく、コントラスト比が大きくなり、高画質化が
可能となる。
なり、画質の劣化を引き起こすが、本発明によりこの寄
生容量を小さくすることが可能となるために、フリッカ
−が小さく、コントラスト比が大きくなり、高画質化が
可能となる。
又、液晶ディスプレイが大型化しても、従来に比べ寄生
容量の増加が小さいため、従来より大型化が可能となる
。
容量の増加が小さいため、従来より大型化が可能となる
。
又、基板の熱伸縮に対する許容度が大きくなるので従来
より安価なガラス基板の使用が可能となり、安価なディ
スプレイを提供できる。
より安価なガラス基板の使用が可能となり、安価なディ
スプレイを提供できる。
又、パターンずれにたいする許容度が大きくなるため、
従来よりアライメント精度が劣るが、安価なフォトリソ
グラフィー装置の使用が可能となり、製造コストを小さ
くできる。又、従来のようなきびしい工程管理が不用と
なり、歩留りが大幅に向上する。
従来よりアライメント精度が劣るが、安価なフォトリソ
グラフィー装置の使用が可能となり、製造コストを小さ
くできる。又、従来のようなきびしい工程管理が不用と
なり、歩留りが大幅に向上する。
又、ロジック回路に応用した場合、高速応答が可能とな
るために優れた回路を提供できる。
るために優れた回路を提供できる。
第１図（ａ）、（ｂ）は本発明の薄膜トランジスタの構
造を示した図で、第１図（ａ）は上視図で、第１図（ｂ
）は断面図である。 第２図（ａ）、（ｂ）は従来の薄膜トランジスタの構造
を示した図で、第２図（ａ）は上視図で、第２図（ｂ）
は断面図である。 第３図（ａ）は従来の薄膜トランジスタの等価回路を示
した図で、第３図（ｂ）は従来の薄膜トランジスタのゲ
ート電極に対するソース領域、及びドレイン領域の重な
り部を示した図である。 第４図は基板の伸縮を示すグラフである。 第５図（ａ）〜（ｆ）は本発明の薄膜トランジスタの製
造工程の一部を示した図である。 Ｉｎ１ つ０１ 巨ｎ１．．．１６錫椅Ｘ付１０２．
２０４．５０２・・・チャンネル領域１０３．２０５．
５０３・・・ゲート絶縁膜１０４．２０６．５０４・・
・ゲート電極１０６、２０２、２０３、５０６ ・・・ソース、ドレイン領域 １０７．２０７．５０７・・・配線 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木 喜三部（化１名）第１図 （ａ） （Ｌ） 第２図 （λ） （ｂ） 第３図 第４図
造を示した図で、第１図（ａ）は上視図で、第１図（ｂ
）は断面図である。 第２図（ａ）、（ｂ）は従来の薄膜トランジスタの構造
を示した図で、第２図（ａ）は上視図で、第２図（ｂ）
は断面図である。 第３図（ａ）は従来の薄膜トランジスタの等価回路を示
した図で、第３図（ｂ）は従来の薄膜トランジスタのゲ
ート電極に対するソース領域、及びドレイン領域の重な
り部を示した図である。 第４図は基板の伸縮を示すグラフである。 第５図（ａ）〜（ｆ）は本発明の薄膜トランジスタの製
造工程の一部を示した図である。 Ｉｎ１ つ０１ 巨ｎ１．．．１６錫椅Ｘ付１０２．
２０４．５０２・・・チャンネル領域１０３．２０５．
５０３・・・ゲート絶縁膜１０４．２０６．５０４・・
・ゲート電極１０６、２０２、２０３、５０６ ・・・ソース、ドレイン領域 １０７．２０７．５０７・・・配線 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木 喜三部（化１名）第１図 （ａ） （Ｌ） 第２図 （λ） （ｂ） 第３図 第４図
Claims (1)
- 所定の基板上に、チャンネル領域になる半導体層と、該
チャンネル領域になる該半導体層を皮覆するゲート絶縁
膜と、該ゲート絶縁膜に接して設けられたゲート電極と
、ソース領域及びドレイン領域になる半導体層と、配線
を具備する薄膜トランジスタにおいて、該ゲート電極を
なす金属材料として、該ゲート電極の表面に該金属材料
の化学反応により絶縁性化合物を形成することが可能な
金属材料を用いることを特徴とする薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1128114A JP2827277B2 (ja) | 1989-05-22 | 1989-05-22 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1128114A JP2827277B2 (ja) | 1989-05-22 | 1989-05-22 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02306664A true JPH02306664A (ja) | 1990-12-20 |
| JP2827277B2 JP2827277B2 (ja) | 1998-11-25 |
Family
ID=14976725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1128114A Expired - Fee Related JP2827277B2 (ja) | 1989-05-22 | 1989-05-22 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2827277B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08248445A (ja) * | 1995-12-22 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置 |
| US5561075A (en) * | 1991-05-08 | 1996-10-01 | Seiko Epson Corporation | Method of manufacturing an active matrix panel |
| US5619045A (en) * | 1993-11-05 | 1997-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US5672900A (en) * | 1993-03-30 | 1997-09-30 | Konuma; Toshimitsu | Insulated gate field effect transistor with an anodic oxidized gate electrode |
| US5736414A (en) * | 1994-07-14 | 1998-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US6943764B1 (en) | 1994-04-22 | 2005-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit for an active matrix display device |
| US7145173B2 (en) | 1994-04-22 | 2006-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit |
| US7381599B2 (en) | 1993-09-20 | 2008-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US7569408B1 (en) | 1991-03-06 | 2009-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61231767A (ja) * | 1985-04-08 | 1986-10-16 | Seiko Epson Corp | アクテイブマトリクス基板の製造方法 |
| JPS61241975A (ja) * | 1985-04-18 | 1986-10-28 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ−の製造方法 |
| JPS63178560A (ja) * | 1987-01-20 | 1988-07-22 | Fujitsu Ltd | 薄膜トランジスタの形成方法 |
-
1989
- 1989-05-22 JP JP1128114A patent/JP2827277B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61231767A (ja) * | 1985-04-08 | 1986-10-16 | Seiko Epson Corp | アクテイブマトリクス基板の製造方法 |
| JPS61241975A (ja) * | 1985-04-18 | 1986-10-28 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ−の製造方法 |
| JPS63178560A (ja) * | 1987-01-20 | 1988-07-22 | Fujitsu Ltd | 薄膜トランジスタの形成方法 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7569408B1 (en) | 1991-03-06 | 2009-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US5814539A (en) * | 1991-05-08 | 1998-09-29 | Seiko Epson Corporation | Method of manufacturing an active matrix panel |
| US5561075A (en) * | 1991-05-08 | 1996-10-01 | Seiko Epson Corporation | Method of manufacturing an active matrix panel |
| US5583366A (en) * | 1991-05-08 | 1996-12-10 | Seiko Epson Corporation | Active matrix panel |
| US6136625A (en) * | 1991-05-08 | 2000-10-24 | Seiko Epson Corporation | Method of manufacturing an active matrix panel |
| US5672900A (en) * | 1993-03-30 | 1997-09-30 | Konuma; Toshimitsu | Insulated gate field effect transistor with an anodic oxidized gate electrode |
| US5747355A (en) * | 1993-03-30 | 1998-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a transistor using anodic oxidation |
| US7381599B2 (en) | 1993-09-20 | 2008-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US7525158B2 (en) | 1993-09-20 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having pixel electrode and peripheral circuit |
| US7569856B2 (en) | 1993-09-20 | 2009-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US5619045A (en) * | 1993-11-05 | 1997-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US6943764B1 (en) | 1994-04-22 | 2005-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit for an active matrix display device |
| US7145173B2 (en) | 1994-04-22 | 2006-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit |
| US7166862B2 (en) | 1994-04-22 | 2007-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit |
| US7477222B2 (en) | 1994-04-22 | 2009-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device |
| US5736414A (en) * | 1994-07-14 | 1998-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JPH08248445A (ja) * | 1995-12-22 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2827277B2 (ja) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861670B1 (en) | Semiconductor device having multi-layer wiring | |
| JPS6252970A (ja) | パネルデイスプレイスクリ−ン用の制御トランジスタの製造方法と該方法に基づいて製造された制御素子 | |
| US6713825B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
| JP2010153912A (ja) | アレイ及び製品 | |
| JPH07297407A (ja) | 半導体集積回路 | |
| JPH02307273A (ja) | 薄膜トランジスタ | |
| JPH01274117A (ja) | 表示装置 | |
| JP2827277B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| JPH06167722A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH05142571A (ja) | 液晶表示装置 | |
| JPH06175154A (ja) | 液晶表示装置の製造方法 | |
| JPH0667207A (ja) | 液晶表示装置 | |
| JP3056813B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH01267617A (ja) | 薄膜トランジスタ | |
| JPH0244769A (ja) | 薄膜トランジスタ | |
| JPH0279476A (ja) | 薄膜トランジスタ | |
| JP2653572B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH04366924A (ja) | アクティブマトリクス基板 | |
| JPH06214241A (ja) | 液晶表示装置 | |
| JPH10209452A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2525615B2 (ja) | トランジスタ | |
| JP2817176B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3011210B2 (ja) | アクティブマトリックス基板の製造方法 | |
| JP2514166B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |