JPH02309666A

JPH02309666A - 半導体装置の製造方法

Info

Publication number: JPH02309666A
Application number: JP1130171A
Authority: JP
Inventors: Hiromichi Fuji; 藤　博道
Original assignee: Agency of Industrial Science and Technology
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 1989-05-25
Filing date: 1989-05-25
Publication date: 1990-12-25
Anticipated expiration: 2011-12-04
Also published as: JP2560218B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は半導体装置およびその製造方法に関し、特に
ＭＯＳ型半導体装置のフィールド反転耐性を向上させた
半導体装置およびその製造方法に関するものである。

従来の技術以下、第３図を参照して、従来技術によるＣＭＯＳ型半
導体装置について説明する。

第３図（ａ）は、従来技術によるＣＭＯＳ型半導体装置
の断面図、第３図（ｂ）は、第３図（ａ）の断面構造を
断面Ｂ−Ｂとして有する平面図である。

まず、第３図（ａ）において、ｐ型のシリコン半導体基
板３０内に、例えばｎ型の不純物のリン（Ｐ）をイオン
注入し、熱拡散させることにより反対導電型のｎ型井戸
状領域３］が形成されてぃる。基板３０のｐ型頭域には
ｎチャネル型のＭＯＳＦＥＴが、また井戸状領域３１の
ｎ型領域にはｐチャネル型のＭＯＳＦＥＴが形成される
ことによりＣＭＯＳ型半導体装置を構成する。

このＣＭＯＳ型半導体装置の各々の素子領域をか形成さ
れ、その上部に、例えば減圧ＣＶＤ（Ｌ　ｏｖ　　Ｐ　
ｒｅｓｓｕｒｅ　Ｃｈｅｍｌｃａｌ　Ｖ　ａｐｏｕｒＩ
）ｅｐｏｓｌｔｌｏｎ）法により堆積形成したポリシリ
コンによる所定形状にバターニングされたゲート電極３
４が形成されている。またフィールド絶縁膜３２の下部
には反転防止層３５．３６が形成されている。ｐ型の素
子領域にはその周囲を囲うようにしてｐ−型の反転防止
層３５が、反対にｎ型素子領域には同様にその周囲を囲
うようにしてｎ″″型の反転防止層３６が形成されてい
る。

第３図（ｂ）に示すように、前記反転防止層３５．３６
は夫々の素子領域の周囲を囲むように形成されている。

またこの図では、第３図（ａ）では図示されなかったＭ
ＯＳＦＥＴのソース／ドレイン領域が図示される。基板
３０のｐ型頭域にはｎ型のソースドレイン領域３７が形
成され、コンタクト孔３８を介してソース／ドレイン電
極３９に接続されている。また井戸状領域３１のｎ型領
域にはｐ型のソース／ドレイン領域４０が３４直下のフ
ィールドの反転により、異なる素子と素子との間に形成
される寄生トランジスタによるリーク電流を、反転防止
層３５．３６を設け、その寄生トランジスタのしきい値
を上げることにより遮断している。

しかしながら、リーク電流遮断の効果を高めるために反
転防止層の不純物濃度を濃くしていくと、各反転防止層
が各々のソース、ドレイン拡散層と接している、あるい
はこれらの反転防止層３５．３６が互いに接触している
という構造上問題が起こる。すなわち、高濃度の不純物
層同士のｐｎ接合が形成される。このような高濃度のｐ
ｎ接合においては、逆バイアス時の接合リーク電流の増
大と、ブレークダウン電圧の低下を招く。このブレーク
ダウンを起こすとｐｎ接合が破壊されてしまい装置が破
壊され、従って、トランジスタの設計において、最大許
容電圧を低くしなければならないという制約がおこり、
また接合耐圧低下による装置の信頼性の点でも問題があ
る。よって、これら２つの反転防止層３５．３６と、各
々のソース、以上の問題は、上記のような、特にｐ型反
転防止層３５、ｎ型反転防止層３６を同時に有するＣＭ
ＯＳ型半導体装置に対し発生する。

尚、通常のＭＯ３型半導体装置においても、隣接する素
子間のリーク電流発生の防止のため、同様の反転防止層
を設ける。例えばｐ型頭域にはフィールド絶縁膜の下に
ｐ型の反転防止層を設け、ｎ型領域にはフィールド絶縁
膜の下にｎ型の反転防止層を設ける。このようにすれば
、やはりしきい値が上がり、前述したように夫々の領域
において反転しにくくなる。この場合は、ソース、ドレ
イン拡散層に接触することが同様に問題となる。

（発明が解決しようとする課題）この発明は上記のような点に鑑み為されたもので、素子
間リーク電流を遮断する効果を高めるために反転防止層
の濃度を高くすることから生じる接合耐圧の低下による
装置の信頼性低下や、微細化が困難になる点を改善する
ため、反転防止層の高濃度化、あるいは反転防止層を設
けることなくフィールド絶縁膜下の反転を防止できる半
導体装この発明による半導体装置およびその製造方法に
あっては、フィールド絶縁膜上の一部に、その下に位置
する基板、あるいは井戸状領域と同電位の電極を設ける
。さらに、この電極上に絶縁膜を介して、フィールド絶
縁膜を横切るゲート電極を配置する。

（作用）上記のような構成の半導体装置およびその製造方法によ
れば、フィールド絶縁膜上の一部に設けられた電極を基
板と同電位、あるいは井戸状領域と同電位にバイアスす
ることにより、フィールド絶縁膜下に電界がかからなく
なる。この結果、フィールド絶縁膜を横切るゲート電極
の電位が通常より高くなった場合でも、フィールド絶縁
膜下のｐ明領域は反転せず、またゲート電極の電位が低
くなった場合でも同様にフィールド絶縁膜下のｎ型領域
は反転しない。従って、異なる素子間にリーク電流が流
れることはない。

（実施例）以下、第１図および第２図を参照してこの発明コ実施例
に係わる半導体装置およびその製造方法ｉＪ、根いて説
明する。

第１図（ａ）乃至第１図（ｅ）は、この発明の実施例に
係わるＣＭＯＳ型半導体装置について製造工程順に示し
た断面図である。

第１図（ａ）において、例えばｐ型半導体基板１１に図
示しないホトレジストを用いて、これをマスクにｎ型の
不純物である、例えばリン（Ｐ）をイオン注入し、熱拡
散させることにより、ｎ型の井戸状領域１２を形成する
。次に、例えば耐酸化性膜を用いたＬＯＣＯ８法にて素
子分離領域であるフィールド絶縁膜１３を形成する。

次に、第１図（ｂ）において、全面に、例えばＣＶＤ法
によりポリシリコン層を堆積形成し、図示しないホトレ
ジストを用いて所定の形状にパターニングすることによ
り、この発明に係わる電極１４を形成する。

次に、第１図（Ｃ）において、全面に、例えば熱酸化法
により、酸化膜１５を形成する。この時、ポリシリコン
により形成された電極１４の上部には、単結晶シリコン
の基板１１、および井戸状領域１２よりも厚い酸化膜１
５が形成される。これ示しないホトレジストを用いて所
定の形状にパターニングすることにより、ゲート電極１
６を形成する。

次に、全面に層間絶縁膜として、第１図（ｅ）に示すよ
うに、例えばＣＶＤ法により、酸化膜１７を堆積形成す
る。次に、図示はされないが所定の位置に対し、電極１
４、ゲート電極１８に連通ずるコンタクト孔を開孔する
。さらに全面に、例えばスパッタ法によりアルミニウム
（ＡＩ）を堆積し、図示しないホトレジストを用いて所
定の形状にパターニングすることにより、金属配線１８
を形成する。この後、図示しないが全面に表面保護膜を
形成する。

第２図は、第１図（ａ）乃至第１図（ｅ）に示す製造方
法により製造されたＣＭＯＳ型半導体装置の平面である
。第１図（ｅ）は、第２図の断面Ａ−Ａに沿う断面であ
る。

第２図に示すように、第１図（ａ）乃至第１図（ｅ）で
は図示されなかったＭＯＳＦＥＴのソース／ドレイン領
域が図示される。基板１１のｐ型が形成され、同様にコ
ンタクト孔２３を介してソース／ドレイン電極２４に接
続されている。第２図には層間絶縁膜である酸化膜１７
、および金属配線１８は図示されていない。

このような製造方法により製造されたＣＭＯＳ型半導体
装置によると、フィールド絶縁膜】３上に形成された電
極１４を、例えばその下部に形成されるｎ型井戸状領域
１２に形成されるｐチャネル型ＭＯ５ＦＥＴの井戸状領
域と同電位として使用されるソース電極に接続する。こ
のように電極１４をその下の領域、この場合、ｎ型井戸
状領域１２と同電位にバイアスすることにより、ゲート
電極１６の電位によるフィールド絶縁膜１３の下に電界
がかからないようになる。従って、フィールド絶縁膜１
３直下のゲート電極によるフィールド反転は起こらない
。またｎ型井戸状領域１２が基板１１より高くバイアス
されている場合、ゲート電極１６に高電位がかかり、ｐ
型基板が反転しても、ｐｎ接合部には空乏層が広がって
いるのでリーク電流が流れることはない。

１４を設け、この電極１４をｐ型基板１１と同電位とし
てもよいことは勿論である。この場合、ｐ型基板１１の
反転が防止される。

［発明の効果］以上説明したようにこの発明によれば、フィールド絶縁
膜上に、フィールド絶縁膜直下の基板、あるいは井戸状
領域と同電位の電極を設けることにより、フィールド絶
縁膜直下に電界がかからない。従ってフィールド絶縁膜
直下の領域は反転することがないので、リーク電流は流
れることはない。さらに、反転層の高濃度化による接合
リーク電流の増大と、ブレークダウン電圧の低下が抑制
される。これらのことから、反転防止層の高濃度化、あ
るいは反転防止層を設けることなくフィールド絶縁膜下
の反転を防止できる、微細化に有利な、信頼性の高い半
導体装置およびその製造方法が提供される。

【図面の簡単な説明】

第１図（ａ）乃至第１図（ｅ）は、この発明の実施例に
係わるＣＭＯＳ型半導体装置を製造工程体装置の平面図
である。１１・・・ｐ型半導体基板、１２・・・ｎ型井戸状領域
、１３・・・フィールド絶縁膜、１４・・・電極、１５
・・・ゲート絶縁膜、１６・・・ゲート電極、１７・・
・層間絶縁膜、１８・・・配線、１９・・・ｎ型ソース
／ドレイン領域、２０・・・コンタクト孔、２１　・・
・ソース／ドレイン電極、２２・・・ｐ型ソース／ドレ
イン領域、２３・・・コンタクト孔、２４−・・ソース
／ドレイン電極、３０・・・ｐ型半導体基板、３１・・
・ｎ型井戸状領域、３２・・・フィールド絶縁膜、３３
・・・ゲート絶縁膜、３４・・・ゲート電極、３５・・
・ｐ型反転防止層、３６・・・ｎ型反転防止層、３７・
・・ｐ型ソース／ドレイン領域、３８・・・コンタクト
孔、３９・・・ソース／ドレイン電極、４０・・・ｐ型
ソース／ドレイン電極、４１・・・コンタクト孔、４２
−・・ソース／ドレイン電極。特；゛「出願人工朶ｖ；、術院長　飯上家拳三第１図

Claims

【特許請求の範囲】

（１）半導体基板と、この半導体基板上に素子分離領域
として設けられたフィールド絶縁膜と、このフィールド
絶縁膜上に設けられこの基板と同電位の電極と、この電
極上に設けられた絶縁膜と、この絶縁膜上に設けられた
ゲート電極とを具備することを特徴とする半導体装置。
（２）半導体基板上に素子分離領域としてフィールド絶
縁膜を形成する工程と、素子領域にゲート絶縁膜を形成
する工程と、このフィールド絶縁膜上に所定の形状の導
電層を形成する工程と、全面に絶縁膜を形成する工程と
、この絶縁膜上に所定の形状のゲート電極を形成する工
程と、全面に層間絶縁膜を形成する工程と、この層間絶
縁膜を介して所定の位置にコンタクト孔を開孔する工程
と、全面に金属層を形成する工程と、この金属層を所定
の形状にパターニングして配線を形成する工程とを具備
することを特徴とする半導体装置の製造方法。