JPH02309713A - リトリガブル単安定マルチバイブレータ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【概要】 単安定マルチバイブレーク回路に係り、詳しくは再人力
信号に基づいて出力状態を延長することができるリトリ
ガブル単安定マルチバイブレータ回路に関し、 回路の構成を簡素化し、素子数を少なくしてチップ面積
の縮小によるコストダウンや、使用できる素子数が限定
されたマスクスライス方式等の半導体装置でも回路を搭
載することができるリトリガブル単安定マルチバイブレ
ーク回路を提供することを目的とし、 人力信号に基づいて第１のコンデンサの放電及び充電動
作を行ないこの第１のコンデンサの充電電圧が予め定め
られた所定値に達するまでの間において１つのトリガパ
ルスを発生させるトリガパルス発生回路と、トリガパル
ス発生回路のトリガパルスによって第２のコンデンサの
放電及び充電動作を行なう充放電回路と、第２のコンデ
ンサの充電電圧が予め定められた所定値以上となった時
、出力を反転する比較器とにより構成した。 ［産業上の利用分野］ 本発明は単安定マルチバイブレーク回路に係り、詳しく
は再人力信号に基づいて出力状態を延長することができ
るリトリガブル単安定マルチバイブレーク回路に関する
ものである。 近年、リニアｔＣ等の半導体集積回路には多機能化が要
求されているが、この多機能化によるチップ面積の拡大
はコストアンプに繋がり、又、マスクスライス方式等の
半導体装置では形成されている素子数が限定されている
ため、素子数が少なくて済むリトリガブル単安定マルチ
バイブレーク回路を構成する必要がある。 ［従来の技術］ 一般に、従来のリトリガブル単安定マルチバイブレータ
回路は全てロジック回路にて構成されており、その−例
を第４図に示す。入力信号５０１１に基づいて、ＮＡＮ
Ｄ回路３１．３２からなるフリップフロップとＮＡＮＤ
回路３３とで構成される回路により１つのトリガパルス
５Ｇ１２が発生される。このトリガパルス５Ｇ１２に基
づいて、ＮＡＮＤ回路３４．３５からなるフリップフロ
ップとインバータ３６とで構成される回路がコンデンサ
３８の放電及び充電動作を行なわせる。コンパレータ３
９はコンデンサ３８の充電電圧が所定値以上か所定値未
満かに基づいて出力信号を反転させる。そして、３人力
ＮＡＮＤ回路４０には前記トリガパルス５Ｇ１２と、Ｎ
ＡＮＤ回路３４゜３５からなるフリップフロップの出力
信号を反転させるインバータ３７の出力信号と、コンパ
レータ３９の出力信号とが入力され、３人力ＮＡＮＤ回
路４０はこれら３つの信号がローレベルの時に所定幅の
ワンショットパルス５Ｇ１３を出力する。 そして、ワンショットパルス５Ｇ１３の出力中に再度人
力信号５ＧＩＩが入力されるとワンショットパルス５Ｇ
１３の出力時間が延長されるようになっている。 ［発明が解決しようとする課題］ ところが、上記従来のリトリガブル単安定マルチバイブ
レーク回路では全てロジック回路で構成されているため
、回路構成が複雑となるばかりでなく、素子数の増加を
招いている。従って、回路が必要とする面積が大きくな
り、それに伴ってチップ面積が増大してコストの上昇を
招き、又、マスクスライス方式の半導体装置では使用で
きる素子数が限定されているため、回路が搭載できない
という問題点を生じていた。 本発明は上記問題点を解決するためになされたものであ
って、その目的は回路の構成を簡素化し、素子数を少な
くしてチップ面積の縮小によるコストダウンや、使用で
きる素子数が限定されたマスクスライス方式等の半導体
装置でも回路を搭載することができるリトリガブル単安
定マルチバイブレーク回路を提供することにある。 ［課題を解決するための手段１ 第１図は本発明の原理説明図である。 トリガパルス発生回路１は入力信号ＳＧｌを反転させる
インバータ２と、このインバータ２に並列に接続され、
かつ、電流源３により充電されるコンデンサ４を放電す
るためのインバータ５と、第１のコンデンサ４の出力電
圧を反転させる遅延用インバータ６を備え、入力信号Ｓ
Ｇ１に基づいて第１のコンデンサ４を放電及び充電させ
て所定幅のトリガパルスを発生させる。充放電回路７は
電流源８により充電される第２のコンデンサ９と、この
コンデンサ９を放電するために、ラッチ機能を持ったイ
ンバータｌＯとを備え、トリガパルス発生回路１のトリ
ガパルスが人力されるとインバータ１０にラッチがかか
り、第２のコンデンサ９の放電動作を開始する。第２の
コンデンサ９が放電を完了するとインバータ１０のラッ
チが解除され、第２のコンデンサ９は電流源８により充
電を開始する。さらに、比較器１１はインバータからな
り、充放電回路７の第２のコンデンサ９の充電電圧が予
め定められた所定値以上となった時、出力を反転する。 ［作用］ 入力信号ＳＧＩに基づいてトリガパルス発生回路１にお
いて電流源３により第１のコンデンサ４が充電され、こ
のコンデンサ４の充電電圧が予め定められた所定値に達
して遅延用インバータ６の出力を切替えるまでの時間を
利用して所定幅のトリガパルスが発生される。 トリガパルス発生回路１で発生されたトリガパルスに基
づいてインバータ１０にラッチがかかり、第２のコンデ
ンサ９の電荷の放電を開始する。第２のコンデンサ９の
放電が完了すると、自動的にインバータ１０のラッチか
解除され、第２のコンデンサ９は電流源８により充電さ
れる。このとき、比較器１１によりワンショットパルス
が出力され始め、第２のコンデンサ９の充電電圧が予め
定められた所定値以上になると、比較器１１の出力が反
転され、ワンショットパルスが出力がされなくなる。 又、第２のコンデンサ９の充電電圧が予め定められた所
定値に達する以前に再び入力信号ＳＧＩが入力されると
、トリガパルス発生回路ｌより出力されるトリガパルス
に基づいてインバータ１０に°ラッチがかかり、第２の
コンデンサ９の放電を開始する。第２のコンデンサ９の
放電が完了すると自動的にインバータ１０のラッチが解
除され、第２のコンデンサ９は電流源８により充電が開
始され、充電電圧が予め定めらねた所定値以上になるま
でワンショットパルスの出力時間が延長される。 ［実施例］ 以下、本発明を具体化した一実施例を第２．３図に従っ
て説明する。 第２図は本発明の一実施例における電気回路図、第３図
は波形説明図であり、第１図と同様の構成については同
一符号を付して説明する。 第２図に示すように、入力端子Ａは抵抗Ｒ１゜Ｒ２を介
してトランジスタ２，５のベース端子に接続され、それ
ぞれ入力信号ＳＧＩが入力される。 トランジスタ５のコレクタ端子は定電流＃３に接続され
るとともに、コレクタ端子及びエミッタ端子間には第１
のコンデンサ４が接続されている。 従って、第３図に示すように人力信号ＳＧＩがハイレベ
ルの場合にはトランジスタ５がオンしてコンデンサ４の
電荷が放電されるため、コンデンサ４の電位はローレベ
ルとなる。又、入力信号ＳＧＩがローレベルの場合には
トランジスタ５がオフするため、コンデンサ４は定電流
源３により充電され電位が上昇する。 トランジスタ６のベース端子は前記トランジスタ５のコ
レクタ端子に接続されており、そのコレクタ端子は定電
流′ｔＡ１２に接続されている。又、トランジスタ６の
コレクタ端子には接続点Ｂにて前記トランジスタ２のコ
レクタ端子が接続されている。このトランジスタ６は前
記コンデンサ４の電位がＶ＾以上になるとオンし、接続
点Ｂの電位をローレベルに引き下げる。この結果、第３
図に示すように接続点Ｂに所定幅を持つトリガパルスが
発生する。そして、本実施例では抵抗Ｒ１゜Ｒ２、トラ
ンジスタ２．５，６、定電２ｉ！Ｌ＃３及び第１のコン
デンサ４にてトリガパルス発生回路ｌが構成されている
。 前記定電流源１２にはダイオードＤ３を介してトランジ
スタ１３が接続され、そのコレクタ３ｆｉ子は定を流源
１４に接続されている。トランジスタ１３のコレクタ端
子には同トランジスタ１３と組み合わせてラッチ動作を
行なわせるマルチコレクタトランジスタ１５のベース端
子及び一方のコレクタ端子が接続されるとともに、同ト
ランジスタ１５の他方のコレクタ端子はトランジスタ１
３のベース端子に接続され、エミッタ端子は抵抗Ｒ４を
介して電源ラインに接続されている。又、トランジスタ
１３のエミッタ端子にはトランジスタ１６が接続されて
いる。さらに、トランジスタ１６のコレクタ端子には定
電流源８が接続されるとともに、同コレクタ端子と前記
トランジスタ１３のベース端子との間にはダイオードＤ
５が接続されている。又、トランジスタ１６のコレクタ
端子には接続点Ｅにて第２のコンデンサ９が接続されて
いる。 本実施例では上記トランジスタ１３，１５゜１６、ダイ
オードＤ５、抵抗Ｒ４、第２のコンデンサ９及び定電流
源８．１４により充放電回路７が構成されている。そし
て、第３図に示すように接続点Ｂにトリガパルスが発生
するとトランジスタ１３．１５にラッチがかかり、トラ
ンジスタ１６がオンしてコンデンサ９は、トランジスタ
１６を介して電荷の放電を開始する。コンデンサ９の電
荷の放電が完了すると自動的にトランジスタ１３゜１５
のラッチが解除され、トランジスタ１６がオフして、コ
ンデンサ９は定電流源８により充電を開始する。 前記コンデンサ９にはトランジスタ１７が接続され、そ
のエミッタ端子は定電流源２５に接続され、同トランジ
スタ１７と共に差動増幅回路を構成するトランジスタ１
８のエミッタ端子も定電流源２５に接続されている。こ
のトランジスタ１８のベース端子には基準電源１９が接
続され、コレクタ端子にはカレント・ミラー回路を構成
するトランジスタ２０．２１が接続されている。トラン
ジスタ２０，２１の各ベース端子は定電流源２２に接続
されている。又、トランジスタ１８とトランジスタ２０
との間の接続点Ｆにてトランジスタ２３が接続され、そ
のコレクタ端子は定電流源２４に接続されるとともに、
出力端子Ｇに接続されている。 本実施例ではトランジスタ１７．１Ｂ、２０゜２１．２
３、定電流源２２，２４．２５及び基準電源１９にて比
較器１１が構成されている。そして、第３図に示すよう
にコンデンサ９の電位がローレベルの場合にはトランジ
スタ１７がオンし、トランジスタ１８．２３がオフする
ため、出力端子Ｇにはハイレベルの電圧がワンショット
パルスとして出力される。又、コンデンサ９の電位がＶ
９（＞基準電ｉｘ９の電圧）以上になるとトランジスタ
１７がオフし、トランジスタ１８．２３がオンするため
、出力端子Ｇの出力はローレベルに引き下げられる。 さて、上記のように構成されたリトリガブル単安定マル
チバイブレーク回路において、入力端子Ａからの入力信
号ＳＧＩが第３図に示すようにハイレベルの場合にはト
ランジスタ２，５がオン状態にあり接続点Ｂの電位はロ
ーレベルとなる。又、トランジスタ５がオン状態である
ことから第１のコンデンサ４の電荷が放電されるため、
コンデンサ４の電位はローレベルとなる。このとき、接
続点Ｂの電位がローレベルであるため、トランジスタ１
３．１５はオフ状態であり、従ってトランジスタ１６も
オフ状態となり、第２のコンデンサ９の電位はハイレベ
ルとなっている。このため、トランジスタ１７がオフし
、トランジスタ１８゜２３がオンしているため、出力端
子Ｇの出力はローレベルとなっている。 次に入力信号ＳＧＩが反転してローレベルになると、そ
の立ち下がりエツジにて両トランジスタ２．５がオフさ
れ、接続点Ｂの電位がハイレベルになるとともに、第１
のコンデンサ４が定電流源３によって充電され、その電
位は第３図に示すように上昇し、■Ａ以上になるとトラ
ンジスタ６がオンして接続点Ｂの電位は、ローレベルに
引き下げられる。この時の定電流源３による第１のコン
デンサ４への充電開始から、第１のコンデンサ４の電位
がＶ＾に達するまでの間の接続点Ｂのハイレベルの電位
が、トリガパルス発生回路ｌが発生するトリガパルスで
ある。 前記トリガパルスが接続点Ｂに発生することによりトラ
ンジスタ１３．１５はオン状態となり、トリガパルスが
終了して接続点Ｂがローレベルとなっても、トランジス
タ１３．１５はラッチがかかりオン状態のまま保持され
る。 トリガパルスによってトランジスタ１３．１５がオンす
ることにより、トランジスタ１６がオンして、第２のコ
ンデンサ９の電荷の放電を開始し、第２のコンデンサ９
の電位は第３図に示すように下降する。 第２のコンデンサ９の電位がローレベルに引き下げられ
ると、基準電−１ｔｃ＋の電圧Ｖｒｅｆがコンデンサ９
の電位よりも大きくなるため、トランジスタ１７がオン
し、トランジスタ１８．２３がオフされて出力端子Ｇに
はハイレベルの出力信号ＳＧ２　　（ワンショットパル
ス）が出力され始める。 又、第２のコンデンナ９の電位がローレベルに引き下げ
られると、トランジスタ１３．１５はオフしてラッチが
解除され、これに伴ってトランジスタ１６もオフする。 このため、第２のコンデンサ９は定電流源８により充電
され始め、その電位は第３図に示すように上昇する。 そして、第２のコンデンサ９の電位がＶａ以上になって
基準電源１９の電圧Ｖｒｅｆよりも大きくなると、トラ
ンジスタ１７がオフし、トランジスタ１８．２３がオン
し、出力端子Ｇの出力信号ＳＧ２はローレベルに反転さ
れる。 そして、第３図に■で示すように入力信号ＳＧＩがロー
レベルに反転してその立ち下がりエツジにて出力信号Ｓ
Ｇ２　（ワンショットパルス）が出力され始めた後、第
２のコンデンサ９の電位がｖＢに達する以前に再び■で
入力信号ＳＧＩが入力されると、その時点までに蓄えら
れたコンデンサ９の電荷はトランジスタ１６を介して放
電を開始し、コンデンサ９の電位がローレベルに引き下
げられると、トランジスタ１３．１５のラッチが解除さ
れ、トランジスタ１６がオフとなり、コンデンサ９τよ
定電流′ａ８により充電され始めてその電位が上昇し始
め、その電位がｖＢ以上になって基準電源１９の電圧Ｖ
ｒｅｆよりも大きくなるまで、■で出力され始めたワン
ショットパルスが出力され続け、ワンショットパルスの
出力期間が延長される。 このように、本実施例では抵抗ＲＩＲ２、トランジスタ
２，５，６、定電流源３及び第１のコンデンサ４にてト
リガパルス発生回路１を構成するとともに、トランジス
タ１３，１５，１６、ダイオードＤ５、抵抗Ｒ４、第２
のコンデンサ９及び定電流源８，１４により充放電回路
７を構成し、さらに、トランジスタ１７，１８．２０，
２１゜２３、定電流源２２，２４．２５及び基準電源１
９にて比較器１１を構成しているので、リトリガブル単
安定マルチバイブレータ回路の素子数を大幅に少なくす
ることができる。これにより、回路が必要とする面積を
縮小してコストダウンを図ることができ、又、マスクス
ライス方式の半導体装置においても使用する素子数が少
なくて済むため、他回路の構成を妨げることなく同回路
を形成することができる。 ［発明の効果］ 以上詳述したように、本発明によれば回路の構成を簡素
化し、素子数を少なくしてチップ面積の縮小によるコス
トダウンを図ることができ、又、使用できる素子数が限
定されたマスクスライス方式等の半導体装置でも回路を
搭載することができる優れた効果がある。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例における電気回路図、第３図
は波形説明図、 第４図は従来のリトリガブル単安定マルチバイブレーク
回路を示すロジック回路図である。 図において、 １はトリガパルス発生回路、 ４は第１のコンデンサ、 ７は充放電回路、 ９は第２のコンデンサ、 １１は比較器である。

Claims (1)

1. 【特許請求の範囲】 １　入力信号に基づいて第１のコンデンサ（４）の放電
   及び充電動作を行ないこの第１のコンデンサ（４）の充
   電電圧が予め定められた所定値に達するまでの間におい
   て１つのトリガパルスを発生させるトリガパルス発生回
   路（１）と、 トリガパルス発生回路（１）のトリガパルスによって第
   ２のコンデンサ（９）の放電及び充電動作を行なう充放
   電回路（７）と、 第２のコンデンサ（９）の充電電圧が予め定められた所
   定値以上となった時、出力を反転する比較器（１１）と により構成したことを特徴とするリトリガブル単安定マ
   ルチバイブレータ回路。