JPH02309719A - カレントミラー回路 - Google Patents
カレントミラー回路Info
- Publication number
- JPH02309719A JPH02309719A JP1130852A JP13085289A JPH02309719A JP H02309719 A JPH02309719 A JP H02309719A JP 1130852 A JP1130852 A JP 1130852A JP 13085289 A JP13085289 A JP 13085289A JP H02309719 A JPH02309719 A JP H02309719A
- Authority
- JP
- Japan
- Prior art keywords
- current
- current mirror
- transistor
- mirror circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はカレントミラー回路に関するもので、特に精度
の高い回路での高速動作を可能にしたものである。
の高い回路での高速動作を可能にしたものである。
従来の技術
従来、この種のカレントミラー回路は、第６図に示すよ
うな構成であった。第６図において、ＩＲは基準電流源
、Ｑ ｒ 、 Ｑｌ、 Ｑ２． Ｑ：＋−Ｑｏはトラン
ジスタ、Ｒｒ 、 Ｒ＋、 Ｒ２，Ｒ３・−・Ｌは抵抗
、ＳＷ＋、ＳＷ２．ＳＷ３．＝ＳＷ、はスイッチ回路で
ある。ここでその動作について、説明する。ダイオード
接続された基準トランジスタＱｒ・に接続された電流源
ＩＲからの定電流Ｉｃｒにより、抵抗ＲｒにＩ ｅ ｒ
ＸＲｒなる電圧が発生し、ベースが共通に接続された他
のトランジスタＱＩＩＱ２゜Ｑ３・・・Ｑｏのそれぞれ
のエミッタにも同一の電圧が印加され、トランジスタＱ
１のエミッタには、エミッタ電流１ｅｌが、トランジス
タＱ２のエミッタには、エミッタ電流１ｅ２が発生し、
これらのエミッタ電流はそれぞれのコレクタからスイッ
チ回路Ｓ Ｗ＋ 、 Ｓ Ｗ２． Ｓ Ｗ：ｌ、 −Ｓ
Ｗ、を通って電流出力端１ｏに出力される。第６図の
回路で、抵抗Ｒ１，Ｒ２Ｊ Ｒ３・−・Ｌを１：２：＋
：Ｓ・・・と重み付けし、スイッチ回路Ｓ Ｗ＋ 、
Ｓ Ｗ２ 、 Ｓ Ｗ３− Ｓ Ｗ。
うな構成であった。第６図において、ＩＲは基準電流源
、Ｑ ｒ 、 Ｑｌ、 Ｑ２． Ｑ：＋−Ｑｏはトラン
ジスタ、Ｒｒ 、 Ｒ＋、 Ｒ２，Ｒ３・−・Ｌは抵抗
、ＳＷ＋、ＳＷ２．ＳＷ３．＝ＳＷ、はスイッチ回路で
ある。ここでその動作について、説明する。ダイオード
接続された基準トランジスタＱｒ・に接続された電流源
ＩＲからの定電流Ｉｃｒにより、抵抗ＲｒにＩ ｅ ｒ
ＸＲｒなる電圧が発生し、ベースが共通に接続された他
のトランジスタＱＩＩＱ２゜Ｑ３・・・Ｑｏのそれぞれ
のエミッタにも同一の電圧が印加され、トランジスタＱ
１のエミッタには、エミッタ電流１ｅｌが、トランジス
タＱ２のエミッタには、エミッタ電流１ｅ２が発生し、
これらのエミッタ電流はそれぞれのコレクタからスイッ
チ回路Ｓ Ｗ＋ 、 Ｓ Ｗ２． Ｓ Ｗ：ｌ、 −Ｓ
Ｗ、を通って電流出力端１ｏに出力される。第６図の
回路で、抵抗Ｒ１，Ｒ２Ｊ Ｒ３・−・Ｌを１：２：＋
：Ｓ・・・と重み付けし、スイッチ回路Ｓ Ｗ＋ 、
Ｓ Ｗ２ 、 Ｓ Ｗ３− Ｓ Ｗ。
を電流切り替えスイッチで構成したものが重み付け電流
発生型のＤ／Ａ変換回路である。
発生型のＤ／Ａ変換回路である。
このような従来回路では、基準トランジスタＱｒをダイ
オード接続しているため、複数個のトランジスタに印加
するベース電流もまた、基準電流（ｃｒから供給するこ
ととなり、基準電流１ｃｒと、それぞれのトランジスタ
コレクタ電流１ｃｔ＋ＩＣ２，ＩＣ３・・川Ｃ１は、基
準電流ＪＣｒに比してこれらベース電流による誤差を発
生する。この誤差は、精度の高い回路では無視できない
値となる。また、第６図に示すように、カレントミラー
回路を構成するそれぞれのトランジスタのベース−コレ
クタ間、コレフタルサブストレート間には、浮遊容量Ｃ
ｓが存在し、このカレントミラー回路の応答速度を低下
するという、上記２個の大きな欠点を有していた。
オード接続しているため、複数個のトランジスタに印加
するベース電流もまた、基準電流（ｃｒから供給するこ
ととなり、基準電流１ｃｒと、それぞれのトランジスタ
コレクタ電流１ｃｔ＋ＩＣ２，ＩＣ３・・川Ｃ１は、基
準電流ＪＣｒに比してこれらベース電流による誤差を発
生する。この誤差は、精度の高い回路では無視できない
値となる。また、第６図に示すように、カレントミラー
回路を構成するそれぞれのトランジスタのベース−コレ
クタ間、コレフタルサブストレート間には、浮遊容量Ｃ
ｓが存在し、このカレントミラー回路の応答速度を低下
するという、上記２個の大きな欠点を有していた。
発明が解決しようとする課題
本発明は、このような従来の問題点を解決するもので、
高精度特性と、高速度特性を同時に実現するものである
。
高精度特性と、高速度特性を同時に実現するものである
。
課題を解決するための手段
この問題点を解決するため、本発明は、カレントミラー
回路を構成する複数個のトランジスタの共通ベースへの
バイアス電流をバイアストランジスタから供給するもの
である。
回路を構成する複数個のトランジスタの共通ベースへの
バイアス電流をバイアストランジスタから供給するもの
である。
作用
この構成により、ベース電流が要因で発生する精度誤差
がな（なり、また共通ベースと電源間にインピーダンス
低下抵抗を接続することにより高速動作が可能となる。
がな（なり、また共通ベースと電源間にインピーダンス
低下抵抗を接続することにより高速動作が可能となる。
実施例
第１図は、本発明のカレントミラー回路の一実施例の構
成を示す図で、ベースが共通に接続され、特性のバラン
スのとれた複数個のトランジスタＱｒ、Ｑ１．Ｑ２．（
ｈ−Ｑｏの内、基準トランジスタＱｒのエミッタは抵抗
Ｒｒを介して電源Ｖｅに、コレクタは基準電流源ＩＲに
接続されて、定電流１ｃｒが印加され、他のトランジス
タのエミッタは、それぞれ抵抗Ｒ１１Ｒ２，Ｒ３，・・
・Ｒｏを介して電源Ｖｅに接続され、コレクタは、それ
ぞれスイッチ回路ＳＷＩ、ＳＷ２．ＳＷ３．−８Ｗ、を
介して電流出力端ＩＯに接続され、共通ベースＣＢには
、バイアストランジスタＱｂのエミッタが接続され、バ
イアストランジスタＱｂのベースは、基準トランジスタ
Ｑｒのコレクタに接続されている。ここでその動作につ
いて説明する。基本動作は、第６図に示した従来例と同
一であるが、共通ベースＣＢへのバイアス電流は、定電
流１ｃｒから供給されることはなく、バイアストランジ
スタＱｂのエミッタから供給される。このバイアストラ
ンジスタＱｂのベースには、定電流ｆｏｒの一部がバイ
アス電流として供給される。従って厳密には、基準電流
１ｃｒに対して、それぞれのトランジスタのコレクタ電
流には、バイアストランジスタＱｂのベース電流の要因
による誤差を発生するが、第６図の従来例に比して、バ
イアストランジスタＱｂの電流増幅率ｈｆｅに対して１
／ｈｆｅとなり、即ち１／ｌｏｏ〜１／２００と大幅に
軽減され、その誤差は全（無視できる値となる。
成を示す図で、ベースが共通に接続され、特性のバラン
スのとれた複数個のトランジスタＱｒ、Ｑ１．Ｑ２．（
ｈ−Ｑｏの内、基準トランジスタＱｒのエミッタは抵抗
Ｒｒを介して電源Ｖｅに、コレクタは基準電流源ＩＲに
接続されて、定電流１ｃｒが印加され、他のトランジス
タのエミッタは、それぞれ抵抗Ｒ１１Ｒ２，Ｒ３，・・
・Ｒｏを介して電源Ｖｅに接続され、コレクタは、それ
ぞれスイッチ回路ＳＷＩ、ＳＷ２．ＳＷ３．−８Ｗ、を
介して電流出力端ＩＯに接続され、共通ベースＣＢには
、バイアストランジスタＱｂのエミッタが接続され、バ
イアストランジスタＱｂのベースは、基準トランジスタ
Ｑｒのコレクタに接続されている。ここでその動作につ
いて説明する。基本動作は、第６図に示した従来例と同
一であるが、共通ベースＣＢへのバイアス電流は、定電
流１ｃｒから供給されることはなく、バイアストランジ
スタＱｂのエミッタから供給される。このバイアストラ
ンジスタＱｂのベースには、定電流ｆｏｒの一部がバイ
アス電流として供給される。従って厳密には、基準電流
１ｃｒに対して、それぞれのトランジスタのコレクタ電
流には、バイアストランジスタＱｂのベース電流の要因
による誤差を発生するが、第６図の従来例に比して、バ
イアストランジスタＱｂの電流増幅率ｈｆｅに対して１
／ｈｆｅとなり、即ち１／ｌｏｏ〜１／２００と大幅に
軽減され、その誤差は全（無視できる値となる。
第２図の実施例は、バイアストランジスタＱｂのエミッ
タと、共通ベースＣ８間にダイオードＤを接続したもの
で、基準トランジスタＱｒのベース〜コレクタ間電圧を
ダイオード順方向電圧外だけ高くすることにより、基準
トランジスタＱｒのより安定な動作特性を確保し、また
トランジスタＱｒと他のトランジスタＱ１． Ｑ２．
Ｑ３・・・Ｑｏのコレクタ〜エミッタ間電圧Ｖｃｅを接
近させることにより、これらトランジスタ間のよりよい
マ・ソチングがとれるようになる。
タと、共通ベースＣ８間にダイオードＤを接続したもの
で、基準トランジスタＱｒのベース〜コレクタ間電圧を
ダイオード順方向電圧外だけ高くすることにより、基準
トランジスタＱｒのより安定な動作特性を確保し、また
トランジスタＱｒと他のトランジスタＱ１． Ｑ２．
Ｑ３・・・Ｑｏのコレクタ〜エミッタ間電圧Ｖｃｅを接
近させることにより、これらトランジスタ間のよりよい
マ・ソチングがとれるようになる。
次に、高速度動作を可能にする実施例を第３図により説
明する。図の実施例では、共通ベースＣＢと、電源Ｖｅ
間にインピーダンス低下用抵抗Ｒｂを接続したものであ
る。ここで、その動作について説明する。第６図の従来
例で説明したように、カレントミラー回路を構成するそ
れぞれのトランジスタには、ベース−コレクタ間と、コ
レフタルサブストレート間に浮遊容量Ｃ６が存在する。
明する。図の実施例では、共通ベースＣＢと、電源Ｖｅ
間にインピーダンス低下用抵抗Ｒｂを接続したものであ
る。ここで、その動作について説明する。第６図の従来
例で説明したように、カレントミラー回路を構成するそ
れぞれのトランジスタには、ベース−コレクタ間と、コ
レフタルサブストレート間に浮遊容量Ｃ６が存在する。
一方、電流を切り替えて、電流出力端■０に出力するか
、接地点に流出するかをスイッチするスイッチ回路ＳＷ
、、ＳＷ、ＳＷ、−８Ｗｏはかなりの高速動作が要求さ
れる。これらスイッチ回路が高速動作すると、トランジ
スタＱｌｌ Ｑ２１ Ｑ３１・・・Ｑｎのそれぞれのコ
レクタ電圧は、スイッチ動作の影響を受ける。トランジ
スタのコレクタ電圧のパルス的な変動は、浮遊容量Ｃｓ
により、共通ベースＣＢのパルス的な電圧変動を誘起す
る。特に共通ベースＣＢは、入力インピーダンスが高い
ため、浮遊容量によるパルス的電圧変化の影響を受は安
（なっている。第３図の実施例のように、インピーダン
スを低くする抵抗Ｒｂの接続により、共通ベースＣＢは
浮遊容量による影響を受けにくくなり、スイッチ回路Ｓ
Ｗｌ 、 Ｓ Ｗ２ 、 Ｓ Ｗ３・・・Ｓ Ｗｎが
高速動作をしてもそのパルス的電圧変動の影響は受けな
（なり、カレントヨ９−回路の高速動作が可能となる。
、接地点に流出するかをスイッチするスイッチ回路ＳＷ
、、ＳＷ、ＳＷ、−８Ｗｏはかなりの高速動作が要求さ
れる。これらスイッチ回路が高速動作すると、トランジ
スタＱｌｌ Ｑ２１ Ｑ３１・・・Ｑｎのそれぞれのコ
レクタ電圧は、スイッチ動作の影響を受ける。トランジ
スタのコレクタ電圧のパルス的な変動は、浮遊容量Ｃｓ
により、共通ベースＣＢのパルス的な電圧変動を誘起す
る。特に共通ベースＣＢは、入力インピーダンスが高い
ため、浮遊容量によるパルス的電圧変化の影響を受は安
（なっている。第３図の実施例のように、インピーダン
スを低くする抵抗Ｒｂの接続により、共通ベースＣＢは
浮遊容量による影響を受けにくくなり、スイッチ回路Ｓ
Ｗｌ 、 Ｓ Ｗ２ 、 Ｓ Ｗ３・・・Ｓ Ｗｎが
高速動作をしてもそのパルス的電圧変動の影響は受けな
（なり、カレントヨ９−回路の高速動作が可能となる。
カレントミラー回路の温度特性を考慮した本発明の実施
例を第４図により説明する。第３図の実施例では、イン
ピーダンス低下抵抗Ｒｂの内容については、特に規制は
しなかった。計測回路など、非常に精度の高い特性を求
めるような場合、第３図の実施例では、高速動作は実現
できるものの、インピーダンス低下抵抗Ｒｂと他の抵抗
Ｒｒ。
例を第４図により説明する。第３図の実施例では、イン
ピーダンス低下抵抗Ｒｂの内容については、特に規制は
しなかった。計測回路など、非常に精度の高い特性を求
めるような場合、第３図の実施例では、高速動作は実現
できるものの、インピーダンス低下抵抗Ｒｂと他の抵抗
Ｒｒ。
Ｒ＋＋ Ｒ２＊ Ｒ３・・・Ｒ，の特性差、特に温度特
性の差などにより、充分な精度特性が得られないことも
ある。第４図の実施例は、高速動作と、精度の高い温度
特性を同時に実現するもので、インピーダンス低下用抵
抗Ｒｂの特性を、特性のバランスのとれた複数個のトラ
ンジスタのそれぞれのエミッタに接続されている抵抗Ｒ
ｒ、Ｒ１，Ｒ２，Ｒ１・・・Ｒｎの特性とマツチングさ
せたもので、抵抗材料、生産工程等を同一とすることに
より、温度特性から、経時変化まで一致させることがで
きる。
性の差などにより、充分な精度特性が得られないことも
ある。第４図の実施例は、高速動作と、精度の高い温度
特性を同時に実現するもので、インピーダンス低下用抵
抗Ｒｂの特性を、特性のバランスのとれた複数個のトラ
ンジスタのそれぞれのエミッタに接続されている抵抗Ｒ
ｒ、Ｒ１，Ｒ２，Ｒ１・・・Ｒｎの特性とマツチングさ
せたもので、抵抗材料、生産工程等を同一とすることに
より、温度特性から、経時変化まで一致させることがで
きる。
この第３図、第４図の実施例では、インピーダンス低下
用抵抗Ｒｂを、共通ベースＣＢと電源Ｖｅの間に直接接
続したが、この接続においても、より温度特性をよくす
る仕様にたいしては、共通ベースと抵抗Ｒｂの間にダイ
オードを順方向に接続するのがよい。この方法について
は、このような高精度回路ではよ〈実施されている方法
である。
用抵抗Ｒｂを、共通ベースＣＢと電源Ｖｅの間に直接接
続したが、この接続においても、より温度特性をよくす
る仕様にたいしては、共通ベースと抵抗Ｒｂの間にダイ
オードを順方向に接続するのがよい。この方法について
は、このような高精度回路ではよ〈実施されている方法
である。
このような実施例でのカレントミラー回路を構成する抵
抗Ｒ１，Ｒ２，Ｒ３・・・Ｒｏの値を１：２：４：８：
・・・と重み付けし、それぞれのコレクタ電流をスイッ
チ回路Ｓ Ｗｌ、 Ｓ Ｗ２ 、 Ｓ Ｗ３”’ Ｓ
Ｗｎを通して加算して、電流出力端１ｏに接続すること
により、カレントミラー回路を重み付け電流発生回路と
して作動させるＤ／Ａ変換回路を構成できる。このよう
なり／Ａ変換回路は、すでに説明したものと同一の効果
が得られ、温度特性精度がよく、かつ高速動作が可能な
り／Ａ変換回路が構成できる。
抗Ｒ１，Ｒ２，Ｒ３・・・Ｒｏの値を１：２：４：８：
・・・と重み付けし、それぞれのコレクタ電流をスイッ
チ回路Ｓ Ｗｌ、 Ｓ Ｗ２ 、 Ｓ Ｗ３”’ Ｓ
Ｗｎを通して加算して、電流出力端１ｏに接続すること
により、カレントミラー回路を重み付け電流発生回路と
して作動させるＤ／Ａ変換回路を構成できる。このよう
なり／Ａ変換回路は、すでに説明したものと同一の効果
が得られ、温度特性精度がよく、かつ高速動作が可能な
り／Ａ変換回路が構成できる。
第５図に示す実施例では、本発明のカレントミラー回路
を重み付け電流発生回路として作動させるＤ／Ａ変換回
路１を内蔵し、これにコンパレータ２と、逐次近似レジ
スタ３を接続し、逐次近似型Ａ／Ｄ変換回路を構成した
ものである。このＡ／Ｄ変換回路の場合も、温度特性が
非常によく、かつ高速動作が可能なＡ／Ｄ変挽回路を実
現することが可能となる。
を重み付け電流発生回路として作動させるＤ／Ａ変換回
路１を内蔵し、これにコンパレータ２と、逐次近似レジ
スタ３を接続し、逐次近似型Ａ／Ｄ変換回路を構成した
ものである。このＡ／Ｄ変換回路の場合も、温度特性が
非常によく、かつ高速動作が可能なＡ／Ｄ変挽回路を実
現することが可能となる。
発明の効果
以上のように、本発明によれば、カレントミラー回路の
共通ベースに供給するバイアス電流を、バイアストラン
ジスタから供給し、かつ共通ベースと電源Ｖｅの間にイ
ンピーダンス低下抵抗を接続することにより、温度特性
がよく、かつ高速動作が可能となるものである。
共通ベースに供給するバイアス電流を、バイアストラン
ジスタから供給し、かつ共通ベースと電源Ｖｅの間にイ
ンピーダンス低下抵抗を接続することにより、温度特性
がよく、かつ高速動作が可能となるものである。
第１図〜第４図はそれぞれ本発明の実施例によるカレン
トミラー回路の回路図、第５図は同回路を用いたＡ／Ｄ
変換回路の回路図、第６図は従来のカレントミラー回路
の回路図である。 ＩＲ・・・・・・基準電流源、Ｉｏ・・・・・・出力端
子、Ｑｒ。 Ｑｂ、ＱＩＴ Ｑ２．Ｑ３・・・Ｑｎ・・・・・・トラ
ンジスタ、Ｒｒ ＊ Ｒｂ ｒ ＲＩ、Ｒ２ｒ Ｒ３・
” Ｒｎ・・’ ”’抵抗、ｓｗ、、ＳＷ、、、ｓｗ３
・・・ＳＷｏ・・・・・・スイッチ回路、ＣＢ・・・・
・・共通ベース、Ｄ・・・・・・ダイオード。 代理人の氏名 弁理士 粟野重孝 ほか１名ＩＲ−Ｘ導
を毘ｌ 第１図 第 ２ 図 第 ３ 図 第 ４ 区
トミラー回路の回路図、第５図は同回路を用いたＡ／Ｄ
変換回路の回路図、第６図は従来のカレントミラー回路
の回路図である。 ＩＲ・・・・・・基準電流源、Ｉｏ・・・・・・出力端
子、Ｑｒ。 Ｑｂ、ＱＩＴ Ｑ２．Ｑ３・・・Ｑｎ・・・・・・トラ
ンジスタ、Ｒｒ ＊ Ｒｂ ｒ ＲＩ、Ｒ２ｒ Ｒ３・
” Ｒｎ・・’ ”’抵抗、ｓｗ、、ＳＷ、、、ｓｗ３
・・・ＳＷｏ・・・・・・スイッチ回路、ＣＢ・・・・
・・共通ベース、Ｄ・・・・・・ダイオード。 代理人の氏名 弁理士 粟野重孝 ほか１名ＩＲ−Ｘ導
を毘ｌ 第１図 第 ２ 図 第 ３ 図 第 ４ 区
Claims (5)
- （１）ベースが共通に接続された複数個のトランジスタ
を有し、そのトランジスタの内、基準トランジスタのエ
ミッタは抵抗を介して電源に接続するとともに、コレク
タは基準電流源に接続し、かつ他のトランジスタのエミ
ッタはそれぞれ抵抗を介して電源に接続するとともに、
コレクタはそれぞれスイッチ回路を介して電流出力端に
接続し、共通ベースにはバイアストランジスタのエミッ
タを接続し、かつバイアストランジスタのベースは上記
基準トランジスタのコレクタに接続したカレントミラー
回路。 - （２）バイアストランジスタのエミッタと共通ベー間に
ダイオードを接続した請求項１記載のカレントミラー回
路。 - （３）共通ベースと電源間に、インピーダンス低下用抵
抗を接続した請求項１記載のカレントミラー回路。 - （４）インピーダンス低下用抵抗の特性を、複数個のト
ランジスタのそれぞれのエミッタに接続されている抵抗
の特性とマッチングされた請求項３記載のカレントミラ
ー回路。 - （５）請求項３記載のカレントミラー回路を重み付け電
流発生回路として作動させるＤ／Ａ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1130852A JPH02309719A (ja) | 1989-05-24 | 1989-05-24 | カレントミラー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1130852A JPH02309719A (ja) | 1989-05-24 | 1989-05-24 | カレントミラー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02309719A true JPH02309719A (ja) | 1990-12-25 |
Family
ID=15044201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1130852A Pending JPH02309719A (ja) | 1989-05-24 | 1989-05-24 | カレントミラー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02309719A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5855378A (ja) * | 1981-09-24 | 1983-04-01 | 工業技術院長 | 高強度耐熱性ホウ化金属・酸化ジルコニウム複合セラミックス |
| JPS58173916A (ja) * | 1982-04-05 | 1983-10-12 | バ−・ブラウン・コ−ポレ−ション | 開ル−プ補償回路を備えたデイジタル制御式精密電流源 |
| JPS61191125A (ja) * | 1985-01-16 | 1986-08-25 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | デジタル−アナログ変換器 |
| JPS61274517A (ja) * | 1985-05-08 | 1986-12-04 | バ−・ブラウン・コ−ポレ−シヨン | 入力レベル移動回路 |
| JPS6257306A (ja) * | 1985-09-05 | 1987-03-13 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ回路 |
| JPS63187920A (ja) * | 1987-01-30 | 1988-08-03 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換器 |
-
1989
- 1989-05-24 JP JP1130852A patent/JPH02309719A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5855378A (ja) * | 1981-09-24 | 1983-04-01 | 工業技術院長 | 高強度耐熱性ホウ化金属・酸化ジルコニウム複合セラミックス |
| JPS58173916A (ja) * | 1982-04-05 | 1983-10-12 | バ−・ブラウン・コ−ポレ−ション | 開ル−プ補償回路を備えたデイジタル制御式精密電流源 |
| JPS61191125A (ja) * | 1985-01-16 | 1986-08-25 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | デジタル−アナログ変換器 |
| JPS61274517A (ja) * | 1985-05-08 | 1986-12-04 | バ−・ブラウン・コ−ポレ−シヨン | 入力レベル移動回路 |
| JPS6257306A (ja) * | 1985-09-05 | 1987-03-13 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ回路 |
| JPS63187920A (ja) * | 1987-01-30 | 1988-08-03 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4642551A (en) | Current to voltage converter circuit | |
| JP2861346B2 (ja) | 電流ミラー回路 | |
| JPS59181710A (ja) | 低電圧用高精度電圧−電流変換器 | |
| JPH0666604B2 (ja) | プログラマブル利得計測増幅器 | |
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| JPS6375572A (ja) | 電圧比較回路 | |
| JP2753422B2 (ja) | 全波整流回路 | |
| US5144169A (en) | Operational amplifier circuit | |
| US5867056A (en) | Voltage reference support circuit | |
| JP2874453B2 (ja) | ワンショットマルチバイブレータ | |
| JP2971613B2 (ja) | コンパレータ回路 | |
| JP3063124B2 (ja) | 増幅回路 | |
| JP3052819B2 (ja) | 電圧電流変換回路 | |
| JP2996551B2 (ja) | カレントミラー回路装置 | |
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JPH02309720A (ja) | カレントミラー回路 | |
| JPH0448011Y2 (ja) | ||
| JPH06260925A (ja) | レベルシフト回路 | |
| JPS6262605A (ja) | 電圧電流変換回路 | |
| JP2585285B2 (ja) | サンプル・ホ−ルド回路 | |
| JPH05110352A (ja) | カレントミラー回路 | |
| JPH0771005B2 (ja) | Ｄ／ａ変換器 | |
| JPS63178310A (ja) | 低入出力電圧差電源回路 | |
| JPH0918250A (ja) | 電圧−電流変換回路 | |
| JPS61147607A (ja) | 電流ミラ−回路 |