JPS61191125A - デジタル−アナログ変換器 - Google Patents
デジタル−アナログ変換器Info
- Publication number
- JPS61191125A JPS61191125A JP61004433A JP443386A JPS61191125A JP S61191125 A JPS61191125 A JP S61191125A JP 61004433 A JP61004433 A JP 61004433A JP 443386 A JP443386 A JP 443386A JP S61191125 A JPS61191125 A JP S61191125A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- current source
- digital
- analog converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/004—Reconfigurable analogue/digital or digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、デジタル入力符号をアナログ出力電流に変換
するデジタル−アナログ変換器であって、基準電流を生
じる基準電流源と、 この基準電流源に結合された基準トランジスタと、 複数の第１電流源トランジスタであって、これら第１電
流源トランジスタのベースが前記の基準トランジスタの
ベースに結合され、これら第１電流源トランジスタのコ
レクタ−エミッタ電流がそれぞれ前記の基準トランジス
タのコレクタ−エミッタ電流に対し所定の比となってい
る当該第１電流源トランジスタと、 前記の複数の第１電流源トランジスタと同じ個数の複数
の第１スイッチング装置であって、これら第１スイッチ
ング装置の各々は関連の電流源トランジスタからの電流
をデジタル入力符号に応じて、アナログ出力電流が得ら
れる加算点に、或いは定電位点に切換えるようになって
いる当該第１スイッチング装置と を具えているデジタル−アナログ変換器に関するもので
ある。
するデジタル−アナログ変換器であって、基準電流を生
じる基準電流源と、 この基準電流源に結合された基準トランジスタと、 複数の第１電流源トランジスタであって、これら第１電
流源トランジスタのベースが前記の基準トランジスタの
ベースに結合され、これら第１電流源トランジスタのコ
レクタ−エミッタ電流がそれぞれ前記の基準トランジス
タのコレクタ−エミッタ電流に対し所定の比となってい
る当該第１電流源トランジスタと、 前記の複数の第１電流源トランジスタと同じ個数の複数
の第１スイッチング装置であって、これら第１スイッチ
ング装置の各々は関連の電流源トランジスタからの電流
をデジタル入力符号に応じて、アナログ出力電流が得ら
れる加算点に、或いは定電位点に切換えるようになって
いる当該第１スイッチング装置と を具えているデジタル−アナログ変換器に関するもので
ある。
このようなデジタル−アナログ変換器は種々の目的に適
しており、特にコンパクトディスク（商品名）プレーヤ
におけるいわゆる゛ラジアルパモータを制御するのに用
いうる。
しており、特にコンパクトディスク（商品名）プレーヤ
におけるいわゆる゛ラジアルパモータを制御するのに用
いうる。
この種類のデジタル−アナログ変換器は例えば米国特許
第３．９４（１，７６０号明細書に記載されており既知
である。この米国特許明細書に記載されたデジタル−ア
ナログ変換器においては、電流源トランジスタの出力電
流が２進の重み付けされた電流の数列を構成し、これら
電流の各々は基準トランジスタからの電流に対し所定の
比にある。この基準トランジスタは基準電流源から基準
電流を受ける。この基準トランジスタのベース電圧はそ
のコレクタおよびベース間の負帰還により制御され、こ
の基準トランジスタのコレクタ電流が基準電流にほぼ等
しくなるようにされる。必要とする電流源トランジスタ
の個数はデジクルーアナログ変換器によって供給すべき
最大電流と最小電流との比に依存する。電流源トランジ
スタの出力電流は、デジタル入力符号によって制御され
るスイッチング装置によりデジタル−アナログ変換器の
出力端子に供給されるか或いは固定電位点に引かれる。
第３．９４（１，７６０号明細書に記載されており既知
である。この米国特許明細書に記載されたデジタル−ア
ナログ変換器においては、電流源トランジスタの出力電
流が２進の重み付けされた電流の数列を構成し、これら
電流の各々は基準トランジスタからの電流に対し所定の
比にある。この基準トランジスタは基準電流源から基準
電流を受ける。この基準トランジスタのベース電圧はそ
のコレクタおよびベース間の負帰還により制御され、こ
の基準トランジスタのコレクタ電流が基準電流にほぼ等
しくなるようにされる。必要とする電流源トランジスタ
の個数はデジクルーアナログ変換器によって供給すべき
最大電流と最小電流との比に依存する。電流源トランジ
スタの出力電流は、デジタル入力符号によって制御され
るスイッチング装置によりデジタル−アナログ変換器の
出力端子に供給されるか或いは固定電位点に引かれる。
この既知のデジタル−アナログ変換器には、主として比
較的小さな出力電流を生せしめる必要がある場合審゛こ
、比較的大きな電流を生じる電流源トランジスタの出力
電流が固定電位点に引かれ、従って電力消費が可成り大
きくなってしまうという欠点がある。
較的小さな出力電流を生せしめる必要がある場合審゛こ
、比較的大きな電流を生じる電流源トランジスタの出力
電流が固定電位点に引かれ、従って電力消費が可成り大
きくなってしまうという欠点がある。
このような状態は例えばコンパクトディスクプレーヤに
おいて生じる。このプレーヤでは、コンパクトディスク
を読取るレーザ装置は、コンパクトディスク上でモータ
により経方向通路に沿って移動するアーム上に装着され
ている。このモータの為の制御電流はデジタル−アナロ
グ変換器により供給される。コンパクトディスク上のら
せんトラックを読取る場合、このモータに対して比較的
小さな制御電流を必要とする。しかし、コンパクトディ
スク上であるトラックから他のトラックに急速に飛ぶ為
には比較的大きな制御電流をモータに供給する必要があ
る。最も頻繁に生じる状態は通常のトラッキングである
為、デジタル−アナログ変換器は大部分の間はんのわず
かの電流を生せしめる必要がある。
おいて生じる。このプレーヤでは、コンパクトディスク
を読取るレーザ装置は、コンパクトディスク上でモータ
により経方向通路に沿って移動するアーム上に装着され
ている。このモータの為の制御電流はデジタル−アナロ
グ変換器により供給される。コンパクトディスク上のら
せんトラックを読取る場合、このモータに対して比較的
小さな制御電流を必要とする。しかし、コンパクトディ
スク上であるトラックから他のトラックに急速に飛ぶ為
には比較的大きな制御電流をモータに供給する必要があ
る。最も頻繁に生じる状態は通常のトラッキングである
為、デジタル−アナログ変換器は大部分の間はんのわず
かの電流を生せしめる必要がある。
本発明の目的は、同じ出力電流範囲では既知のデジタル
−アナログ変換器よりも電力消費量がわずかとなったデ
ジタル−アナログ変換器を提供せんとするにある。
−アナログ変換器よりも電力消費量がわずかとなったデ
ジタル−アナログ変換器を提供せんとするにある。
本発明は、デジタル入力符号をアナログ出力電流に変換
するデジタル−アナログ変換器であって、基準電流を生
じる基準電流源と、 この基準電流源に結合された基準トランジスタと、 複数の第１電流源トランジスタであって、これら第１電
流源トランジスタのベースが前記の基準トランジスタの
ベースに結合され、これら第１電流源トランジスタのコ
レクタ−エミッタ電流がそれぞれ前記の基準トランジス
タのコレクタ−エミッタ電流に対し所定の比となってい
る当該第１電流源トランジスタと、 前記の複数の第１電流源トランジスタと同じ個数の複数
の第１スイッチング装置であって、これら第１スイッチ
ング装置の各々は関連の電流源トランジスタからの電流
をデジタル入力符号に応じて、アナログ出力電流が得ら
れる加算点に、或いは定電位点に切換えるようになって
いる当該第１スイッチング装置と を具えているデジタル−アナログ変換器において、最小
アナログ出力電流に相当するデジタル入力符号の第１の
値と、最大アナログ出力電流に相当するデジタル入力符
号の第２の値との間で、前記の基準トランジスタのコレ
クタ−エミッタ電流を、前記の基準電流源からの基準電
流の一部からこの基準電流のほぼ全部までステップ状に
増大せしめる制御装置が設けられていることを特徴とす
る。
するデジタル−アナログ変換器であって、基準電流を生
じる基準電流源と、 この基準電流源に結合された基準トランジスタと、 複数の第１電流源トランジスタであって、これら第１電
流源トランジスタのベースが前記の基準トランジスタの
ベースに結合され、これら第１電流源トランジスタのコ
レクタ−エミッタ電流がそれぞれ前記の基準トランジス
タのコレクタ−エミッタ電流に対し所定の比となってい
る当該第１電流源トランジスタと、 前記の複数の第１電流源トランジスタと同じ個数の複数
の第１スイッチング装置であって、これら第１スイッチ
ング装置の各々は関連の電流源トランジスタからの電流
をデジタル入力符号に応じて、アナログ出力電流が得ら
れる加算点に、或いは定電位点に切換えるようになって
いる当該第１スイッチング装置と を具えているデジタル−アナログ変換器において、最小
アナログ出力電流に相当するデジタル入力符号の第１の
値と、最大アナログ出力電流に相当するデジタル入力符
号の第２の値との間で、前記の基準トランジスタのコレ
クタ−エミッタ電流を、前記の基準電流源からの基準電
流の一部からこの基準電流のほぼ全部までステップ状に
増大せしめる制御装置が設けられていることを特徴とす
る。
本発明は以下の事実の認識を基に成したものである。電
流源トランジスタの出力電流は基準トランジスタにおけ
る電流に対し固定の比の関係にある為、これら出力電流
は、基準トランジスタに全基準電流が流れる場合よりも
基準トランジスタに基準電流の一部が流れる場合の方が
同様な割合で小さくなる。基準トランジスタにおける電
流をデジタル入力符号の全範囲に亘ってステップ状に増
大させることにより、デジタル−アナログ変換器の出力
電流の範囲もステップ状に増大する。電流源トランジス
タは特定の副範囲に相当する電流を生じるのみである為
、次に高い副範囲における電流は最早や発生させる必要
がなく、従って流す必要もない。従って電力消費が可成
り減少し、従ってデジタル−アナログ変換器の効率が増
大する。
流源トランジスタの出力電流は基準トランジスタにおけ
る電流に対し固定の比の関係にある為、これら出力電流
は、基準トランジスタに全基準電流が流れる場合よりも
基準トランジスタに基準電流の一部が流れる場合の方が
同様な割合で小さくなる。基準トランジスタにおける電
流をデジタル入力符号の全範囲に亘ってステップ状に増
大させることにより、デジタル−アナログ変換器の出力
電流の範囲もステップ状に増大する。電流源トランジス
タは特定の副範囲に相当する電流を生じるのみである為
、次に高い副範囲における電流は最早や発生させる必要
がなく、従って流す必要もない。従って電力消費が可成
り減少し、従ってデジタル−アナログ変換器の効率が増
大する。
本発明の実施例では、前記の制御装置は各ステップに対
し第２電流源トランジスタを有しており、該第２電流源
トランジスタのベースは基準トランジスタのベースに結
合され、前、記第２電流源トランジスタの電流は基準ト
ランジスタの電流に対して所定の比となっており、前記
の制御装置は更に各第２電流源トランジスタに対し第２
スイッチング装置を有しており、該第２スイッチング装
置は関連の第２電流源トランジスタを基準電流源或いは
固定電位点に接続するようにする。第２電流源トランジ
スタが基準電流源に接続される場合には、この第２電流
源トランジスタが基準電流の一部を引く為、基準トラン
ジスタにおける電流は基準電流のほんの一部分となる。
し第２電流源トランジスタを有しており、該第２電流源
トランジスタのベースは基準トランジスタのベースに結
合され、前、記第２電流源トランジスタの電流は基準ト
ランジスタの電流に対して所定の比となっており、前記
の制御装置は更に各第２電流源トランジスタに対し第２
スイッチング装置を有しており、該第２スイッチング装
置は関連の第２電流源トランジスタを基準電流源或いは
固定電位点に接続するようにする。第２電流源トランジ
スタが基準電流源に接続される場合には、この第２電流
源トランジスタが基準電流の一部を引く為、基準トラン
ジスタにおける電流は基準電流のほんの一部分となる。
基準トランジスタに結合される第２電流源トランジスタ
の個数をステラプ状に減少させることにより、基準トラ
ンジスタ・ における電流は全基準電流に向けてステ
ップ状に増大する。
の個数をステラプ状に減少させることにより、基準トラ
ンジスタ・ における電流は全基準電流に向けてステ
ップ状に増大する。
第２電流源トランジスタが基準電流源に結合されない場
合には、この第２電流源の出力電流は電 ′源に引か
れうる。本発明の他の実施例によれば、少なくとも１つ
の第２電流源トランジスタの第２スイッチング装置によ
り関連の第２電流源トランジスタを基準電流源か或いは
１つの第１電流源トランジスタに接続するようにするこ
とにより、デジタル−アナログ変換器の効率を一層高め
ることができる。
合には、この第２電流源の出力電流は電 ′源に引か
れうる。本発明の他の実施例によれば、少なくとも１つ
の第２電流源トランジスタの第２スイッチング装置によ
り関連の第２電流源トランジスタを基準電流源か或いは
１つの第１電流源トランジスタに接続するようにするこ
とにより、デジタル−アナログ変換器の効率を一層高め
ることができる。
図面につき本発明を説明する。
第１図は、本発明の第１実施例によるデジタル−アナロ
グ変換器を示し、この第１図を用いて本発明の詳細な説
明する。このデジタル−アナログ変換器は基準電流Ｉ
ｒａｆを生ずる基準電流源２を有する。基準トランジス
タＴ１のエミッタは負電源端子１０に接続、されている
。このトランジスタＴ１のコレクタおよびベース間には
トランジスタＴ２のべ−ス・エミッタ接合により負帰還
が与えられ、トランジスタＴ２のコレクタは正電源端子
２０に接続されている。この負帰還によりトランジスタ
Ｔ１のベース−エミッタ電圧はそのコレクタ電流がこの
トランジスタに供給される電流１１に等しくなるように
制御される。デジタル−アナログ変換器は更に複数個の
第１電流源トランジスタＴ、、 Ｔ、およびＴ５を有し
ており、これらのベース−エミッタ通路はトランジスタ
Ｔ、のベース−エミッタ通路と並列に接続されている。
グ変換器を示し、この第１図を用いて本発明の詳細な説
明する。このデジタル−アナログ変換器は基準電流Ｉ
ｒａｆを生ずる基準電流源２を有する。基準トランジス
タＴ１のエミッタは負電源端子１０に接続、されている
。このトランジスタＴ１のコレクタおよびベース間には
トランジスタＴ２のべ−ス・エミッタ接合により負帰還
が与えられ、トランジスタＴ２のコレクタは正電源端子
２０に接続されている。この負帰還によりトランジスタ
Ｔ１のベース−エミッタ電圧はそのコレクタ電流がこの
トランジスタに供給される電流１１に等しくなるように
制御される。デジタル−アナログ変換器は更に複数個の
第１電流源トランジスタＴ、、 Ｔ、およびＴ５を有し
ており、これらのベース−エミッタ通路はトランジスタ
Ｔ、のベース−エミッタ通路と並列に接続されている。
これらトランジスタのエミッタ面積は２進数列（等比数
列）に応じた大きさとし、トランジスタＴ３のエミッタ
面積はトランジスタＴ１のエミッタ面積に等しくする。
列）に応じた大きさとし、トランジスタＴ３のエミッタ
面積はトランジスタＴ１のエミッタ面積に等しくする。
従ってトランジスタＴ３． Ｔ４およびＴ５から生じる
電流］３． Ｉ、および１５はそれぞれＩ、、２Ｌお
よび４１．に等しくなる。電流源トランジスタＴ３の出
力電流■３は差動対として配習された２つのトランジス
タＴ６，１およびＴ７．１を有するスイッチング装置３
．１ に供給される。トランジスタＴ７．１のコレクタ
はデジタル−アナログ変換器の出力端子１５に接続され
、トランジスタＴ６．１のコレクタは正電源端子２０に
接続されている。電流源トランジスタＴ４およびＴ、は
スイッチング装置３．１と同様にトランジスタＴ６．２
１７７、２およびＴ６．３． Ｔ７． ｓをそれぞれ有
するスイッチング装置３．２および３．３にそれぞれ接
続されている。トランジスタＴ’１． ｌ。
電流］３． Ｉ、および１５はそれぞれＩ、、２Ｌお
よび４１．に等しくなる。電流源トランジスタＴ３の出
力電流■３は差動対として配習された２つのトランジス
タＴ６，１およびＴ７．１を有するスイッチング装置３
．１ に供給される。トランジスタＴ７．１のコレクタ
はデジタル−アナログ変換器の出力端子１５に接続され
、トランジスタＴ６．１のコレクタは正電源端子２０に
接続されている。電流源トランジスタＴ４およびＴ、は
スイッチング装置３．１と同様にトランジスタＴ６．２
１７７、２およびＴ６．３． Ｔ７． ｓをそれぞれ有
するスイッチング装置３．２および３．３にそれぞれ接
続されている。トランジスタＴ’１． ｌ。
Ｔ７，２およびＴ７，３のベースは基準電圧にある端子
１４に接続されている。トランジスタＴ６．１＋ ’ｒ
６．２および丁。、３のベースは入力端子１．１．１２
および１３にそれぞれ接続されている。これらの入力端
子にはデジタル入力信号のビットが供給される。一方の
ビット値に相当する入力の電圧が端子１４における基準
電圧よりも高い場合には、関連の電流源トランジスタの
出力電流が正電源端子２０に引かれ、他方のビット値に
相当する電圧が端子１４における基準電圧よりも低い場
合には、関連の電流源トランジスタの出力電流はデジタ
ル−アナログ変換器の出力端子に切換わる。
１４に接続されている。トランジスタＴ６．１＋ ’ｒ
６．２および丁。、３のベースは入力端子１．１．１２
および１３にそれぞれ接続されている。これらの入力端
子にはデジタル入力信号のビットが供給される。一方の
ビット値に相当する入力の電圧が端子１４における基準
電圧よりも高い場合には、関連の電流源トランジスタの
出力電流が正電源端子２０に引かれ、他方のビット値に
相当する電圧が端子１４における基準電圧よりも低い場
合には、関連の電流源トランジスタの出力電流はデジタ
ル−アナログ変換器の出力端子に切換わる。
デジタル−アナログ変換器は更に、制御装置３０を具え
ており、この制御装置は第２Ｎ流源トランジスタＴ８を
有し、そのベース−エミッタ接合はトランジスタＴ１の
ベース−エミッタ接合と並列に接続されている。このト
ランジスタＴ８のエミッタ面積はトランジスタＴ１のエ
ミッタ面積に対し７：１の比となっており、従って出力
電流ｒ８は７１．に等しい。このトランジスタＴ８はト
ランジスタＴ９およびＴ、。の差動対を有するスイッチ
ング装置４に接続されている。トランジスタＴ、。のベ
ースは基準入力端子１４に接続され、トランジスタＴ９
のベースは制御入力端子１６に接続され、トランジスタ
Ｔ９のコレクタは正電源端子２０に接続され、トランジ
スタＴＩＯのコレクタは基準電流源２に接続されてい−
る。
ており、この制御装置は第２Ｎ流源トランジスタＴ８を
有し、そのベース−エミッタ接合はトランジスタＴ１の
ベース−エミッタ接合と並列に接続されている。このト
ランジスタＴ８のエミッタ面積はトランジスタＴ１のエ
ミッタ面積に対し７：１の比となっており、従って出力
電流ｒ８は７１．に等しい。このトランジスタＴ８はト
ランジスタＴ９およびＴ、。の差動対を有するスイッチ
ング装置４に接続されている。トランジスタＴ、。のベ
ースは基準入力端子１４に接続され、トランジスタＴ９
のベースは制御入力端子１６に接続され、トランジスタ
Ｔ９のコレクタは正電源端子２０に接続され、トランジ
スタＴＩＯのコレクタは基準電流源２に接続されてい−
る。
第１図に示す回路は以下のように動作する。制御装置３
０の入力端子１６に対する制御信号は論理回路（図示せ
ず）によりデジタル入力ワードから取出される。このデ
ジタル入力ワードの上位３ビツトが零である場合に、こ
の論理回路はトランジスタＴ、。のベースにおける基準
電圧よりも低い制御信号を入力端子１６に対して発生せ
しめる。この場合、デジタル入力ワードの下位３ビツト
が入力端子１１〜１３に供給される。上位３ビツトの１
つが１となると、論理回路はトランジスタＴＩＯのベー
スにおける基準電圧に比べて高い制御信号を入力端子１
６に対して発生する。この場合、デジタル入力ワードの
上位３ビツトが入力端子１１〜１３に供給される。制御
装置３０の入力端子１６における制御信号がトランジス
タＴＩＯのベースにおける基準電圧に比べて低い場合に
は、トランジスタＴ８のコレクタは基準電流源２に接続
される。従って電流Ｔ８＝７■＋ける基準電圧よりも高
い場合には、電流■８がトランジスタＴ、を経て正電流
源２０に引かれる。この場合、基準トランジスタＴ、に
は電流１１−Ｌ＠ｆが流れる。従って、電流源トランジ
スタＴ３． Ｔ、およびＴ５の出力電流はそれぞれ、Ｉ
３＝ Ｌｅｒ 、 １．−２ ＬｅｆおよびＩ、−４Ｉ
、、、となる。従って、デジタル−アナログ変換器の出
力電流はＴ ｒｅｆのステップで０から７Ｉ、ｅｆまで
増大しうる。０から−Ｌｅｆまでの範囲ではＩ ｒａｔ
から７１ｒｅｆまでの範囲の電流が発生されず、消費さ
れない（用いられない）為に、効率が可成り改善される
。
０の入力端子１６に対する制御信号は論理回路（図示せ
ず）によりデジタル入力ワードから取出される。このデ
ジタル入力ワードの上位３ビツトが零である場合に、こ
の論理回路はトランジスタＴ、。のベースにおける基準
電圧よりも低い制御信号を入力端子１６に対して発生せ
しめる。この場合、デジタル入力ワードの下位３ビツト
が入力端子１１〜１３に供給される。上位３ビツトの１
つが１となると、論理回路はトランジスタＴＩＯのベー
スにおける基準電圧に比べて高い制御信号を入力端子１
６に対して発生する。この場合、デジタル入力ワードの
上位３ビツトが入力端子１１〜１３に供給される。制御
装置３０の入力端子１６における制御信号がトランジス
タＴＩＯのベースにおける基準電圧に比べて低い場合に
は、トランジスタＴ８のコレクタは基準電流源２に接続
される。従って電流Ｔ８＝７■＋ける基準電圧よりも高
い場合には、電流■８がトランジスタＴ、を経て正電流
源２０に引かれる。この場合、基準トランジスタＴ、に
は電流１１−Ｌ＠ｆが流れる。従って、電流源トランジ
スタＴ３． Ｔ、およびＴ５の出力電流はそれぞれ、Ｉ
３＝ Ｌｅｒ 、 １．−２ ＬｅｆおよびＩ、−４Ｉ
、、、となる。従って、デジタル−アナログ変換器の出
力電流はＴ ｒｅｆのステップで０から７Ｉ、ｅｆまで
増大しうる。０から−Ｌｅｆまでの範囲ではＩ ｒａｔ
から７１ｒｅｆまでの範囲の電流が発生されず、消費さ
れない（用いられない）為に、効率が可成り改善される
。
本発明によるデジタル−アナログ変換器の第２実施例を
第２図につき説明する。この第２図において、第１図と
同じ機能を行う部分には第１図と同じ符号を付した。本
例のデジタル−アナログ変換器は、制御装置が第２電流
源トランジスタＴ、１を有し、そのベース−エミッタ接
合が電流源ト・ランジスタＴ８に加えてトランジスタＴ
、のベース−エミッタ接合に並列に接続されているとい
う点で第１図のデジタル−アナログ変換器と相違する。
第２図につき説明する。この第２図において、第１図と
同じ機能を行う部分には第１図と同じ符号を付した。本
例のデジタル−アナログ変換器は、制御装置が第２電流
源トランジスタＴ、１を有し、そのベース−エミッタ接
合が電流源ト・ランジスタＴ８に加えてトランジスタＴ
、のベース−エミッタ接合に並列に接続されているとい
う点で第１図のデジタル−アナログ変換器と相違する。
トランジスタＴｌｌ のエミッタ面積はトランジスタＴ
１のエミッタ面積に対し５６：１の比とし、このトラン
ジスタＴ１１ の出力電流を１．、−５６１．とする。
１のエミッタ面積に対し５６：１の比とし、このトラン
ジスタＴ１１ の出力電流を１．、−５６１．とする。
このトランジスタＴ１１ は、トランジスタＴＩ２およ
びＴＩ３を有するスイッチング装置５により、制御入力
端子１７における電圧がトランジスタＴＩ２のベース１
４における基準電圧よりも高い場合に、正電源端子２０
に接続され、制御入力端子１７における電圧が上記のベ
ース１４における基準電圧よりも低い場合に基準電流源
２に接続される。このデジタル−アナログ変換器によれ
ば、出力電流範囲は３ステツプで増大する。電流源トラ
ンジスタＴ８およびＴｌ＋が基準電流源２に接続される
場合には基準トラン■ ジスタＴ１における電流はＩ、−−Ｌａｆ となる。
びＴＩ３を有するスイッチング装置５により、制御入力
端子１７における電圧がトランジスタＴＩ２のベース１
４における基準電圧よりも高い場合に、正電源端子２０
に接続され、制御入力端子１７における電圧が上記のベ
ース１４における基準電圧よりも低い場合に基準電流源
２に接続される。このデジタル−アナログ変換器によれ
ば、出力電流範囲は３ステツプで増大する。電流源トラ
ンジスタＴ８およびＴｌ＋が基準電流源２に接続される
場合には基準トラン■ ジスタＴ１における電流はＩ、−−Ｌａｆ となる。
ンジスクＴ８のみが基準電流源２に接続される場合には
、トランジスタＴ、に電流１１− Ｌｅｆが流れ、電
流Ｉ８およびＩＩ＋ の双方が正電源端子２０に引かれ
る場合には、トランジスタＴ、における電流は
□１１＝Ｌｅｆ となる。この場合の出力電流範
囲は第１図に示したデジタル−アナログ変換器に対して
説明した通りである。
、トランジスタＴ、に電流１１− Ｌｅｆが流れ、電
流Ｉ８およびＩＩ＋ の双方が正電源端子２０に引かれ
る場合には、トランジスタＴ、における電流は
□１１＝Ｌｅｆ となる。この場合の出力電流範
囲は第１図に示したデジタル−アナログ変換器に対して
説明した通りである。
次に、本発明によるデジタル−アナログ変換器 、の
第３実施例を第３図につき説明する。この第３図におい
ても第１図と同じ・機能を行う部分に第１図と同じ符号
を付した。本例のデジタル−アナログ変換器は、トラン
ジスタＴ８からの電流Ｉ８は正電源端子２０に伝達され
ずにトランジスタＴ、’Ｗｍ−ｃ電流源トランジスタＴ
３の出力端に伝達されるという□点で第１図に示すデジ
タル−アナログ変換器と相違する。電流源トランジスタ
Ｔ８がトランジスタＴ１゜換器０出力電流範囲ｉｔ 、
Ｉ・、・・（Ｄｒ’＝ｆｙ７′Ｔ。
第３実施例を第３図につき説明する。この第３図におい
ても第１図と同じ・機能を行う部分に第１図と同じ符号
を付した。本例のデジタル−アナログ変換器は、トラン
ジスタＴ８からの電流Ｉ８は正電源端子２０に伝達され
ずにトランジスタＴ、’Ｗｍ−ｃ電流源トランジスタＴ
３の出力端に伝達されるという□点で第１図に示すデジ
タル−アナログ変換器と相違する。電流源トランジスタ
Ｔ８がトランジスタＴ１゜換器０出力電流範囲ｉｔ 、
Ｉ・、・・（Ｄｒ’＝ｆｙ７′Ｔ。
ヵ、’）７．１ｒａｆよ□イ、ｔ６４゜１．ア、ユタＴ
８娑）ランジスタＴ、を経てトランジスタＴ３に接続さ
れる場合には、トランジスタＴ１に全基準電流Ｉ ｒｅ
ｆが流れる。従って、スイッチング装置３．ｌ 、
には合計で８１ｒｅｆの電流が流れる。従ってデジタル
−アナログ変換器の出力電流は２Ｉｒ８ｆのステップで
２１ｒｅｆから１４１ｒ、ｆまで増大しうる。電流源ト
ランジスタＴ８からの電流■８は、このトランジスタＴ
８が基準電流源トランジスタ２に接続されていないｉ合
には最早や正電源端子２９に引かれない為、デジタル−
アナログ変換器の効率は更に増大する。
８娑）ランジスタＴ、を経てトランジスタＴ３に接続さ
れる場合には、トランジスタＴ１に全基準電流Ｉ ｒｅ
ｆが流れる。従って、スイッチング装置３．ｌ 、
には合計で８１ｒｅｆの電流が流れる。従ってデジタル
−アナログ変換器の出力電流は２Ｉｒ８ｆのステップで
２１ｒｅｆから１４１ｒ、ｆまで増大しうる。電流源ト
ランジスタＴ８からの電流■８は、このトランジスタＴ
８が基準電流源トランジスタ２に接続されていないｉ合
には最早や正電源端子２９に引かれない為、デジタル−
アナログ変換器の効率は更に増大する。
本発明は前述、した実施例のみに限定されるものでは、
ない。例え′ば、電流源トランジスタと基準トランジス
タ□との電流、間の比はこれらトランジスタのエミ・イ
タ、ライン中に抵抗を配置することにより調整するこ１
とも□できる。或いはまた、第１電流源トランジス多の
エミッタをＲ，−２Ｒ回路網に接続する。ことかで；き
る。更に、電流源ト・ランジスタからの電流を切換え′
るスイッチング装置を他のいかなる方法で構成すること
もできる。更に、トランジスタＴ２によるトランジスタ
Ｔ１のコレクタおよびベース間の帰還を□他の方法で、
例えば演算増幅器により得ることもできる。
ない。例え′ば、電流源トランジスタと基準トランジス
タ□との電流、間の比はこれらトランジスタのエミ・イ
タ、ライン中に抵抗を配置することにより調整するこ１
とも□できる。或いはまた、第１電流源トランジス多の
エミッタをＲ，−２Ｒ回路網に接続する。ことかで；き
る。更に、電流源ト・ランジスタからの電流を切換え′
るスイッチング装置を他のいかなる方法で構成すること
もできる。更に、トランジスタＴ２によるトランジスタ
Ｔ１のコレクタおよびベース間の帰還を□他の方法で、
例えば演算増幅器により得ることもできる。
゛１８
第１図は、本発明によるデジタル−アナログ変換器の第
１実施例を示す回路図、 第２図は、同じくその第２実施例を示す回路図、第３図
は、同じくその第３実施例を示す回路図である。 ２・・・基準電流源 ３、１．３．２．３．３．４．５・パ・スイッチング装
置１０・・・負電源端子 １１．、１２．１３・・
・入力端子１４・・・基準電圧端子 １５・・・出力
端子１６、１７・・・制御入力端子 ２０・・・正電源端子 ３０・・・制御装置
□Ｔ１・・・基準トランジスタ
１実施例を示す回路図、 第２図は、同じくその第２実施例を示す回路図、第３図
は、同じくその第３実施例を示す回路図である。 ２・・・基準電流源 ３、１．３．２．３．３．４．５・パ・スイッチング装
置１０・・・負電源端子 １１．、１２．１３・・
・入力端子１４・・・基準電圧端子 １５・・・出力
端子１６、１７・・・制御入力端子 ２０・・・正電源端子 ３０・・・制御装置
□Ｔ１・・・基準トランジスタ
Claims (1)
- 【特許請求の範囲】 １、デジタル入力符号をアナログ出力電流に変換するデ
ジタル−アナログ変換器であって、基準電流を生じる基
準電流源と、 この基準電流源に結合された基準トランジ スタと、 複数の第１電流源トランジスタであって、 これら第１電流源トランジスタのベースが前記の基準ト
ランジスタのベースに結合され、これら第１電流源トラ
ンジスタのコレクタ−エミッタ電流がそれぞれ前記の基
準トランジスタのコレクタ−エミッタ電流に対し所定の
比となっている当該第１電流源トランジスタと、 前記の複数の第１電流源トランジスタと同 じ個数の複数の第１スイッチング装置であって、これら
第１スイッチング装置の各々は関連の電流源トランジス
タからの電流をデジタル入力符号に応じて、アナログ出
力電流が得られる加算点に、或いは定電位点に切換える
ようになっている当該第１スイッチング装置と を具えているデジタル−アナログ変換器において、最小
アナログ出力電流に相当するデジタル入力符号の第１の
値と、最大アナログ出力電流に相当するデジタル入力符
号の第２の値との間で、前記の基準トランジスタのコレ
クタ−エミッタ電流を、前記の基準電流源からの基準電
流の一部からこの基準電流のほぼ全部までステップ状に
増大せしめる制御装置が設けられていることを特徴とす
るデジタル−アナログ変換器。 ２、特許請求の範囲第１項に記載のデジタル−アナログ
変換器において、前記の制御装置は各ステップに対し第
２電流源トランジスタを有しており、該第２電流源トラ
ンジスタのベースは基準トランジスタのベースに結合さ
れ、前記第２電流源トランジスタの電流は基準トランジ
スタの電流に対して所定の比となっており、前記の制御
装置は更に各第２電流源トランジスタに対し第２スイッ
チング装置を有しており、該第２スイッチング装置は関
連の第２電流源トランジスタを基準電流源或いは固定電
位点に接続するようになっていることを特徴とするデジ
タル−アナログ変換器。 ３、特許請求の範囲第２項に記載のデジタル−アナログ
変換器において、少なくとも１つの第２電流源トランジ
スタの第２スイッチング装置は関連の第２電流源トラン
ジスタを基準電流源或いは第１電流源トランジスタの１
つに接続するようになっていることを特徴とするデジタ
ル−アナログ変換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8500086A NL8500086A (nl) | 1985-01-16 | 1985-01-16 | Digitaal-analoog omzetter. |
| NL8500086 | 1985-01-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61191125A true JPS61191125A (ja) | 1986-08-25 |
| JPH0652873B2 JPH0652873B2 (ja) | 1994-07-06 |
Family
ID=19845365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61004433A Expired - Lifetime JPH0652873B2 (ja) | 1985-01-16 | 1986-01-14 | デジタル−アナログ変換器 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4712091A (ja) |
| EP (1) | EP0188021B1 (ja) |
| JP (1) | JPH0652873B2 (ja) |
| KR (1) | KR930009435B1 (ja) |
| CN (1) | CN1003340B (ja) |
| CA (1) | CA1275737C (ja) |
| DE (1) | DE3576259D1 (ja) |
| NL (1) | NL8500086A (ja) |
| SG (1) | SG88290G (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02309719A (ja) * | 1989-05-24 | 1990-12-25 | Matsushita Electric Ind Co Ltd | カレントミラー回路 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4864215A (en) * | 1988-02-16 | 1989-09-05 | U.S. Philips Corp. | Current source arrangement |
| US4859930A (en) * | 1988-02-16 | 1989-08-22 | Schouwenaars Hendrikus J | Current source arrangement |
| US4814688A (en) * | 1988-03-03 | 1989-03-21 | Brooktree Corporation | Reference generator |
| US5184129A (en) * | 1989-09-13 | 1993-02-02 | Advanced Micro Devices, Inc. | Switchable DAC with current surge protection |
| US5012178A (en) * | 1990-03-19 | 1991-04-30 | Triquint Semiconductor, Inc. | Low noise DAC current source topology |
| US5148164A (en) * | 1990-04-23 | 1992-09-15 | Mitsubishi Denki Kabushiki Kaisha | Current generating device for complementarily generating two currents of different magnitudes in response to one-bit data |
| US5243239A (en) * | 1991-01-22 | 1993-09-07 | Information Storage Devices, Inc. | Integrated MOSFET resistance and oscillator frequency control and trim methods and apparatus |
| US5361068A (en) * | 1993-04-02 | 1994-11-01 | National Semiconductor Corporation | Low-current digital-to-analog converter |
| US5461337A (en) * | 1994-01-18 | 1995-10-24 | Texas Instruments Incorporated | System for providing linear time position variations in write precompensation circuit for use in disk drive systems |
| JPH10276093A (ja) * | 1997-03-28 | 1998-10-13 | Sony Corp | Ｄ／ａ変換器 |
| DE10053914C2 (de) * | 2000-10-31 | 2003-05-22 | Infineon Technologies Ag | Digital/Analog-Wandler mit programmierbarer Verstärkung |
| JP2003345306A (ja) * | 2002-05-23 | 2003-12-03 | Sanyo Electric Co Ltd | 表示装置 |
| JP4053433B2 (ja) * | 2003-01-07 | 2008-02-27 | 株式会社半導体エネルギー研究所 | 電流出力ｄａコンバータ回路、表示装置及び電子機器 |
| GB0407010D0 (en) * | 2004-03-27 | 2004-04-28 | Koninkl Philips Electronics Nv | Digital to analogue converters |
| DE102005017304B3 (de) * | 2005-04-14 | 2006-11-02 | Infineon Technologies Ag | Digital/Analog-Wandler mit Selbstkalibrierung |
| DE102005017305B4 (de) * | 2005-04-14 | 2012-01-26 | Lantiq Deutschland Gmbh | Segmentierter Digital/Analog-Wandler, Verfahren zum Online-Kalibrieren des Digital/Analog-Wandlers sowie Verfahren zum Betreiben des segmentierten Digital/Analog-Wandlers |
| DE102005030563B4 (de) * | 2005-06-30 | 2009-07-09 | Infineon Technologies Ag | Mehrkanal-Digital/Analog-Wandleranordnung |
| US9136864B1 (en) * | 2014-02-26 | 2015-09-15 | Maxim Integrated Products, Inc. | Method for trimming segment currents in current steering DAC based on most back gate voltage modulation |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5329059A (en) * | 1976-08-30 | 1978-03-17 | Nec Corp | Digital-to-analogue converter circuit |
| JPS53119657A (en) * | 1977-03-29 | 1978-10-19 | Fujitsu Ltd | Digital-to-analog converter |
| JPS58133027A (ja) * | 1982-02-03 | 1983-08-08 | Hitachi Ltd | デジタル・アナログ変換器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3961326A (en) * | 1974-09-12 | 1976-06-01 | Analog Devices, Inc. | Solid state digital to analog converter |
| US3940760A (en) * | 1975-03-21 | 1976-02-24 | Analog Devices, Inc. | Digital-to-analog converter with current source transistors operated accurately at different current densities |
-
1985
- 1985-01-16 NL NL8500086A patent/NL8500086A/nl not_active Application Discontinuation
- 1985-12-13 EP EP85202062A patent/EP0188021B1/en not_active Expired - Lifetime
- 1985-12-13 DE DE8585202062T patent/DE3576259D1/de not_active Expired - Lifetime
- 1985-12-20 US US06/811,237 patent/US4712091A/en not_active Expired - Fee Related
-
1986
- 1986-01-10 CA CA000499400A patent/CA1275737C/en not_active Expired - Lifetime
- 1986-01-14 JP JP61004433A patent/JPH0652873B2/ja not_active Expired - Lifetime
- 1986-01-14 CN CN86100158.3A patent/CN1003340B/zh not_active Expired
- 1986-01-14 KR KR1019860000168A patent/KR930009435B1/ko not_active Expired - Fee Related
-
1990
- 1990-10-25 SG SG882/90A patent/SG88290G/en unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5329059A (en) * | 1976-08-30 | 1978-03-17 | Nec Corp | Digital-to-analogue converter circuit |
| JPS53119657A (en) * | 1977-03-29 | 1978-10-19 | Fujitsu Ltd | Digital-to-analog converter |
| JPS58133027A (ja) * | 1982-02-03 | 1983-08-08 | Hitachi Ltd | デジタル・アナログ変換器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02309719A (ja) * | 1989-05-24 | 1990-12-25 | Matsushita Electric Ind Co Ltd | カレントミラー回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1003340B (zh) | 1989-02-15 |
| CN86100158A (zh) | 1986-07-16 |
| CA1275737C (en) | 1990-10-30 |
| SG88290G (en) | 1990-12-21 |
| JPH0652873B2 (ja) | 1994-07-06 |
| DE3576259D1 (de) | 1990-04-05 |
| US4712091A (en) | 1987-12-08 |
| NL8500086A (nl) | 1986-08-18 |
| KR930009435B1 (ko) | 1993-10-04 |
| KR860006169A (ko) | 1986-08-18 |
| EP0188021B1 (en) | 1990-02-28 |
| EP0188021A1 (en) | 1986-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61191125A (ja) | デジタル−アナログ変換器 | |
| JPS61210723A (ja) | デジタル‐アナログ変換器 | |
| US4571507A (en) | Successive approximation analog-to-digital converter | |
| US4383248A (en) | Latchable fast settling digital to analog converter bit switch | |
| US4779059A (en) | Current mirror circuit | |
| JPH0123966B2 (ja) | ||
| JPH0243371B2 (ja) | ||
| CA1160752A (en) | Programmable two-quadrant transconductance amplifier | |
| US4739192A (en) | Fast settling digital to analog converter bit switch | |
| JPS6017261B2 (ja) | デジタル−アナログ変換回路 | |
| US3815123A (en) | Ladder termination circuit | |
| JP3063657B2 (ja) | サンプルホールド回路 | |
| JPH04217120A (ja) | ディジタル・アナログ変換器 | |
| US3714599A (en) | Ladder termination circuit | |
| JPH0831795B2 (ja) | デジタルアナログ変換器 | |
| EP0090104B1 (en) | Dual polarity switchable operational amplifier circuit | |
| JPS6058554B2 (ja) | バイポーラメモリセルを有するレジスタ素子 | |
| US6617886B2 (en) | Differential pair with high output signal crossover | |
| US5502413A (en) | Switchable constant gain summing circuit | |
| SU1091318A1 (ru) | Компаратор тока | |
| JPS619020A (ja) | Ａ／ｄ変換回路 | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JPH0445199Y2 (ja) | ||
| JPS63146617A (ja) | 半導体集積回路装置 | |
| JPH0779245B2 (ja) | Ｄ／ａコンバータ回路 |