JPH02309785A

JPH02309785A - バーストゲートパルス切り換え装置

Info

Publication number: JPH02309785A
Application number: JP1130768A
Authority: JP
Inventors: Hiroshi Miyamoto; 博史宮本; Kenkichi Oura; 大浦　研吉; Yoshio Higashida; 東田　吉夫; Tomohiro Kitajima; 北嶋　智浩
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-05-24
Filing date: 1989-05-24
Publication date: 1990-12-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、磁気録画再生装置におけるバーストゲートパ
ルス切り換え装置に関するものである。

従来の技術従来、磁気録画再生装置において、位相比較回路および
キラー回路で用いられるバーストゲートパルスは、第２
のバーストゲートパルスの１種類であった。

第４図は従来の磁気録画再生装置において、バーストゲ
ートパルスにより動作する回路とバーストゲートパルス
形成回路との関係を示すブロック図である。第４図にお
いて、１はバーストゲートパルス形成回路で、バースト
増幅回路および自妨振幅制御回路２と位相比較回路およ
びキラー回路３にそれぞれ接続されている。

このように構成されたバーストゲートパルスに関する一
連のシステムについて、以下その動作を説明する。まず
、バーストゲートパルス形成回路１に入力端子１１から
はバースト信号が、また入力Ｃｆ；子１２からは水平同
期信号がそれぞれ印加される。

この２入力から、バーストゲートパルス形成回路１に３
３いて、第１のバーストゲートパルスａと第２のバース
トゲートパルスｂの２種類のバーストゲートパルスが形
成される。この第１のバーストゲートパルスａは出力端
子１３からバースト増幅回路および自動振幅制御回路２
に入力され、第２のバーストゲートパルスｂは出力端子
１４から位相比較回路およびキラー回路３に入力される
。

発明が解決しようとする課題しかしながら、従来の方式では、第２のバーストゲート
パルスｂはバースト信号を基本にして作成されるアナロ
グ方式を採用しているため、バースト信号のレベルによ
っては、第２のバーストゲートパルスｂが形成されない
などの問題が生じ、色信号処理回路における佼相制御時
等に特に問題となる。

本発明は上記問題を解決するもので、第２のバーストゲ
ートパルスの欠落の如何にかかわらず、位相比較回路お
よびキラー回路が安定に動作できるようにするためのバ
ーストゲートパルス切り換え装置を提供することを目的
とするものである。

課題を解決するための手段上記課題を解決するために、本光明のバーストゲートパ
ルス切り換え装置は、たとえば３個のＤ型フリップフロ
ップと１０個のインバータから構成され、バーストゲー
トパルス形成回路より出力されて、所定の回路を動作さ
せるのに用いられる第１のバーストゲートパルスと第２
のバーストゲートパルスを２入力とし、前記第１のバー
ストゲートパルスと第２のバーストゲートパルスがとも
に入力されているときは、前記第２のバーストゲートパ
ルスを出力し、前記第２のバーストゲートパルスが入力
されないときは、前記第１のバーストゲートパルスをこ
れに代えて出力するように構成したものである。

作用上記構成により、第２のバーストゲートパルスが欠落し
たとき、この欠落部分を自動的に第１のバーストゲート
パルスに切り換えて、位相比較回路およびキラー回路に
供給し、該当回路の動作を安定化させるようにすること
ができる。

実施例以下、本発明の一実施例について、図面を参照しながら
説明する。

第１図は本発明のバーストゲートパルス切り換え装置の
配置を説明するためのブロック図を示す。

第１図において、バーストゲートパルス形成回路１、バ
ースト増幅回路および自動振幅制御回路２、位相比較回
路およびキラー回路３は従来の第４図のものと同じであ
り、バースト形成口１１の入力端子１１．１２にはそれ
ぞれバースト信号と水平同期信号が入力され、バースト
ゲートパルス形成回路１の出力端子１３．１４には（れ
ぞれ第１のバーストゲートパルスａと第２のバーストゲ
ートパルスｂが出力きれることも同じである。

さらに、バーストゲートパルス形成回路１と位相比較回
路Ｊ３よびキラー回路３の間に介装されるバーストゲー
トパルス切り換え回路４は１つの出力端子１５と４つの
入力端子１６．１７．１８．１９を有し、このバースト
ゲートパルス切り換え回路４の出力端子１５は位相比較
回路およびキラー回路３に接続され、入力端子１６．１
７にはバーストゲートパルス形成回路１の出力端子１３
．１４がそれぞれ接続され、さらに、入力端子１８．１
９にはそれぞれリセット信号と制御信号が入力される。

第２図は第１図のバーストゲートパルス切り換え回路の
一実施例を示す回路図である。第２図において、出力端
子１５にはインバータ２９の出力端子とインバータ３０
の出力端子がＡＮＤで接続され、インバータ２９の入力
端子は入力端子１７とＤ型フリップフロップ３３のＱ出
力端子がＡＮＤで接続され、インバータ３０の入力端子
はＤ型フリップフロップ３３のＱ出力端子とインバータ
２７の出力端子がＡＮＤで接続されている。また、入力
端子１６はＤ型フリップフロップ３１の〒入力端子とイ
ンバータ２１の入力端子に接続され、入力端子１７はイ
ンバータ２２の入力端子にも接続されている。インバー
タ２２の出力端子はインバータ２１の３つの出力端子の
うちの１つの出力端子とＡＮＤを取って、インバータ２
３の入力端子に接続される。一方、インバータ２１の３
つの出力端子の残る２つはそれぞれＤ型フリップフロッ
プ３２オよびＤ型フリップフロップ３３の〒入力端子と
インバータ２７の入力端子に接続されている。また、入
力端子１８はインバータ２５の入力端子に接続され、イ
ンバータの２つの出力端子のうちの１つはインバータ２
３の出力端子とＡＮＤを取ってインバータ２４の入力端
子に接続され、インバータ２４の出力端子はＤ型フリッ
プフロップ３１のリセット入力端子に接続される。さら
に、入力端子１９はインバータ２６の入力端子に接続さ
れ、インバータ２６出力端子はインバータ２５の２つの
出力端子の残る１つとＡＮＤを取ってインバータ２８の
入力端子に接続され、インバータ２８の出力端子は］〕
型フリップフロップ３２とＤ型フリップフロップ３３の
リセット入力端子に接続されている。そして、Ｄ型フリ
ップフロップ３１のＤ入力端子は０ＰＥＮとし、そのＱ
出力端子はＤ型フリップフロップ３２のＤ入力端子に接
続され、Ｄ型フリップフロップ３２のＱ出力端子はＤ型
フリップフロップ３３のＤ入力端子に接続されている。

このように構成された本実施例の動作について以下第２
図の回路図およびそのタイミングチャートの第３図を用
いて説明する。

まず、第３図にあるように、入力端子１８にリセット信
号が入力され、回路が初期状態に入ると、Ｄ型フリップ
フロップ３１．３２．３３がリセットされ、それぞれの
Ｑ、Ｑ出力端子はＬＯＷ、）−１１Ｇ　ｌ−１状態とな
る。したがって、インバータ２９の入力端子はＬＯＷと
なり、また、インバータ３０の入力端子は入力端子１６
の第１のバーストゲートパルスａの入力がそのまま入力
され、その結果、出力端子１５には入力端子１６の第１
のバーストゲートパルスａの入力の反転されたものが出
力される。そして、第３図にあるように、入力端子１６
と１７にそれぞれ第１のバーストゲートパルスａと第２
のバーストゲートパルスｂが入力されると、最初の第１
のバーストゲートパルスａの立ち下がりで、Ｄ型フリッ
プフロップ３１のＱ出力がＬＯＷになるが、第２のバー
ストゲートパルスｂの入力により、Ｄ型フリップフロッ
プ３１がリセットされ、そのＱ出力がＨ［Ｇ１−１にな
り、第１のバーストゲートパルスａの立ち上がりで、Ｄ
型フリップフロップ３２のＱ出力はＨＩＧＨになり、２
つ目の第１のバーストゲートパルスａの立ち上がりによ
り、Ｄ型フリップフロップ３３の０１Ｑ出力端子がそれ
ぞれＨＩＧＨ。

ＬＯＷとなる。したがって、インバータ２９の入力は入
力端子１７の入力がそのまま入力され、また、インバー
タ３０の入力はＬＯＷとなるので出力端子１５には次の
入力端子１７の入力の反転されたものが出力される。こ
れは、第２のパーストゲートに欠落がない限り、同様に
、出力端子１５には、入力端子１７の第２のバーストゲ
ートパルスｂの入力の反転されたものが出力きれる。

しかし、第３図にあるように、入力端子１７の第２のバ
ーストゲートパルスｂの入力が欠落すると、先で説明し
たＤ型フリップフロップ３１のリセットが行われず、そ
のＱ出力はＬＯＷとなり、入力端子１６の第１のバース
トゲートパルスａの立ち上がりにより、Ｄ型フリップフ
ロップ３２のＱ出力はＬＯＷとなり、入力端子１７の第
２のバーストゲートパルスが欠落して、入力端子１６に
第１のバーストゲートパルスａがもう１つ入ると、その
立ち上がりで、Ｄ型フリップフロップ３３のＱ、Ｑ出力
端子がそれぞれＬＯＷ、ト１１　Ｇ　ｌ−１となり、イ
ンバータ２９の入力端子はＬＯＷとなり、また、インバ
ータ３０の入力端子には入力端子１６の入力がそのまま
入力され、出力端子１５には、入力端子１６の第１のバ
ーストゲートパルスａの入力の反転されたものが出力さ
れる。

一方、入力端子１９に制ＷＪ信号としてＨＩＧＨを入力
すると、Ｄ型フリップフロップ３２．３３がリセットさ
れ、入力端子１７の第２のバーストゲートパルスｂの入
力の欠落のいかんにかかわらず、常に、出力端子１５に
は入力端子１６の第１のバーストゲートパルスａの入力
の反転されたものが出力される。

このように、本実施例によれば、第２のバーストゲート
パルスｂの欠落時には、水平同期期間の２（３後に、第
１のバーストゲートパルスａが出力され、また、制御信
号を用いることにより、第２のバーストゲートパルスｂ
の入力の欠落の如何にかかわらず、常に、第１のバース
トゲートパルスａを出力することができる。

発明の効果以上のように、本発明によれば、バーストゲートパルス
切り換え回路を設けることで、位相比較回路およびキラ
ー回路を駆動させるバーストゲートパルスを、通常使用
される第２のバーストゲートパルスの欠落時においても
、自動的に第１のバーストゲートパルスに切り換えるこ
とにより、位相比較回路およびキラー回路を正常に動作
させることができるものである。

【図面の簡単な説明】

第１図は、本発明におけるバーストゲートパルス切り換
え回路の配置を示すブロック図、第２図は本発明の一実
施例におけるバーストゲートパルス切り換え回路の回路
図、第３図は同バーストゲートパルス切り換え回路のタ
イミングチャート図、第４図は磁気録画再生装置におい
てバーストゲートパルス形成回路とこのバーストゲート
パルスにより動作する回路との関係を示すブロック図で
ある。１・・・バーストゲートパルス形成回路、２・・・バー
スト増幅回路および自動振幅制御回路、３・・・位相比
較回路およびキラー回路、４・・・バーストゲートパル
ス切り換え回路、１１・・・バースト信号入力端子、１
２・・・水平同期信号入力端子、１３・・・第１のバー
ストゲートパルス出力端子、１４・・・第２のバースト
ゲートパルス出力端子、１５・・・バーストゲートパル
ス切り換え回路の出力端子、１６・・・第１のバースト
ゲートパルス入力端子、１７・・・第２のバーストゲー
トパルス入力端子、１８・・・リセット信号入力端子、
１９・・・制御信号入力端子。代理人　　　森　　本　　義　　弘第１図

Claims

【特許請求の範囲】

１、磁気録画再生装置において、Ｄ型フリップフロップ
とインバータより構成され、バーストゲートパルス形成
回路より出力され、各別に所定の回路を動作させるのに
用いられる第１のバーストゲートパルスと第２のバース
トゲートパルスを２入力とし、前記第１のバーストゲー
トパルスと第２のバーストゲートパルスがともに入力さ
れているときは、前記第２のバーストゲートパルスを出
力し、前記第２のバーストゲートパルスが入力されない
ときに、前記第１のバーストゲートパルスを出力するよ
うに構成されていることを特徴とするバーストゲートパ
ルス切り換え装置。