JPH02310941A - バンプを有するプリント回路基板およびバンプの形成方法 - Google Patents
バンプを有するプリント回路基板およびバンプの形成方法Info
- Publication number
- JPH02310941A JPH02310941A JP1131558A JP13155889A JPH02310941A JP H02310941 A JPH02310941 A JP H02310941A JP 1131558 A JP1131558 A JP 1131558A JP 13155889 A JP13155889 A JP 13155889A JP H02310941 A JPH02310941 A JP H02310941A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- bumps
- plating
- height
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はＦＰＣ等のプリント回路基板の接続部やランド
部における接続端子としてのバンプを有するプリント回
路基板およびそのバンプの形成方法に関し、特に、プリ
ント回路基板にバンプの高さまでめっきを厚付けし、こ
のめっきをエツチングすることにより均一で背の高いバ
ンプを有するプリント回路基板およびそのバンプの形成
方法に関する。
部における接続端子としてのバンプを有するプリント回
路基板およびそのバンプの形成方法に関し、特に、プリ
ント回路基板にバンプの高さまでめっきを厚付けし、こ
のめっきをエツチングすることにより均一で背の高いバ
ンプを有するプリント回路基板およびそのバンプの形成
方法に関する。
［従来の技術］
通常、ＦＰＣはカバーレイフィルムで被覆するが、接続
用端子部や部品実装用のランド部にカバーレイフィルム
がかぶさらないように予じめカバーレイフィルムの該当
部分にドリルやパンチで穴を設けておいてから被覆する
。しかしこのままでは相手側の回路パターンとの接触は
一般的に困難であり、したがって何らかの方法で穴の部
分に接続用の突起（バンプ）を設ける必要がある。
用端子部や部品実装用のランド部にカバーレイフィルム
がかぶさらないように予じめカバーレイフィルムの該当
部分にドリルやパンチで穴を設けておいてから被覆する
。しかしこのままでは相手側の回路パターンとの接触は
一般的に困難であり、したがって何らかの方法で穴の部
分に接続用の突起（バンプ）を設ける必要がある。
そして、このようなバンプを形成する方法は、例えば、
特開昭６３−９８１８６号公報および特開昭５・７−１
５２１４７号公報に開示されている。
特開昭６３−９８１８６号公報および特開昭５・７−１
５２１４７号公報に開示されている。
特開昭６３−９８１８６号公報に開示された方法は、基
板回路の導体に接続するスルホール穴にフラックスを供
給し、その上にはんだボールを付着させそしてこれを溶
融することによりスルホール穴の開口部にはんだ隆起体
を形成するものである。
板回路の導体に接続するスルホール穴にフラックスを供
給し、その上にはんだボールを付着させそしてこれを溶
融することによりスルホール穴の開口部にはんだ隆起体
を形成するものである。
特開昭５７−１５２１４７号公報に記載された方法にお
いては、まず、ガラス等の基板上に金属突起が形成され
、そしてこの金属突起がＦＰＣの金属リードに転写され
る。
いては、まず、ガラス等の基板上に金属突起が形成され
、そしてこの金属突起がＦＰＣの金属リードに転写され
る。
また他にも、ＦＰＣの回路パターンの該当部分を裏側か
らビン状の治具で突き上げることによりバンプを形成す
る方法もある。
らビン状の治具で突き上げることによりバンプを形成す
る方法もある。
［発明が解決しようとする課題］
しかしながら、ハンダボールを付着させる方法において
は、スルホール用の穴をあける必要がある。また、その
穴径は一般的には０．４ｍｍφが最小であり、さらにそ
の上にハンダボールを置くため．バンプのサイズは約１
ｍｍφとなる。このサイズは最適な条件でも２５０μｍ
φ以下にすることはできず、したがって、ファインパタ
ーンのＦＰＣに対してはこの方法を用いることができな
い、また、各スルホール穴上に確実に１個づつしかもず
れることなくはんだボールを置く必要がある。さらに．
バンプの材質ははんだに限られ、フラックスを除去しな
ければならないという問題もある。
は、スルホール用の穴をあける必要がある。また、その
穴径は一般的には０．４ｍｍφが最小であり、さらにそ
の上にハンダボールを置くため．バンプのサイズは約１
ｍｍφとなる。このサイズは最適な条件でも２５０μｍ
φ以下にすることはできず、したがって、ファインパタ
ーンのＦＰＣに対してはこの方法を用いることができな
い、また、各スルホール穴上に確実に１個づつしかもず
れることなくはんだボールを置く必要がある。さらに．
バンプの材質ははんだに限られ、フラックスを除去しな
ければならないという問題もある。
金属突起を転写する方法においては、１００μｍ以上の
高さのバンプを形成することが困難であり、また、Ａｕ
めっきで金属突起を形成する場合は製造費用が高価にな
る。また、この技術は本来、フレキシブルテープに半導
体素子を実装するＴＡＢ方式においてフレキシブルテー
プのフィンガ一部上にバンプを形成するためのものであ
る。
高さのバンプを形成することが困難であり、また、Ａｕ
めっきで金属突起を形成する場合は製造費用が高価にな
る。また、この技術は本来、フレキシブルテープに半導
体素子を実装するＴＡＢ方式においてフレキシブルテー
プのフィンガ一部上にバンプを形成するためのものであ
る。
したがって回路パターンにカバーレイフィルムを被覆し
たＦＰＣの場合は金属突起をＦＰＣの所定位置に転写す
ることは困難であり、大きいＦＰＣの場合はその寸法変
化により特に困難である。さらに、レジストの厚さ等に
起因して、突起の高さは最高でも２０μｍ程度が限度で
ある。
たＦＰＣの場合は金属突起をＦＰＣの所定位置に転写す
ることは困難であり、大きいＦＰＣの場合はその寸法変
化により特に困難である。さらに、レジストの厚さ等に
起因して、突起の高さは最高でも２０μｍ程度が限度で
ある。
また、治具で突き上げる方法においては、突上げにより
クラックを生じるおそれがあるため信顆性に劣り、突き
上げられるＣｕパターンの塑性変形能の限度以内の高さ
のバンプしか形成することができない。また、両面に回
路パターンを有する両面基板の場合．バンプ形成部の裏
側にＣｕバタ−ンを配置することができない、したがっ
て、この方法の使用は片面基板に限られる。また、絞り
用治具のビン径もそれほど小さくすることができないた
め、２５０μｍφ以下のバンプを形成することは困難で
ある。さらに、接続部の各導体パターンの配列ピッチが
小さい場合は、突上げ用のピンの配列も困難である。
クラックを生じるおそれがあるため信顆性に劣り、突き
上げられるＣｕパターンの塑性変形能の限度以内の高さ
のバンプしか形成することができない。また、両面に回
路パターンを有する両面基板の場合．バンプ形成部の裏
側にＣｕバタ−ンを配置することができない、したがっ
て、この方法の使用は片面基板に限られる。また、絞り
用治具のビン径もそれほど小さくすることができないた
め、２５０μｍφ以下のバンプを形成することは困難で
ある。さらに、接続部の各導体パターンの配列ピッチが
小さい場合は、突上げ用のピンの配列も困難である。
さらにこれらに代わる他の方法として、バンプ形成部分
以外をカバーフィルムで被覆し．バンプ形成部分にめっ
きを盛り上げる方法も考察されたが、カバーフィルムの
バンプ形成部分に該当する穴の径は接着剤のはみ出しを
考慮すると０，３ｍｍφは必要であり、しかも、めっき
の厚さ分槽方向にもめっきが生長してバンプがきのこ状
となる。したがってこの方法によっても．バンプのサイ
ズは大きく、径が０．２ｍｍφ以下のバンプの形成は現
状では不可能である。また、ドライフィルム等のレジス
トを１５０μｍ程度に数枚重ねて同様にバンプ形成部分
を残して被覆し、そのバンプ形成部分中に銅めっきを行
なう方法も考えられたが、ドライフィルムの厚さは最大
でも３５μｍ位が限度であり、これを数枚重ねながら工
程を進めるのは現状では事実上困難である。
以外をカバーフィルムで被覆し．バンプ形成部分にめっ
きを盛り上げる方法も考察されたが、カバーフィルムの
バンプ形成部分に該当する穴の径は接着剤のはみ出しを
考慮すると０，３ｍｍφは必要であり、しかも、めっき
の厚さ分槽方向にもめっきが生長してバンプがきのこ状
となる。したがってこの方法によっても．バンプのサイ
ズは大きく、径が０．２ｍｍφ以下のバンプの形成は現
状では不可能である。また、ドライフィルム等のレジス
トを１５０μｍ程度に数枚重ねて同様にバンプ形成部分
を残して被覆し、そのバンプ形成部分中に銅めっきを行
なう方法も考えられたが、ドライフィルムの厚さは最大
でも３５μｍ位が限度であり、これを数枚重ねながら工
程を進めるのは現状では事実上困難である。
本発明の目的は、以上のような従来技術の問題点に鑑み
、特定の金属の使用あるいは機械加工を要せず、めっき
およびエツチングという化学的なプロセスのみによって
高さが１１００ａ以上で最小バンプ径が１００μｍ程度
のバンプを形成できるような方法を提供し、およびこの
方法によって形成されたバンプを介して相手側回路と接
続できる機能を有するＦＰＣを提供することにある。
、特定の金属の使用あるいは機械加工を要せず、めっき
およびエツチングという化学的なプロセスのみによって
高さが１１００ａ以上で最小バンプ径が１００μｍ程度
のバンプを形成できるような方法を提供し、およびこの
方法によって形成されたバンプを介して相手側回路と接
続できる機能を有するＦＰＣを提供することにある。
［課題を解決するための手段］
この目的を達成するため本発明では、プリント回路基板
に接続端子用の複数のバンプを形成するにあたり．バン
プを形成すべき部分を除いてプリント回路を被覆し、プ
リント回路上の被覆されていないバンプ形成部分に被覆
の厚さとほぼ同じ厚さの電気めっきを施し、さらにその
上に、被覆部分上を含めた無電解めっきおよび電気めっ
きを、形成すべきバンプ部分の表面から被覆部分の表面
に至るまで全面に施し、そしてエツチングによりバンプ
部分以外のめっきを除去するようにしている。
に接続端子用の複数のバンプを形成するにあたり．バン
プを形成すべき部分を除いてプリント回路を被覆し、プ
リント回路上の被覆されていないバンプ形成部分に被覆
の厚さとほぼ同じ厚さの電気めっきを施し、さらにその
上に、被覆部分上を含めた無電解めっきおよび電気めっ
きを、形成すべきバンプ部分の表面から被覆部分の表面
に至るまで全面に施し、そしてエツチングによりバンプ
部分以外のめっきを除去するようにしている。
また、本発明のプリント回路基板は、この方法によりて
製造された複数バンプを有するプリント回路基板であっ
て、各バンプは、上面がほぼ平坦で高さが揃っており、
アスペクト比が大きい形状を有する。
製造された複数バンプを有するプリント回路基板であっ
て、各バンプは、上面がほぼ平坦で高さが揃っており、
アスペクト比が大きい形状を有する。
上記工程において．エッチングは例えば、必１要バンプ
高さまで施されためつき上にレジストを塗布あるいはラ
ミネートして露光し続いて現像を行なうことによりバン
プ形成部分のみをレジストで覆ってから行なう、また．
エッチングによりバンプ部分以外のめっきを除去した後
、通常は、ニッケルめっきおよび金めつきを行なって防
錆処理を施す。
高さまで施されためつき上にレジストを塗布あるいはラ
ミネートして露光し続いて現像を行なうことによりバン
プ形成部分のみをレジストで覆ってから行なう、また．
エッチングによりバンプ部分以外のめっきを除去した後
、通常は、ニッケルめっきおよび金めつきを行なって防
錆処理を施す。
バンプが形成されるプリント回路基板は、リジッド基板
およびフレキシブル基板を含み、また片面にのみプリン
ト回路を有する片面板および両面にプリント回路を有す
る両面板を含む。
およびフレキシブル基板を含み、また片面にのみプリン
ト回路を有する片面板および両面にプリント回路を有す
る両面板を含む。
プリント回路を被覆する方法としては．バンプを形成す
べき部分に対応する部分に穴を設けたカバーレイフィル
ムを回路基板上に貼り合わせる方法や、ソルダーレジス
トインクをバンプ形成部分以外に塗布する方法が使える
。
べき部分に対応する部分に穴を設けたカバーレイフィル
ムを回路基板上に貼り合わせる方法や、ソルダーレジス
トインクをバンプ形成部分以外に塗布する方法が使える
。
電気めっきおよび無電解めっきの材料としては、通常、
銅が用いられる。
銅が用いられる。
エツチングはバンプ形成部分にレジスト被覆を施してか
ら行なうが、この保護被膜は例えば、フィルム状フォト
レジストをラミネートし続いてＵＶ露光機によりバンプ
パターンマスクを焼付け、そしてこれを現像することに
より形成される。
ら行なうが、この保護被膜は例えば、フィルム状フォト
レジストをラミネートし続いてＵＶ露光機によりバンプ
パターンマスクを焼付け、そしてこれを現像することに
より形成される。
［作用］
この構成において、無電解めっきは被覆部分にもめっき
層を形成するために行なうものであり、したがって、被
覆上にも無電解めっきのための触媒を付与して無電解め
っきが行なわれる。そして、その後の電気めっきによっ
て所望のバンプ高さに相当するめっきが行なわれるが、
無電解めっきに先立ちバンプ形成部分は被覆と同じ厚さ
の電気めっきで埋めて平坦にしであるため、形成される
バンプ高ざのめっき層の上面は、凹凸のない平坦面とな
る。
層を形成するために行なうものであり、したがって、被
覆上にも無電解めっきのための触媒を付与して無電解め
っきが行なわれる。そして、その後の電気めっきによっ
て所望のバンプ高さに相当するめっきが行なわれるが、
無電解めっきに先立ちバンプ形成部分は被覆と同じ厚さ
の電気めっきで埋めて平坦にしであるため、形成される
バンプ高ざのめっき層の上面は、凹凸のない平坦面とな
る。
この後のエツチングに際しては例えば、露光において所
望のバンプパターンを有するフォトマスクを使用し、さ
らにエツチング時間を調整することにより、所望の径の
複数のバンプが一度に形成される。
望のバンプパターンを有するフォトマスクを使用し、さ
らにエツチング時間を調整することにより、所望の径の
複数のバンプが一度に形成される。
バンプの高さは無電解めっき後の電気めっき時間を調整
することにより所望の値にコントロールされる。また．
バンプ高さのばらつきは、形成されるバンプ高さのめフ
き層上面の平坦さの度合に依存し、例えば±１２μｍ以
内に容易に抑えられる。
することにより所望の値にコントロールされる。また．
バンプ高さのばらつきは、形成されるバンプ高さのめフ
き層上面の平坦さの度合に依存し、例えば±１２μｍ以
内に容易に抑えられる。
このようにして形成されるバンプは、上面がほぼ平坦で
高さが揃っており、アスペクト比が大きく側壁の縦断面
は５字形であるような形状を有するものであり、また．
バンプの径および配列間隔は要求される回路パターンの
微細さに容易に適合して形成される。したがって、この
バンプを有するプリント回路基板は、このバンプを介し
て、相手側の微細パターンを有する回路に対し極めて高
い接触信頼性をもって接続される。
高さが揃っており、アスペクト比が大きく側壁の縦断面
は５字形であるような形状を有するものであり、また．
バンプの径および配列間隔は要求される回路パターンの
微細さに容易に適合して形成される。したがって、この
バンプを有するプリント回路基板は、このバンプを介し
て、相手側の微細パターンを有する回路に対し極めて高
い接触信頼性をもって接続される。
［発明の効果］
本発明によれば．バンプ高さに相当するめっき層を形成
し、これをエツチングすることによりバンプを形成する
ようにしているため、上述した従来技術の有するバンプ
の高さやピッチ、信頼性等の問題、および工程上の問題
がすべて解決される。すなわち．バンプの高さ、径のコ
ントロールが容易であり、例えば、高さ１２０μｍ、上
部の径が１００〜２２０μｍのバンプが一度に容易に形
成され、しかも高さのばらつきも±１２μｍ以内に抑え
られるため、隣接バンプ間の間隔をより小さくすること
ができ、かつ接続時の接触信頼性をより高めることがで
きる。
し、これをエツチングすることによりバンプを形成する
ようにしているため、上述した従来技術の有するバンプ
の高さやピッチ、信頼性等の問題、および工程上の問題
がすべて解決される。すなわち．バンプの高さ、径のコ
ントロールが容易であり、例えば、高さ１２０μｍ、上
部の径が１００〜２２０μｍのバンプが一度に容易に形
成され、しかも高さのばらつきも±１２μｍ以内に抑え
られるため、隣接バンプ間の間隔をより小さくすること
ができ、かつ接続時の接触信頼性をより高めることがで
きる。
したがって、近年の電子部品の小型化に伴って要求され
る、例えば、１．４ｍｍのピッチで直径が２００μｍφ
、被覆からの高さが１４０μｍといったバンプを容易に
形成することができる。
る、例えば、１．４ｍｍのピッチで直径が２００μｍφ
、被覆からの高さが１４０μｍといったバンプを容易に
形成することができる。
さらに．バンプの表面仕上げはめっき浴を変えることに
より、要求に応じて平滑なものとしたり、凹凸状のもの
にすることができる。また．バンプの表面硬度や材質も
めっき浴の選択により硬質ニッケル、硬質金、軟質ニッ
ケル、軟質金などとすることができ、場合によってはは
んだめっきを用いることもできる。したがって、このバ
ンプを有するプリント回路基板の接続方法の選択範囲は
広く、熱圧着、はんだ付け、機械的接触等の方法に対し
、容易に対応することができる。
より、要求に応じて平滑なものとしたり、凹凸状のもの
にすることができる。また．バンプの表面硬度や材質も
めっき浴の選択により硬質ニッケル、硬質金、軟質ニッ
ケル、軟質金などとすることができ、場合によってはは
んだめっきを用いることもできる。したがって、このバ
ンプを有するプリント回路基板の接続方法の選択範囲は
広く、熱圧着、はんだ付け、機械的接触等の方法に対し
、容易に対応することができる。
さらに、上述のようにバンプサイズのコントロールが容
易であり、例えば．バンプの配列ピッチが１．８ｍｍの
場合、高さが１４０μｍで直径が１００〜２００μｍφ
のバンプを形成することもできる。
易であり、例えば．バンプの配列ピッチが１．８ｍｍの
場合、高さが１４０μｍで直径が１００〜２００μｍφ
のバンプを形成することもできる。
［実施例］
以下、図面を用いて本発明の詳細な説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例に係るバンプ
形成方法を示す断面図である。同図を参照してこのバン
プ形成方法を説明すれば、まず、同図（ａ）に示すよう
に．バンプを形成すべき部分に対応する部分にドリルや
パンチで穴を設けたカバーレイフィルム１を銅箔の回路
パターン２が形成されたベースフィルム３ （ＦＰＣ）
に貼り合わせることにより、回路パターン２を被覆する
。
形成方法を示す断面図である。同図を参照してこのバン
プ形成方法を説明すれば、まず、同図（ａ）に示すよう
に．バンプを形成すべき部分に対応する部分にドリルや
パンチで穴を設けたカバーレイフィルム１を銅箔の回路
パターン２が形成されたベースフィルム３ （ＦＰＣ）
に貼り合わせることにより、回路パターン２を被覆する
。
第２図はこの被覆した状態を示す断面図である。
ベースフィルム３は厚さ２５μｍのポリイミドフィルム
と回路パターン２を形成している銅箔を接着している厚
さ２５μｍの接着剤層とから成り、回路パターン２を形
成している銅箔は１８〜６０μｍの厚さを有する。また
、カバーレイフィルム１は厚さ２５μｍのポリイミドフ
ィルムであり、厚さ２５μｍの接着剤層を介して回路パ
ターン２およびベースフィルム３上に接着される。
と回路パターン２を形成している銅箔を接着している厚
さ２５μｍの接着剤層とから成り、回路パターン２を形
成している銅箔は１８〜６０μｍの厚さを有する。また
、カバーレイフィルム１は厚さ２５μｍのポリイミドフ
ィルムであり、厚さ２５μｍの接着剤層を介して回路パ
ターン２およびベースフィルム３上に接着される。
次に、カバーレイフィルム１の穴の部分、すなわち回路
パターン２の被覆されていない部分４に銅による電気め
っきを施す、ただし、バンプ形成部分以外に回路パター
ン２の被覆されていない露出部分があればその部分はめ
っきの必要がないので予めマスキングしておく、この銅
めっきは第１図（ｂ）に示すように、カバーレイフィル
ム１の上面と同じ高さになるまで行ない、カバーレイフ
ィルム１の上面と銅めっき５の上面とで１つの平坦面が
形成されるようにする。これにより、後のめっきを、穴
の部分４の上部が凹んだ形とならずに全体的に均一にな
るように行なうことができ、さらに後のエツチングに先
立つレジストの塗布が適正に行なえるようになる。
パターン２の被覆されていない部分４に銅による電気め
っきを施す、ただし、バンプ形成部分以外に回路パター
ン２の被覆されていない露出部分があればその部分はめ
っきの必要がないので予めマスキングしておく、この銅
めっきは第１図（ｂ）に示すように、カバーレイフィル
ム１の上面と同じ高さになるまで行ない、カバーレイフ
ィルム１の上面と銅めっき５の上面とで１つの平坦面が
形成されるようにする。これにより、後のめっきを、穴
の部分４の上部が凹んだ形とならずに全体的に均一にな
るように行なうことができ、さらに後のエツチングに先
立つレジストの塗布が適正に行なえるようになる。
このようにして穴４の部分を銅めっきした後、全体に無
電解めっきに適した触媒を付与し、銅による無電解めっ
きを施す、これにより、カバーレイフィルム１上にも後
述する電気銅めっきを行なうことが可能となる。なお、
基板の一方の面にのみバンプを形成する場合は、その面
だけに無電解めっきが行なわれるように、他方の面を予
めフィルム等で被覆するようにしてもよい。
電解めっきに適した触媒を付与し、銅による無電解めっ
きを施す、これにより、カバーレイフィルム１上にも後
述する電気銅めっきを行なうことが可能となる。なお、
基板の一方の面にのみバンプを形成する場合は、その面
だけに無電解めっきが行なわれるように、他方の面を予
めフィルム等で被覆するようにしてもよい。
次に、同図（Ｃ）に示すように、この無電解銅めっき上
に、形成すべきバンプの高さに至るまで、例えば、１２
０μｍの厚さの電気銅めっき６を施す。このとき、形成
されるバンプが接触する相手側導体の材質に応じて、光
沢浴を用いるか無光沢浴を用いるかを判断する。
に、形成すべきバンプの高さに至るまで、例えば、１２
０μｍの厚さの電気銅めっき６を施す。このとき、形成
されるバンプが接触する相手側導体の材質に応じて、光
沢浴を用いるか無光沢浴を用いるかを判断する。
次に、この上にドライフィルムまたは液状のレジストを
積層または塗布してからこのレジスト上に露光によりバ
ンプパターンを焼き付けて現像し、そして同図（ｄ）に
示すように．エッチングによりバンプ７部分以外の銅を
除去する。同図の８は現像後に残った．バンプパターン
に相当するレジスト部分である。ただしこのとき、回路
パターン２をもエツチングして除去しないように．エッ
チング時間をコントロールする必要がある。また、安全
のため、前記工程において穴の部分４を銅めっきする前
にその部分の回路パターン２上を金めっきしてお゛き．
エッチングオーバになってもこの金めつきが回路パター
ン２を保護し、その部分がエツチングされないようにし
てもよい。
積層または塗布してからこのレジスト上に露光によりバ
ンプパターンを焼き付けて現像し、そして同図（ｄ）に
示すように．エッチングによりバンプ７部分以外の銅を
除去する。同図の８は現像後に残った．バンプパターン
に相当するレジスト部分である。ただしこのとき、回路
パターン２をもエツチングして除去しないように．エッ
チング時間をコントロールする必要がある。また、安全
のため、前記工程において穴の部分４を銅めっきする前
にその部分の回路パターン２上を金めっきしてお゛き．
エッチングオーバになってもこの金めつきが回路パター
ン２を保護し、その部分がエツチングされないようにし
てもよい。
次に、レジスト８を除去し．バンプ７部分に１〜４μｍ
の厚さのニッケルを下地としてめっきした後、０．０１
〜０．５μｍの厚さの金めつきを行なって耐蝕性を付与
し、これによりバンプ７の形成が終了する。
の厚さのニッケルを下地としてめっきした後、０．０１
〜０．５μｍの厚さの金めつきを行なって耐蝕性を付与
し、これによりバンプ７の形成が終了する。
なお、以上の工程は通常、ＦＰＣを一個づつ切り離した
状態では行なわず、例えば４８０×３００ｍｍのシート
に複数ＦＰＣが面付けされた状態で行なわれる。
状態では行なわず、例えば４８０×３００ｍｍのシート
に複数ＦＰＣが面付けされた状態で行なわれる。
次に、本発明の他の実施例を説明する。
第３図（ａ）はシート状のＦＰＣを示し、４個のＦＰＣ
９を含む、同図（ｂ）は１個のＦＰＣを拡大して示す平
面図であり、同図（ｅ）はその八−Ａ線断面図である。
９を含む、同図（ｂ）は１個のＦＰＣを拡大して示す平
面図であり、同図（ｅ）はその八−Ａ線断面図である。
ここでは、これらの図に示すような、２５μｍ厚のボイ
ミドフィルム３のベースに３５μｍ厚の圧延銅箔を両面
に積層した両面基板をスルホールめっきし、通常のエツ
チングプロセスによりパターニングして回路パターン２
を形成し、そして２５μｍ厚のポリイミドのカバーレイ
フィルム１をホットプレスして端子部１ｏおよびパッド
部１１以外を被覆したシート状（２４０Ｘ３３０ｍｍ）
のＦＰＣシート１２のパッド部１１にバンプを形成する
。
ミドフィルム３のベースに３５μｍ厚の圧延銅箔を両面
に積層した両面基板をスルホールめっきし、通常のエツ
チングプロセスによりパターニングして回路パターン２
を形成し、そして２５μｍ厚のポリイミドのカバーレイ
フィルム１をホットプレスして端子部１ｏおよびパッド
部１１以外を被覆したシート状（２４０Ｘ３３０ｍｍ）
のＦＰＣシート１２のパッド部１１にバンプを形成する
。
まず、回路パターン２上の被覆されてないパッド部１１
に５０μｍの厚さの銅めっきを行なってその上面をカバ
ーレイフィルム１の上面と同じ高さのレベルにした。こ
のとき、光沢剤を含まない平滑性のよいめっき浴を用い
た。
に５０μｍの厚さの銅めっきを行なってその上面をカバ
ーレイフィルム１の上面と同じ高さのレベルにした。こ
のとき、光沢剤を含まない平滑性のよいめっき浴を用い
た。
この後、無電解めっきを上述実施例と同様にして行なっ
てから、硫酸銅の光沢めっき浴を用い電流密度４ Ａ
／ ｄ ｍ ２で１２０分間電気銅めっきを行ない１２
０μｍ厚の銅めっきを施した。
てから、硫酸銅の光沢めっき浴を用い電流密度４ Ａ
／ ｄ ｍ ２で１２０分間電気銅めっきを行ない１２
０μｍ厚の銅めっきを施した。
次に、ドライフィルムをラミネートしてから露光および
現像することにより、ノくンブ形成部分にバンプのパタ
ーンを形成した。このとき用いた露光用フォトマスクの
バンプ像の径は４００μｍφであり、これは、オーバエ
ツチングを考慮して、実際のバンプの上部の径が２００
μｍとなるように、大きぐ設計しである。また、ドライ
フィルムは厚さが１．５ミルの厚めのものを使用し．エ
ッチング時間が長くてもレジストが剥離しないように考
慮した。
現像することにより、ノくンブ形成部分にバンプのパタ
ーンを形成した。このとき用いた露光用フォトマスクの
バンプ像の径は４００μｍφであり、これは、オーバエ
ツチングを考慮して、実際のバンプの上部の径が２００
μｍとなるように、大きぐ設計しである。また、ドライ
フィルムは厚さが１．５ミルの厚めのものを使用し．エ
ッチング時間が長くてもレジストが剥離しないように考
慮した。
次に．エッチングを行ない、第４図に示すようなバンプ
７を形成した。エツチング時間は、予じめダミー基板を
用いたテストにより決めておき、オーバエツチングとな
らないように考慮した。
７を形成した。エツチング時間は、予じめダミー基板を
用いたテストにより決めておき、オーバエツチングとな
らないように考慮した。
この後、バンプ上のレジスト８を除去して．バンプ部分
に４μｍ厚のニッケルめっき（軟質）を施し、そして０
．５μｍ厚の金めつき（硬質）を行なってバンプの形成
を終了した。
に４μｍ厚のニッケルめっき（軟質）を施し、そして０
．５μｍ厚の金めつき（硬質）を行なってバンプの形成
を終了した。
第５図はこのようにしてＦＰＣに形成されたバンプ部分
の平面図である。図中、１はカバーレイフィルム、２は
回路パターン、７はバンプ、１３はランド部である。形
成されたバンプのサイズを計測した結果、径は平均２１
０μｍφ、高さは平均１１５μｍであった。ランド部の
径は０．８ｍｍφ、カバーレイフィルムの開口部分の径
は０．９ｍｍφであった。また．バンプ間のピッチ長さ
ａは１．２７ｍｍ、ピッチ長さｂは２，５４ｍｍであっ
た。
の平面図である。図中、１はカバーレイフィルム、２は
回路パターン、７はバンプ、１３はランド部である。形
成されたバンプのサイズを計測した結果、径は平均２１
０μｍφ、高さは平均１１５μｍであった。ランド部の
径は０．８ｍｍφ、カバーレイフィルムの開口部分の径
は０．９ｍｍφであった。また．バンプ間のピッチ長さ
ａは１．２７ｍｍ、ピッチ長さｂは２，５４ｍｍであっ
た。
なお、上述実施例においては、片面ＦＰＣにバンプを形
成する実施例について説明したが、両面ＦＰＣや硬質リ
ジッド板についても同様にしてバンプを形成することが
できる。第６図は、両面にバンプを形成した両面ＦＰＣ
の構造を示す断面図である。
成する実施例について説明したが、両面ＦＰＣや硬質リ
ジッド板についても同様にしてバンプを形成することが
できる。第６図は、両面にバンプを形成した両面ＦＰＣ
の構造を示す断面図である。
また、リジッド基板については、カバーレイフィルムの
代わりに、ソルダーレジストインクを端子あるいはパッ
ド部分以外にコーティングしておき、同様の方法でめっ
き層を形成してから．エッチングによりバンプを形成す
ることができる。
代わりに、ソルダーレジストインクを端子あるいはパッ
ド部分以外にコーティングしておき、同様の方法でめっ
き層を形成してから．エッチングによりバンプを形成す
ることができる。
第６図は、このようにしてリジッド基板に形成したバン
プ７部分の断面図を示す。図中、１′はプリント回路２
上に塗布されたソルダーレジストインク、３′はプリン
ト回路２が形成されたガラスエポキシ基板である。
プ７部分の断面図を示す。図中、１′はプリント回路２
上に塗布されたソルダーレジストインク、３′はプリン
ト回路２が形成されたガラスエポキシ基板である。
第１図（ａ）〜（ｄ）は、本発明の一実施例に係るバン
プ形成方法を示す断面図、 第２図は、第１図の方法によりバンプを形成すべきＦＰ
Ｃを被覆した状態を示す斜視図、第３図（ａ）はシート
状のＦＰＣを示す平面図、第３図（ｂ）は１個のＦＰＣ
を拡大して示す平面図、第３図（Ｃ）は第３図（ｂ）の
Ａ−Ａ線断面図、 第４図は、本発明の他の実施例において形成された１つ
のバンプの断面図、そして 第５図は、本発明の他の実施例において形成された複数
バンプのうちの一部の平面図、第６図は、本発明の方法
により両面にバンプを形成した両面ＦＰＣの構造を示す
断面図、そして第７図は、本発明の方法によりリジッド
基板に形成したバンプ部分の断面図を示す。 １：カバーレイフィルム、１′ ：ソルダーレジストイ
ンク、２ニブリント回路、３：ベースフィルム、３′
；ガラスエポキシ基板、４：穴、５：大部分のめっき、
６：？Ｉｌ！を覆土のめっき、７；バンプ、８ニレジス
ト、９：ＦＰＣ２１０：端子部、１１：パッド部、１２
： ＦＰＣシート、１３；ランド部。 特許出願人 三井金属鉱業株式会社 代理人 弁理士 伊東 辰雄 代理人 弁理士 伊東 哲也 ｔ、−Ａ 第３図 第４図 ｈｌ 第５図
プ形成方法を示す断面図、 第２図は、第１図の方法によりバンプを形成すべきＦＰ
Ｃを被覆した状態を示す斜視図、第３図（ａ）はシート
状のＦＰＣを示す平面図、第３図（ｂ）は１個のＦＰＣ
を拡大して示す平面図、第３図（Ｃ）は第３図（ｂ）の
Ａ−Ａ線断面図、 第４図は、本発明の他の実施例において形成された１つ
のバンプの断面図、そして 第５図は、本発明の他の実施例において形成された複数
バンプのうちの一部の平面図、第６図は、本発明の方法
により両面にバンプを形成した両面ＦＰＣの構造を示す
断面図、そして第７図は、本発明の方法によりリジッド
基板に形成したバンプ部分の断面図を示す。 １：カバーレイフィルム、１′ ：ソルダーレジストイ
ンク、２ニブリント回路、３：ベースフィルム、３′
；ガラスエポキシ基板、４：穴、５：大部分のめっき、
６：？Ｉｌ！を覆土のめっき、７；バンプ、８ニレジス
ト、９：ＦＰＣ２１０：端子部、１１：パッド部、１２
： ＦＰＣシート、１３；ランド部。 特許出願人 三井金属鉱業株式会社 代理人 弁理士 伊東 辰雄 代理人 弁理士 伊東 哲也 ｔ、−Ａ 第３図 第４図 ｈｌ 第５図
Claims (5)
- １．接続端子用の複数のバンプを有するプリン回路基板
であって、各バンプは、バンプを形成すべき部分を除い
てプリント回路を被覆し、プリント回路上の被覆されて
いないバンプ形成部分に被覆の厚さとほぼ同じ厚さの電
気めっきを施し、さらにその上に、無電解めっきおよび
電気めっきを、形成すべきバンプ部分の表面から被覆部
分の表面に至るまで全面に施し、そしてエッチングによ
りバンプ部分以外のめっきを除去することにより形成さ
れたものであり、したがって、各バンプは、上面がほぼ
扁平で高さが揃っており、アスペクト比が大きい形状を
有するものであることを特徴とするプリント回路基板。 - ２．各バンプは、ニッケルめっきおよび金めっきにより
防錆処理を施してある請求項１記載のプリント回路基板
。 - ３．プリント回路基板に接続端子用の複数のバンプを形
成する方法であって、 バンプを形成すべき部分を除いてプリント回路を被覆し
、 プリント回路上の被覆されていないバンプ形成部分に被
覆の厚さとほぼ同じ厚さの電気めっきを施し、 さらにその上に、無電解めっきおよび電気めっきを、形
成すべきバンプ部分の表面から被覆部分の表面に至るま
で全面に施し、そして エッチングによりバンプ部分以外のめっきを除去する 工程を含むことを特徴とする接続端子用バンプの形成方
法。 - ４．エッチングは、バンプ部分から被覆部分まで全面に
ついて施されためつき上にレジストを塗布あるいはラミ
ネートして露光および現像を行なうことによりバンプ形
成部分のみがレジストで被覆された状態にして行なう、
請求項３記載の接続用バンプの形成方法。 - ５．バンプ部分以外のめっきをエッチングによって除去
した後、ニッケルめっきおよび金めっきを行なって防錆
処理を施す、請求項３記載の接続用バンプの形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1131558A JPH02310941A (ja) | 1989-05-26 | 1989-05-26 | バンプを有するプリント回路基板およびバンプの形成方法 |
| US07/452,198 US5118386A (en) | 1989-05-26 | 1989-12-18 | Printed circuit board having bumps and method of forming bumps |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1131558A JPH02310941A (ja) | 1989-05-26 | 1989-05-26 | バンプを有するプリント回路基板およびバンプの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02310941A true JPH02310941A (ja) | 1990-12-26 |
Family
ID=15060878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1131558A Pending JPH02310941A (ja) | 1989-05-26 | 1989-05-26 | バンプを有するプリント回路基板およびバンプの形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5118386A (ja) |
| JP (1) | JPH02310941A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5637925A (en) * | 1988-02-05 | 1997-06-10 | Raychem Ltd | Uses of uniaxially electrically conductive articles |
| JP2012144791A (ja) * | 2011-01-13 | 2012-08-02 | National Institute Of Advanced Industrial Science & Technology | 無電解ニッケル合金膜のパターニング方法 |
| CN117082746A (zh) * | 2023-10-12 | 2023-11-17 | 四川英创力电子科技股份有限公司 | 一种半蚀刻铜面文字的加工方法 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5226232A (en) * | 1990-05-18 | 1993-07-13 | Hewlett-Packard Company | Method for forming a conductive pattern on an integrated circuit |
| US5296649A (en) * | 1991-03-26 | 1994-03-22 | The Furukawa Electric Co., Ltd. | Solder-coated printed circuit board and method of manufacturing the same |
| US6568073B1 (en) | 1991-11-29 | 2003-05-27 | Hitachi Chemical Company, Ltd. | Process for the fabrication of wiring board for electrical tests |
| US6133534A (en) * | 1991-11-29 | 2000-10-17 | Hitachi Chemical Company, Ltd. | Wiring board for electrical tests with bumps having polymeric coating |
| EP0545328B1 (en) * | 1991-11-29 | 1997-03-19 | Hitachi Chemical Co., Ltd. | Printed circuit board manufacturing process |
| US5504992A (en) * | 1991-11-29 | 1996-04-09 | Hitachi Chemical Company, Ltd. | Fabrication process of wiring board |
| EP0622981B1 (en) * | 1993-04-27 | 1997-07-09 | Hitachi Chemical Co., Ltd. | Wiring board for electrical tests and method of manufacturing the same |
| DE69428181T2 (de) * | 1993-12-13 | 2002-06-13 | Matsushita Electric Industrial Co., Ltd. | Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung |
| US5447264A (en) * | 1994-07-01 | 1995-09-05 | Mcnc | Recessed via apparatus for testing, burn-in, and/or programming of integrated circuit chips, and for placing solder bumps thereon |
| US6826827B1 (en) * | 1994-12-29 | 2004-12-07 | Tessera, Inc. | Forming conductive posts by selective removal of conductive material |
| US5886877A (en) * | 1995-10-13 | 1999-03-23 | Meiko Electronics Co., Ltd. | Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board |
| ES2164226T3 (es) * | 1996-12-20 | 2002-02-16 | Cit Alcatel | Procedimiento para producir soportes distanciadores metalicos en una placa de circuito impreso. |
| JP3250216B2 (ja) * | 1998-08-13 | 2002-01-28 | ソニーケミカル株式会社 | フレキシブルプリント配線板及びその製造方法 |
| US6274057B1 (en) * | 1999-02-17 | 2001-08-14 | Scitex Digital Printing, Inc. | Method for etch formation of electrical contact posts on a charge plate used for ink jet printing |
| US6583364B1 (en) * | 1999-08-26 | 2003-06-24 | Sony Chemicals Corp. | Ultrasonic manufacturing apparatuses, multilayer flexible wiring boards and processes for manufacturing multilayer flexible wiring boards |
| EP1173051B1 (en) * | 2000-01-25 | 2007-05-23 | Sony Chemical & Information Device Corporation | Flexible printed wiring board and its production method |
| US6631546B1 (en) * | 2000-02-01 | 2003-10-14 | International Business Machines Corporation | Self-aligned void filling for mushroomed plating |
| US6623651B2 (en) * | 2000-05-26 | 2003-09-23 | Visteon Global Technologies, Inc. | Circuit board and a method for making the same |
| JP4496619B2 (ja) * | 2000-07-27 | 2010-07-07 | 株式会社デンソー | 回路基板の接続構造 |
| US6926818B1 (en) * | 2001-09-24 | 2005-08-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to enhance the adhesion between dry film and seed metal |
| KR100396787B1 (ko) * | 2001-11-13 | 2003-09-02 | 엘지전자 주식회사 | 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법 |
| TWI268012B (en) * | 2003-08-07 | 2006-12-01 | Phoenix Prec Technology Corp | Electrically conductive structure formed between neighboring layers of circuit board and method for fabricating the same |
| US7453157B2 (en) * | 2004-06-25 | 2008-11-18 | Tessera, Inc. | Microelectronic packages and methods therefor |
| DE112006001506T5 (de) * | 2005-06-16 | 2008-04-30 | Imbera Electronics Oy | Platinenstruktur und Verfahren zu ihrer Herstellung |
| US20080150101A1 (en) * | 2006-12-20 | 2008-06-26 | Tessera, Inc. | Microelectronic packages having improved input/output connections and methods therefor |
| TWI377656B (en) * | 2007-09-19 | 2012-11-21 | Method for manufacturing packaging substrate | |
| JP2009158830A (ja) * | 2007-12-27 | 2009-07-16 | Sanyo Electric Co Ltd | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 |
| US9137903B2 (en) | 2010-12-21 | 2015-09-15 | Tessera, Inc. | Semiconductor chip assembly and method for making same |
| CN103416108B (zh) * | 2010-12-24 | 2016-11-02 | Lg伊诺特有限公司 | 印刷电路板及其制造方法 |
| US9107302B2 (en) * | 2013-02-12 | 2015-08-11 | Raytheon Company | Dummy structure for visual aid in printed wiring board etch inspection |
| KR101482429B1 (ko) * | 2013-08-12 | 2015-01-13 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62276894A (ja) * | 1986-02-21 | 1987-12-01 | 株式会社メイコー | スル−ホ−ル付導体回路板の製造方法 |
| US4878990A (en) * | 1988-05-23 | 1989-11-07 | General Dynamics Corp., Pomona Division | Electroformed and chemical milled bumped tape process |
-
1989
- 1989-05-26 JP JP1131558A patent/JPH02310941A/ja active Pending
- 1989-12-18 US US07/452,198 patent/US5118386A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5637925A (en) * | 1988-02-05 | 1997-06-10 | Raychem Ltd | Uses of uniaxially electrically conductive articles |
| JP2012144791A (ja) * | 2011-01-13 | 2012-08-02 | National Institute Of Advanced Industrial Science & Technology | 無電解ニッケル合金膜のパターニング方法 |
| CN117082746A (zh) * | 2023-10-12 | 2023-11-17 | 四川英创力电子科技股份有限公司 | 一种半蚀刻铜面文字的加工方法 |
| CN117082746B (zh) * | 2023-10-12 | 2024-01-23 | 四川英创力电子科技股份有限公司 | 一种半蚀刻铜面文字的加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5118386A (en) | 1992-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02310941A (ja) | バンプを有するプリント回路基板およびバンプの形成方法 | |
| TWI287418B (en) | Printed wiring board and semiconductor device | |
| JP3666955B2 (ja) | 可撓性回路基板の製造法 | |
| US20030155638A1 (en) | Board for mounting BGA semiconductor chip thereon, semiconductor device, and methods of fabricating such board and semiconductor device | |
| KR20070070225A (ko) | 다층 프린트 배선판 | |
| US20080089046A1 (en) | Printed Wiring Board for Mounting Electronic Components and Semiconductor Device Using Same | |
| US20060220242A1 (en) | Method for producing flexible printed wiring board, and flexible printed wiring board | |
| KR19980064450A (ko) | 전자 회로에 금속제 스탠드-오프를 형성하는 공정 | |
| US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| US4610758A (en) | Manufacture of printed circuit boards | |
| KR100794544B1 (ko) | 범프가 부착된 배선회로 기판 및 그 제조방법 | |
| CN100469216C (zh) | 多层柔性布线板的制造方法 | |
| KR102316551B1 (ko) | 인쇄회로기판의 패드 또는 회로패턴 상지 확장 방법 | |
| KR100351923B1 (ko) | 인쇄회로기판 제조방법 | |
| JPH08107263A (ja) | プリント配線板の製造方法 | |
| JPH10209612A (ja) | 回路基板およびその製造方法 | |
| TWI383724B (zh) | 印刷電路板及其製造方法 | |
| JPH02237142A (ja) | 半導体搭載用基板の製造方法 | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 | |
| JP4077665B2 (ja) | コンタクトプローブの製造方法 | |
| JPS6337515B2 (ja) | ||
| JPH11145607A (ja) | 印刷回路基板におけるはんだ絶縁膜の形成方法及びこの方法によって製造された印刷回路基板 | |
| JP2003332720A (ja) | 多層プリント配線板とその製造方法 | |
| JPH0548246A (ja) | フレキシブルプリント配線板の製造方法 | |
| JPS5832798B2 (ja) | 印刷配線板の製造法 |