JPH0636578Y2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0636578Y2 JPH0636578Y2 JP1987054367U JP5436787U JPH0636578Y2 JP H0636578 Y2 JPH0636578 Y2 JP H0636578Y2 JP 1987054367 U JP1987054367 U JP 1987054367U JP 5436787 U JP5436787 U JP 5436787U JP H0636578 Y2 JPH0636578 Y2 JP H0636578Y2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- bonding
- integrated circuit
- chip
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/936—Multiple bond pads having different shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は半導体集積回路に関し、特に集積回路チップ上
のボンディングパッドに関する。
のボンディングパッドに関する。
従来、この種の集積回路チップ(以下ICチップという)
のボンディングパッドの形状はワイヤボールの大きさに
基づいて定められた、ボンディング線1本当りに必要な
所定面積の正方形となっていた。
のボンディングパッドの形状はワイヤボールの大きさに
基づいて定められた、ボンディング線1本当りに必要な
所定面積の正方形となっていた。
上述した従来の半導体集積回路はICチップのボンディン
グパッドの形状はワイヤボールの大きさによって定めら
れた正方形となっているので、ひとたび位置を決めてレ
イアウトしてしまうと異なるリードフレームタイプの搭
載しようとした場合に既存のリードフレームでは組立歩
留上不都合な位置のパッドがあると新規に適切なリード
フレームを設計するか又はその不適切なパッド位置を変
更しなければならないという欠点があった。
グパッドの形状はワイヤボールの大きさによって定めら
れた正方形となっているので、ひとたび位置を決めてレ
イアウトしてしまうと異なるリードフレームタイプの搭
載しようとした場合に既存のリードフレームでは組立歩
留上不都合な位置のパッドがあると新規に適切なリード
フレームを設計するか又はその不適切なパッド位置を変
更しなければならないという欠点があった。
このことは同一品種の半導体集積回路で数種類のリード
フレームを使いわけなければならない現状において極め
て不便であり、設計及び管理上の工数増加を余儀なくし
ている。
フレームを使いわけなければならない現状において極め
て不便であり、設計及び管理上の工数増加を余儀なくし
ている。
本考案の半導体集積回路は、内部リードで支えられたア
イランドに搭載したICチップを有する半導体集積回路に
おいて、前記ICチップがボンディング線1本当りに必要
な所定面積を単位として、1単位面積の第1のボンディ
ングパッドと、前記第1のボンディングパッドを複数個
連結して直角に折れ曲ったかぎ形の平面形状を有し角に
配置された第2のボンディングパッドと、前記各パッド
に対応して設けられたパッドスルーホールを有するカバ
ー絶縁膜とを有し、前記第2のボンディングパッドのう
ち少なくとも1単位面積に該当する部分は前記カバー絶
縁膜で覆われているというものである。
イランドに搭載したICチップを有する半導体集積回路に
おいて、前記ICチップがボンディング線1本当りに必要
な所定面積を単位として、1単位面積の第1のボンディ
ングパッドと、前記第1のボンディングパッドを複数個
連結して直角に折れ曲ったかぎ形の平面形状を有し角に
配置された第2のボンディングパッドと、前記各パッド
に対応して設けられたパッドスルーホールを有するカバ
ー絶縁膜とを有し、前記第2のボンディングパッドのう
ち少なくとも1単位面積に該当する部分は前記カバー絶
縁膜で覆われているというものである。
次に、本考案の実施例について図面を参照して説明す
る。
る。
第1図は本考案の第1の実施例の主要部を示すIC半製品
の平面図であり、リードフレームにICチップを搭載した
状態を示している。
の平面図であり、リードフレームにICチップを搭載した
状態を示している。
この実施例は、内部リードで支えられたアイランド3に
搭載したICチップ1を有する半導体集積回路において、
ICチップ1がボンディング線1本当りに必要な所定面積
を単位として、1単位面積の第1のボンディングパッド
21と、第1のボンディングパッド21を3個連結して直角
に折れ曲ったかぎ形の平面形状を有し角に配置された第
2のボンディングパッド2−2と、前述の各パッドに対
応して設けられたパッドスルーホールを有するカバー絶
縁膜(図示せず)とを有し、第2のボンディングパッド
2−2のうち実際にボンディング線を接続していない2
単位面積に該当する部分はカバー絶縁膜で覆われている
というものである。
搭載したICチップ1を有する半導体集積回路において、
ICチップ1がボンディング線1本当りに必要な所定面積
を単位として、1単位面積の第1のボンディングパッド
21と、第1のボンディングパッド21を3個連結して直角
に折れ曲ったかぎ形の平面形状を有し角に配置された第
2のボンディングパッド2−2と、前述の各パッドに対
応して設けられたパッドスルーホールを有するカバー絶
縁膜(図示せず)とを有し、第2のボンディングパッド
2−2のうち実際にボンディング線を接続していない2
単位面積に該当する部分はカバー絶縁膜で覆われている
というものである。
第2図は本考案の第2の実施例の主要部を示すIC半製品
の平面図である。
の平面図である。
この実施例は、リードフレームの種類が第1の実施例と
異なっていて、第2のボンディングパッド2−2の実際
にボンディングされている部分が第1の実施例と異なっ
ている。
異なっていて、第2のボンディングパッド2−2の実際
にボンディングされている部分が第1の実施例と異なっ
ている。
かぎ形の第2のボンディングパッド2−2は、第1の実
施例ではY方向にあるステッチにボンディング線で接続
されているが、第2の実施例ではアイランドを支えてい
る内部リードの位置が異なりICチップ角のかぎ形の第2
のボンディングパッドはX方向にあるステッチに接続さ
れている。勿論第1の実施例と同様にY方向にあるステ
ッチに接続することも一応可能であるが、ボンディング
線と内部リードが交差する危険が増大するので、図示の
ものに組立歩留上劣ることは明らかである。このように
第2のボンディングパッドをかぎ形にしICチップ(平面
形状は正方形又は長方形をしているのが普通である)の
角に配置しておくことにより、いくつかの種類のリード
フレームに同一のICチップ(パッドスルーホールの位置
はともかく)を搭載することが可能となる。
施例ではY方向にあるステッチにボンディング線で接続
されているが、第2の実施例ではアイランドを支えてい
る内部リードの位置が異なりICチップ角のかぎ形の第2
のボンディングパッドはX方向にあるステッチに接続さ
れている。勿論第1の実施例と同様にY方向にあるステ
ッチに接続することも一応可能であるが、ボンディング
線と内部リードが交差する危険が増大するので、図示の
ものに組立歩留上劣ることは明らかである。このように
第2のボンディングパッドをかぎ形にしICチップ(平面
形状は正方形又は長方形をしているのが普通である)の
角に配置しておくことにより、いくつかの種類のリード
フレームに同一のICチップ(パッドスルーホールの位置
はともかく)を搭載することが可能となる。
しかしながら第1図や第2図のボンディングパッドの形
状に合わせてパッドスルーホールを形成すると、耐湿性
の低下をまねくし、従来のボンディング機械の光学的パ
ターン認識による位置決め装置が使用できなくなる。
状に合わせてパッドスルーホールを形成すると、耐湿性
の低下をまねくし、従来のボンディング機械の光学的パ
ターン認識による位置決め装置が使用できなくなる。
しかしながらこの問題は、個々のリードフレームの最適
なボンディング位置に基づいたパッドスルーホールを有
するカバーマスクを各々準備することによって解決され
る。なお以上の説明は第2のボンディングパッドが1個
しかない場合について記述したが、ICチップ上の1個に
制限するものではないのでICチップの四角のそれぞれに
各1個宛配置してもよい。
なボンディング位置に基づいたパッドスルーホールを有
するカバーマスクを各々準備することによって解決され
る。なお以上の説明は第2のボンディングパッドが1個
しかない場合について記述したが、ICチップ上の1個に
制限するものではないのでICチップの四角のそれぞれに
各1個宛配置してもよい。
以上説明したように本考案は複数のボンディング線を接
続可能なかぎ形のボンディングパッドをICチップの少な
くとも一角に配置することにより、異なるタイプのリー
ドフレームに対しての各々最適な位置に従ってカバー絶
縁膜のパッドスルーホールの位置を変えることにより、
異なるタイプのリードフレームでの組立歩留低下をなく
したり、ICチップレイアウト変更や新規リードフレーム
設計の機会の回数を低減できる効果がある。
続可能なかぎ形のボンディングパッドをICチップの少な
くとも一角に配置することにより、異なるタイプのリー
ドフレームに対しての各々最適な位置に従ってカバー絶
縁膜のパッドスルーホールの位置を変えることにより、
異なるタイプのリードフレームでの組立歩留低下をなく
したり、ICチップレイアウト変更や新規リードフレーム
設計の機会の回数を低減できる効果がある。
第1図および第2図はそれぞれ本考案の第1および第2
の実施例の主要部を示すIC半製品の平面図で、ICチップ
をリードフレームに搭載した状態を示す。 1……ICチップ、2−1……第1のボンディングパッ
ド、2−2……第2のボンディングパッド、3……アイ
ランド、4……内部リード、5……ステッチ、6……ボ
ンディング線、7……ワイヤボール。
の実施例の主要部を示すIC半製品の平面図で、ICチップ
をリードフレームに搭載した状態を示す。 1……ICチップ、2−1……第1のボンディングパッ
ド、2−2……第2のボンディングパッド、3……アイ
ランド、4……内部リード、5……ステッチ、6……ボ
ンディング線、7……ワイヤボール。
Claims (1)
- 【請求項1】内部リードで支えられたアイランドに搭載
したICチップを有する半導体集積回路において、前記IC
チップがボンディング線1本当りに必要な所定面積を単
位として、1単位面積の第1のボンディングパッドと、
前記第1のボンディングパッドを複数個連結して直角に
折れ曲ったかぎ形の平面形状を有し角に配置された第2
のボンディングパッドと、前記各パッドに対応して設け
られたパッドスルーホールを有するカバー絶縁膜とを有
し、前記第2のボンディングパッドのうち少なくとも1
単位面積に該当する部分は前記カバー絶縁膜で覆われて
いることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987054367U JPH0636578Y2 (ja) | 1987-04-10 | 1987-04-10 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987054367U JPH0636578Y2 (ja) | 1987-04-10 | 1987-04-10 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63162534U JPS63162534U (ja) | 1988-10-24 |
| JPH0636578Y2 true JPH0636578Y2 (ja) | 1994-09-21 |
Family
ID=30881295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987054367U Expired - Lifetime JPH0636578Y2 (ja) | 1987-04-10 | 1987-04-10 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0636578Y2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6950918B1 (en) | 2002-01-18 | 2005-09-27 | Lexar Media, Inc. | File management of one-time-programmable nonvolatile memory devices |
| US6957295B1 (en) | 2002-01-18 | 2005-10-18 | Lexar Media, Inc. | File management of one-time-programmable nonvolatile memory devices |
| US6973519B1 (en) | 2003-06-03 | 2005-12-06 | Lexar Media, Inc. | Card identification compatibility |
| US7000064B2 (en) | 2001-09-28 | 2006-02-14 | Lexar Media, Inc. | Data handling system |
| US7102671B1 (en) | 2000-02-08 | 2006-09-05 | Lexar Media, Inc. | Enhanced compact flash memory card |
| US7111140B2 (en) | 1995-07-31 | 2006-09-19 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
| US7231643B1 (en) | 2002-02-22 | 2007-06-12 | Lexar Media, Inc. | Image rescue system including direct communication between an application program and a device driver |
| US7254724B2 (en) | 2001-09-28 | 2007-08-07 | Lexar Media, Inc. | Power management system |
| US7340581B2 (en) | 2001-09-28 | 2008-03-04 | Lexar Media, Inc. | Method of writing data to non-volatile memory |
| US7464306B1 (en) | 2004-08-27 | 2008-12-09 | Lexar Media, Inc. | Status of overall health of nonvolatile memory |
| US7523249B1 (en) | 1995-07-31 | 2009-04-21 | Lexar Media, Inc. | Direct logical block addressing flash memory mass storage architecture |
| US9576154B2 (en) | 2004-04-30 | 2017-02-21 | Micron Technology, Inc. | Methods of operating storage systems including using a key to determine whether a password can be changed |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60101938A (ja) * | 1983-11-07 | 1985-06-06 | Nec Corp | 半導体装置 |
| JPS60113636U (ja) * | 1984-01-06 | 1985-08-01 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路装置 |
-
1987
- 1987-04-10 JP JP1987054367U patent/JPH0636578Y2/ja not_active Expired - Lifetime
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7111140B2 (en) | 1995-07-31 | 2006-09-19 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
| US9026721B2 (en) | 1995-07-31 | 2015-05-05 | Micron Technology, Inc. | Managing defective areas of memory |
| US7523249B1 (en) | 1995-07-31 | 2009-04-21 | Lexar Media, Inc. | Direct logical block addressing flash memory mass storage architecture |
| US7263591B2 (en) | 1995-07-31 | 2007-08-28 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
| US7102671B1 (en) | 2000-02-08 | 2006-09-05 | Lexar Media, Inc. | Enhanced compact flash memory card |
| US7254724B2 (en) | 2001-09-28 | 2007-08-07 | Lexar Media, Inc. | Power management system |
| US7000064B2 (en) | 2001-09-28 | 2006-02-14 | Lexar Media, Inc. | Data handling system |
| US7340581B2 (en) | 2001-09-28 | 2008-03-04 | Lexar Media, Inc. | Method of writing data to non-volatile memory |
| US8694722B2 (en) | 2001-09-28 | 2014-04-08 | Micron Technology, Inc. | Memory systems |
| US9489301B2 (en) | 2001-09-28 | 2016-11-08 | Micron Technology, Inc. | Memory systems |
| US6950918B1 (en) | 2002-01-18 | 2005-09-27 | Lexar Media, Inc. | File management of one-time-programmable nonvolatile memory devices |
| US6957295B1 (en) | 2002-01-18 | 2005-10-18 | Lexar Media, Inc. | File management of one-time-programmable nonvolatile memory devices |
| US7231643B1 (en) | 2002-02-22 | 2007-06-12 | Lexar Media, Inc. | Image rescue system including direct communication between an application program and a device driver |
| US9213606B2 (en) | 2002-02-22 | 2015-12-15 | Micron Technology, Inc. | Image rescue |
| US6973519B1 (en) | 2003-06-03 | 2005-12-06 | Lexar Media, Inc. | Card identification compatibility |
| US9576154B2 (en) | 2004-04-30 | 2017-02-21 | Micron Technology, Inc. | Methods of operating storage systems including using a key to determine whether a password can be changed |
| US7464306B1 (en) | 2004-08-27 | 2008-12-09 | Lexar Media, Inc. | Status of overall health of nonvolatile memory |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63162534U (ja) | 1988-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0636578Y2 (ja) | 半導体集積回路 | |
| US6091089A (en) | Semiconductor integrated circuit device | |
| KR940004792A (ko) | 방사상으로 접착된 리드프레임이 사용되는 본드 패드 레이아웃 | |
| JP2685037B2 (ja) | セラミックケース | |
| JPS62130549A (ja) | 集積回路チツプ | |
| JPH023621Y2 (ja) | ||
| JP2842592B2 (ja) | 半導体集積回路装置 | |
| US6794745B1 (en) | Lead on chip type semiconductor package | |
| JP3025357B2 (ja) | 半導体装置 | |
| JPH085558Y2 (ja) | 半導体チップにおける入出力インタフェース領域の平面レイアウト構造 | |
| JP2520225B2 (ja) | 半導体集積回路装置 | |
| JPH0134355Y2 (ja) | ||
| JP2788196B2 (ja) | Icカード用ic基板 | |
| JP2555774B2 (ja) | 半導体集積回路 | |
| JP2000332194A (ja) | マルチチップパッケージ | |
| JPH09172105A (ja) | 集積回路装置 | |
| JP2533810B2 (ja) | 半導体装置 | |
| JP2004103751A (ja) | 半導体装置 | |
| JPS60101938A (ja) | 半導体装置 | |
| JP2699949B2 (ja) | 半導体装置 | |
| JPH01114049A (ja) | サイズ可変の集積回路チップ | |
| JPH0645474A (ja) | 半導体装置 | |
| JPH0332044A (ja) | 半導体集積回路 | |
| JPH0499341A (ja) | Tab方式半導体装置 | |
| JPH02125653A (ja) | 混成集積回路装置 |