JPH0237452A - 信号処理装置のデータ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ この発明はプロセッサーを内蔵した信号処理装置におけ
る記憶回路からのデータ転送方式に関するものであろう 〔従来の技術ｊ 第３図は従来の記憶回路からのデータ転送方式を示すブ
ロック図である。図において、（１）は装置全体の制御
及び処理を司どるプロセッサー、（２）はデータの出力
時期を検出するタイマー、（３）はタイマー（２）で検
出したデータ出方指示信号、（４）はデータを記憶する
記憶回路、（５）はデータを記憶回路（４）に書込むた
めの書込みアドレス信号、（６）はプロセッサー（１）
から書込まれる書込みデータ、（７）はプロセッサー（
１）からの書込み指示信号、（８）は記憶回路（４）か
ら読み出すアドレスを指示した読み出しアドレス信号、
（９）は記憶回路から読み出した読み出しデータ、（１
０）はプロセッサー（１）により制御すれる入出力装置
、（１１）はプロセッサー（１）から入出力装置（１０
）へデータを要求する入力指示信号、（１２）はプロセ
ッサーα）が入出力装置（１ｏ）へデータの出方指示を
行う出力指示信号、（１３）はプロセッサーα）と入出
力装置（１０）間の人出方データである。

次に動作について説明する。

プロセッサー〇）は各種処理を行い、書込みアドレス信
号（５）と書込みデータ（６）および書込み指示信号（
７）を作成し、記憶回路（４）へ出方する。記憶回路（
４）は書込みアドレス信号（５）と書込み指示信号（７
）Ｋより書込みデータ（６）を記憶する。タイマーに）
は遂次時間を計数し、データの出方する時期が来るとグ
−タ出力指示信号（３）を発生し、プロセッサー（１）
に出力する。プロセッサー（１）はデータ出力指示信号
（３）により該当するデータを格納している読み出しア
ドレス信号（８）を作成し記憶回路（４）へ出力する。

記憶回路（４）は読み出しアドレス信号（８）によりデ
ータを再生し、読出しデータ（９）として出力する。

入出力装置（１０）はプロセッサー（１）が記憶装置（
４）への読み出しアドレス信号（８）の転送が完了後、
プロセッサー（１）からの入力指示信号（１１）又は出
力指示信号（１２）により人出力データ（１３）の転送
を行う。

［発明が解決しようとする課題１ 従来の記憶回路のデータを転送する装置は以上のように
構成されていたので、プロセッサーは記憶回路からデー
タを転送する時期に入出力装置とのデータ転送や他の処
理が出来ず、転送を待つ必要があり処理時間がかかるな
どの問題点があった。

この発明は上記の様な問題点を解消するためになされた
もので、処理時間を少なくできるとともにプロセッサー
が記憶回路からの転送開始時期を意識することなく、他
の処理が出来る記憶回路からのデータ転送方式を得るこ
とを目的とする。

〔課題を解決するための手段ｊ この発明に係る記憶回路からのデータ転送装置はプロセ
ッサーが記憶回路のデータ読出しの先頭アドレスとデー
タ転送数を指定することにより、プロセッサーの処理に
関係なく規定の時刻に、規定のデータ数を記憶回路から
読み出すことができる様にしたものである。

〔作用ｊ この発明はプロセッサーが処理の適当な時期に記憶回路
から出力する必要があるデータの先頭アドレスと転送デ
ータ数を出力制御回路に指示することにより、出力制御
回路はタイマーからの出力指示に同期して、記憶回路か
ら読み出すアドレスを作成し、読出しデータを出力する
。

〔実施例ｊ 以下、この発明の一実施例を図について説明する。

第１図において、（１）は装置全体の制御及び処理を司
どるプロセッサー、（２）はデータの出力時期を検出す
るタイマー、（３）はデータ出力指示信号、（４）は各
種データを記憶する記憶回路、（５）はデータを書込む
ための書込みアドレス信号、（６）はプロセッサー（１
）から書込まれる書込みデータ、（７）は書込み指示信
号、（８）は記憶回路（４）からデータを読み出すため
の読出しアドレス、（９）は記憶回路（４）からの読み
出しデータ、（１０）はプロセッサー（１）により制御
される入出力装置、（１１）はプロセッサー（１）から
入出力装置（１０）へデータを要求する入力指示信号、
（１２）はプロセッサー（１）から入出力装置（１０）
へデータ出力を指示する出力指示信号、（１３）は入出
力装置（ｌＯ）とプロセッサー（１）との入出力データ
線、（２１）はタイマー（２）からのデータ出力指示信
号（３）によシ記憶回路（４）の読出しアドレス信号（
８）を作成する出力制御回路、（２２）は記憶回路（４
）から読み出すデータの先頭アドレスとデータ転送数を
指定したアドレス情報、（２３）は記憶回路（４）から
データ出力中であることを示すビジー信号である。

プロセッサー（１）は各種処理を行い、データの種類に
対応した書込みアドレス信号（５）と書き込み指示信号
（７）によシ、書込みデータ（６）を記憶回路（４）へ
書込む。プロセッサー（１）は適当な時期に記憶回路（
４）から読み出したいデータの先頭アドレスと転送デー
タ数で構成したアドレス情報（２２）を出力制御回路（
２１）へ出力する。プロセッサー（１）は入出力装置（
１０）に対して入力指示信号（１１）又は出力指示信号
（１２）を出力し、入出力装置（１０）と入出力データ
（１３）の転送を行う。出力制御回路（２１）はタイマ
ー（２）からのデータ出力指示信号（３）に同期して、
アドレス情報で２２）の先頭アドレスから順に、規定の
データ転送数まで読出しアドレス信号（８）を作成する
。

また、出力制御回路（２１）は記憶回路（４）からデー
タ出力中は記憶回路（４）にデータを書込まれないよう
、プロセッサー（１）にビジー信号（２３）を出力する
。

記憶回路（４）は読出しアドレス信号（８）により、読
出しデータ（９）を再生する。

なお、上記実施例ではプロセッサー（１）からのアドレ
ス情報（２２）の指定で記憶回路（４）からデータを読
み出す場合を示したが、外部から記憶回路（４）へ書込
む場合も第２図に示すように、入方制御回路窃を付加し
、タイマー（２）からの入力指示信号（３２）により、
入力制御回路（３１）が自動的に書込みアドレス（３３
）と書込み指示信号（３４）及び外部データ転送要求（
３９）を発生して、外部入力データ（３５）を書込むこ
とができる。プロセッサー（１）は任意の時期に外部デ
ータ（３３）を取込むことにより、プロセッサー（１）
の負荷が少なくなり同様の効果を奏する〇〔発明の効果
］ 以上のようにこの発明によれば、プロセッサーの適当な
時期にアドレス情報を指定すれば、規定の時期に記憶回
路からデータを読み出すように構成したので、プロセッ
サーが出力時期に関係なく処理ができるとともに、並列
に処理ができるので処理時間が短くなるという効果があ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例による記憶回路からのデー
タ転送を示すブロック図、第２図はこの発明の他の実施
例を示す記憶回路からのデータ転送を示すブロック図、
第３図は従来の記憶回路からのデータ転送を示すブロッ
ク図である。 図において、（１）はプロセッサー、（２）はタイ？　
−１（３）はデータ出力指示信号、（４）は記憶回路、
（５）は書込みアドレス信号、（６）は書込みデータ、
（７）は書込み指示信号、（８）は読出しアドレス信号
、（９）は読出しデータ、（１０）は入出力装置、（１
１）は入力指示信号、（１２）は出力指示信号、（１３
）は入出力データ（２１）は出力制御回路、（２２）は
アドレス情報、（２３）はビジー信号、−（３１）は入
力制御回路、（３２）はデータ入力指示信号、（３３）
は外部データ書込みアドレス、（３４）は外部データ書
込み指示信号、（３５）は外部入力データ、（３６）は
外部データ入力完了信号、（３７）は外部データ読出し
アドレス、（３８）は外部データ、（３９）は外部デー
タ転送要求を示す。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. プロセッサーからの先頭アドレスとデータ転送数の指定
   、およびプロセッサーを介さずタイマーからの出力指示
   により、自動的に読出しアドレスを作成する出力制御回
   路を備えることにより、プロセッサーの負荷を小さくし
   たことを特徴とする信号処理装置のデータ転送方式。