JPH0238010B2 - Denjichensen - Google Patents

Description

【発明の詳細な説明】 本発明はインダクタンス素子とコンデンサを組
合せた電磁遅延線に係り、出力波形歪が少なく、
デイジタル回路に好適する立上り時間1ns以下の
超高速のものから、比較的大きい遅延時間のもの
までの電磁遅延線に関する。

従来、例えば集中定数型の電磁遅延線は、ボビ
ンに導線を巻回してインダクタンス素子を形成
し、このインダクタンス素子の所定のターン毎に
導線とアース間にコンデンサを接続して構成され
たものが知られている。

しかしながら、このように構成された電磁遅延
線は、高い周波数帯域、例えば1GHz以上の帯域
ではインダクタンス素子における最適な結合状態
を得ることが困難であつたので、立上り時間1ns
以下のものを得ることができないと考えられてい
た。

本発明者はこのような状況の下において、鋭意
研究の結果、インダクタンス素子における導線の
巻回方法や配置を工夫することにより、高い周波
数帯にあつても最適な結合状態を得ることが可能
であることを見い出した。

本発明は、従来の欠点を解決するためになされ
たもので、インダクタンス素子における最適な結
合状態を簡単に選定することが可能で、出力波形
の歪が少なく立上り時間の速い遅延特性の良好な
電磁遅延線の提供を目的とする。

この目的を達成するために本発明は、導体を巻
回した複数区間からなるインダクタンス素子と、
コンデンサを組合せてなる電磁遅延線において、
前記インダクタンス素子の各区間を、その隣り合
う区間相互間の対向面が交互に逆方向に拡開して
対向するように配置してなるものである。

このような本発明の構成によれば、高い周波数
帯においてもインダクタンス素子における最適な
結合状態を簡単に選定することが可能となつて、
出力波形の歪の向上および立上り時間の高速化
等、遅延特性の改善を図ることができる。

以下本発明の詳細を説明する。

第１図および第２図は本発明の電磁遅延線に係
る一実施例を示す上面図および正面図である。棒
状の非磁性体製のボビン１は、幅Ｗ方向の寸法が
厚みＴ方向の寸法より十分長い偏平で断面長方形
状をなし、導線２が単層ソレノイド状にスペース
巻きされてインダクタンス素子３が形成されてい
る。

インダクタンス素子３は、例えば導線２をボビ
ン１に所定のピツチＰで単層ソレノイド状にスペ
ース巻きし、さらにその導線２を交互に所定間隔
Ｓで逆方向に傾けるように巻回されている。換言
すればある個所ではボビン１の上面１ａの隣り合
う並行な導線２間の間隔Ｇよりも、それと対向す
るボビン１の下面１ｂの隣り合う並行な導線２間
の間隔が広くなつており、ボビン１の上面１ａお
よび下面１ｂ各々において隣り合う並行な導線２
間の間隔が広、狭交互に繰り返して巻回された状
態になつており、ボビン１の上面１ａと下面１ｂ
における１ターン分の導線２によつて形成される
面が、隣り合うターンにおける同様な面との間で
交互に逆方向に拡開するように対向している。

なお第１図中ピツチＰ、間隔ＳおよびＧの関係
は、Ｓ＝Ｐ−ＧおよびＧ＜Ｐとなつており、導線
２中の矢符は電流の流れる方向を示している。

このインダクタンス素子３は、導線２の１ター
ン分を１区間のインダクタンスとして複数区間を
有し、第２図に示すように各ターン毎に導線２と
アース間を容量Ｃのコンデンサで接続して集中定
数型の電磁遅延線を構成している。なお、各区間
のインダクタンスは、幅Ｗ方向の導線２によつて
主に決定される。

第３図は第１図および第２図に示す電磁遅延線
の等価回路図であり、符号a₁は隣り合うインダク
タンスＬ間の結合係数、符号a₂は１個おいた２番
目のインダクタンスＬ間の結合係数、符号a_oはｎ
番目のインダクタンスＬ間の結合係数であり、第
３図では最左端のインダクタンスＬとの結合関係
を示しているが、その左側にもインダクタンスＬ
があつてそれらとも結合しており、他のインダク
タンスＬについても同様に左右のインダクタンス
Ｌと結合している。

次に、上述のように構成した電磁遅延線のイン
ダクタンス素子における結合状態を説明する。

まず、第１図中、左端の１組の導線２ａ，２ｂ
からなる区間と、その右側の同様な各組の導線か
らなる区間の間の位置関係は、奇数番目の区間と
の間では第４図Ａに示すようになる一方、偶数番
目の区間との間では第４図Ｂに示すようになる。

第４図Ａにおいて、導線２ａ，２ｃ間の相互誘
導をM₁、導線２ｂ，２ｄ間の相互誘導をM₂、導
線２ａ，２ｄ間の相互誘導をM₃、導線２ｂ，２
ｃ間の相互誘導をM₄とすると、導線２ａ，２ｃ
を流れる電流の向きが同じであるから、M₁とM₂
は正結合になる反面、導線２ａ，２ｃを流れる電
流と導線２ｂ，２ｄを流れる電流の向きが逆にな
るのでM₃とM₄は負結合となる。なお、ここで
M₁〜M₄は、絶対値で示している。

従つて、導線２ａ，２ｂの区間と導線２ｃ，２
ｄの区間との相互誘導は、M₁＋M₂−M₃−M₄と
なるうえ、各導線２ａ〜２ｄ間の距離関係から
M₂＞M₃＝M₄＞M₁となり、第４図Ａに示す導線
の配置関係の結合は常に正になることがわかる。

第４図Ｂにおいて、導線２ａ，２c′間の相互誘
導をM₁′、導線２ｂ，２d′間の相互誘導をM₂′、
導線２ａ，２d′間の相互誘導をM₃′、導線２ｂ，
２c′間の相互誘導をM₄′とすると、導線２ａ，２
c′を流れる電流の向きが同じで、導線２ａ，２
c′と導線２ｂ，２d′では流れる電流の向きが逆で
あるから、M₁′およびM₂′は正結合かつM₁′＝
M₂′となり、M₃′およびM₄′は負の結合でかつ
M₄′＞M₃′となる。なおM₁′〜M₄′は絶対値で示し
ている。

従つて、導線２ａ，２ｂの区間と導線２c′，２
d′の区間との相互誘導は、M₁′＋M₂′−M₃′−
M₄′となる。そしてボビン１の巻軸方向の距離Ｄ
が小さい場合には、M₁′＋M₂′−M₃′−M₄′＞０に
なつて第４図Ｂに示す導線の配置関係の結合が正
であるが、距離Ｄが大きくなるとM₁′＋M₂′−
M₃′−M₄′＜０すなわち導線間の結合が負の状態
となる。第４図Ｂの導線の配置関係の相互誘導と
距離Ｄが関係は、Ｄの最少の場合に正となつて最
も大きく、Ｄの増大とともに減少して０から負に
反転して負の極小状態を経て負のまま減少する。
その変化の程度は、例えば導線２の間隔Ｓを一定
のままボビン１の厚みＴを短くするほど短い距離
で負になり、極小値の絶対値も大きくなる。しか
も、第４図中の距離Ｄは、最も近い区間すなわち
２番目のインダクタンス間で2Pとなるから、極
端に両区間が接近することなく容易に結合を負に
なるように配置可能である。

また、一般的にこの種の電磁遅延線において良
好な遅延特性を得るには、奇数番目の区間相互の
結合係数a1、a3、a5……は正で、偶数番目の区
間相互の結合係数a2、a4、a6……は負とするこ
とが良いとされている。そして、特に結合係数
a1は0.16〜0.2、結合係数a2は0.02〜0.03、結合係
数a3は0.01〜0.02程度が良いと考えられている
が、実際は浮遊容量等の影響を考慮してそれらに
近い値で実施される。

この点、本発明では、第１図および第３図にお
いて奇数番目の区間に関してはa1＞a3＞a5……
＞０となり、偶数番目の区間に関してはa2＜a4
＜a6……＜０とすることが可能で、さらにa1、
a2、a3等の値も導線２の線径や寸法関係を調整
することによつて好しい値に近く設定することが
可能であるから、立上り時間が速く出力波形歪の
少ない遅延特性を得ることができる。しかも、ボ
ビン１や導線２の寸法を適当に選定することによ
つて、小形で高い周波数帯での使用が可能にな
る。

なお、上述の実施例においては、説明を簡単に
するために、幅Ｗ方向の寸法が厚みＴ方向の寸法
より長いボビン１を用いて厚みＴ側の導線２の影
響が小さいものとして説明したが、本発明に係る
電磁遅延線の実施に際しては、厚みＴ側の導線２
を考慮しても容易に設計することができるし、ボ
ビン１にあつても偏平なものに限定されない。例
えば、断面楕円形や断面円形のボビンを用いても
よく、ボビン１の材料も非磁性体に限らない。

本発明者は、上述の構成の具体的実施例とし
て、線径0.1mmの導線２を、Ｗ＝13mm、Ｔ＝0.2
mm、Ｐ＝1.5mm、Ｇ＝0.23mmで20回巻線し、20PF
のコンデンサを各ターン毎に導線２とアース間に
接続して20区間の遅延線を構成した結果、１区間
500Psで計10nsの遅延時間、50Ωの特性インピー
ダンスが得られた。この場合、結合係数の設計値
はa₁＝0.15995、a₂＝−0.02049、a₃＝0.00829、a₄
＝−0.00383、a₅＝0.00236、a₆＝−0.00137とな
り、理論上の遮断周波数930MHzの90％の範囲内
で位相遅延歪を１％以内に抑えることが可能であ
る。

上述の実施例では導線２をボビン１に巻回して
インダクタンス素子３を形成したが、導線２を巻
回するほか、アルミナ磁器等のボビンの表面に導
体層をメツキ等によつて形成した後、ボビン表面
を機械的研削、フオトエツチングもしくはレーザ
ビーム加工して形成することも可能である。

また、第５図に示すように、導体箔をエツチン
グして対向する枠片４の間に支持片５を介して複
数の並行な導体条６ａ，６ｂ，６ｃ……を形成
し、導体条６ａ，６ｂ，６ｃ……を横切るよう
に、支持片５と導体条６ａ，６ｂ，６ｃ……の境
目および若干内側並びに枠片４間の中央に僅かな
間隔をおいて仮想線Ｘ−X′、Ｘ−X′、Y₁−Y₁′、
Y₂−Y₂′、Ｚ−Z′を考え、例えば隣り合う導体条
６ａ，６ｂにおいてＸ−X′とY₁−Y₁′間では間隔
を狭くし、Ｘ−X′とＸ−X′間において斜めに拡
開してＸ−X′とY₂−Y₂′間では間隔を広くすると
ともに、導体条６ｂ，６ｃとの間の関係を導体条
６ａと逆の狭広関係にするように、順次導体条６
ａ，６ｂ，６ｃ……を形成したものをインダクタ
ンス素子に用いることができる。

なお第５図中符号８は、導体条６ａ，６ｂ，６
ｃを接続する接続片であり、Ｘ−X′、Y₁−Y₁′、
Y₂−Y₂′にて導体条６ａ，６ｂ，６ｃ……を直角
に折曲し、接続片８を枠片４から切断分離して、
導体条６ａ，６ｂ，６ｃ……の接続片８を接続す
ることにより後述する第６図および第７図に示す
ような単層ソレノイド状のスペース巻きされたイ
ンダクタンス素子９が得られる。

第６図および第７図は、第５図に展開して示す
インダクタンス素子９を用いて構成した電磁遅延
線を示すもので、導体条６ａ，６ｂ，６ｃ……を
折曲してボビン１に貼り付け、各導体条６ａ，６
ｂ，６ｃ……の接続片８を枠片４から切断分離し
て接続片８を重ね合せ接続し、一面にアース電極
１０の形成された誘電体板１１の対向面に電極１
２を所定のピツチで形成した複合コンデンサ１３
のその電極１２に、前記接続片８の重ね合せ接続
部を接続し、第１図および第２図に示す電磁遅延
線と同様に構成したものである。

さらに本発明の電磁遅延線は、第８図に示すよ
うに、ボビン１の対向面、例えば同図中上面１ａ
および下面１ｂに、断面楔状（Ｖ字状）の巻溝１
４ａ，１４ｂ，１４ｃ，１４ｄを形成し、ボビン
１の上面１ａの巻溝１４ａ，１４ｃの間隔を広く
し、ボビン１下面１ｂの巻溝１４ｂ，１４ｄの間
隔を狭くし、さらに巻溝１４ａ，１４ｂを一組と
して導線２を複数回巻回してインダクタンス素子
の１区間分とする一方、巻溝１４ｃ，１４ｄを一
組として導線２を複数回巻回してインダクタンス
素子の１区間分とした構成を有している。

なお、ボビン１の上面１ａおよび下面１ｂにお
いて、各々巻溝１４ａ、〜１４ｄは広狭交互に形
成されている。

このように構成された電磁遅延線も、結合係数
a₁、a₃、a₅……を正結合に、結合係数a₂、a₄……
を負結合にすることが可能で、各結合係数の値も
任意に設定可能となり、出力波形の歪の向上およ
び立上り時間の高速化を図ることができる。

また、ボビン１の巻溝に導線を複数回巻回して
構成する場合には、インダクタンスＬの値を大き
くすることが可能であるので比較的遅延時間の大
きい遅延線を構成することができる。その場合に
も最適な結合係数を得ることができるので、出力
波形の歪を抑えることができる。さらに、巻溝を
第８図に示すように断面楔状にすれば、導線２が
巻き締るので、巻線が容易かつ正確となる。

本発明の電磁遅延線は、インダクタンス素子を
形成する各区間が、その隣り合う区間相互の対向
面を逆方向に拡開して対向するように配置されて
いれば、その目的達成が可能である。

なお、ここで隣り合う区間相互の対向面とは、
各区間において巻回された導体によつてその巻軸
に垂直に形成される面をいい、上述の第１図に示
す実施例のように１ターンを１区間とする場合に
は１ターン分の導体によつて形成され、また第８
図に示すように複数ターンで１区間を形成する場
合には巻溝内の複数ターンの導体によつて形成さ
れる。さらに、各区間がソレノイド状もしくはが
ら巻きされた導線からなる場合には、その導線の
端面にて形成される面である。

また、本発明にあつては、インダクタンス素子
の各区間を同一ボビンに巻回して形成する場合に
限らず空芯構造としてボビンを省略することもで
きるし、また別個のボビンに導体を巻回して各区
間をその対向面が交互に逆方向に拡開して対向す
るように配置することも可能である。そして個々
のボビンを用いる場合には、磁性体をボビンに用
いることができる。

以上説明したような本発明によれば、奇数番目
の区間の結合係数を正とし、偶数番目の区間の結
合係数を負とするとともに、導線の線径や寸法関
係を調整することによつてそれら結合係数を好し
い値に近づけることが可能となり、出力波形の歪
が小さくかつ立上り時間も速くなり、遅延特性を
向上することができる。

なお、本発明においては、インダクタンス素子
にコンデンサ形成用の導体を設けて分布定数型の
遅延線を構成することもできる。

【図面の簡単な説明】

第１図および第２図は本発明の電磁遅延線の一
実施例を示す上面図および正面図、第３図および
第４図Ａ，Ｂは第１図に示す電磁遅延線の等価回
路図および結合関係を説明する図、第５図は本発
明の電磁遅延線に用いるインダクタンス素子の他
の例を示す展開図、第６図および第７図は第５図
に示すインダクタンス素子を用いた電磁遅延線を
示す正面図および側面図、第８図は本発明のさら
に他の実施例を示す上面図（一部断面で示す）で
ある。 １……ボビン、２……導線、３，９……インダ
クタンス素子、６ａ，６ｂ，６ｃ……導体条、８
……接続片、１３……コンデンサ（複合コンデン
サ）。

Claims (1)

1. 【特許請求の範囲】 １ 導体を巻回した複数区間からなるインダクタ
   ンス素子と、コンデンサを組合せてなる電磁遅延
   線において、前記インダクタンス素子の各区間
   を、その隣り合う区間相互間の対向面が交互に逆
   方向に拡開して対向するように配置してなること
   を特徴とする電磁遅延線。 ２ インダクタンス素子が、ボビンに導体を単層
   ソレノイド状にスペース巻きしかつ１ターン分を
   １区間としてなる特許請求の範囲第１項記載の電
   磁遅延線。 ３ インダクタンス素子が、ボビンの対向面に
   各々形成された巻溝のうち対向する一組の巻溝に
   巻回された導線を１区間としてなる特許請求の範
   囲第１項記載の電磁遅延線。 ４ インダクタンス素子が、ボビンに形成された
   巻溝に導線を複数ターン巻回してなる特許請求の
   範囲第３項記載の電磁遅延線。