JPH023843A - Ｉｃメモリカード - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体メモリ素子として用いられるＩＣメ
モリカードに関し、特に欠陥を含むメモリチップを用い
た安価なＩＣメモリカードに関するものである。

［従来の技術］ 第３図は、例えば、社団法人日本電子工業新興協会パー
ソナルコンピュータ業務委員会作成による、［ＩＣメモ
リカードガイドライン］に記載された従来のＩＣメモリ
カードを示すブロック図である。

図において、インタフェースコネクタ（１）は、外部の
マイクロコンピュータ等（図示せず）に着脱自在に接続
されるようになっており、インタフェースコネクタ（１
）には、ＩＣメモリカードに内蔵されたメモリチップ（
２〉及びチップセレクト回路（３）が接続されている。

又、メモリチップ（２）は複数のＲＡＭ’ＰＲＯＭから
構成され、チップセレクト回路（３）はＩＣから構成さ
れている。

従来のＩＣメモリカードは、以上のように構成されてお
り、チップセレクト回路（３）は、インタフェースコネ
クタ（１）を介して入力される制御信号Ｃ及び上位アド
レス＾１に基づいて選択制御信号Ｓを出力し、所定のメ
モリチップ（２）を選択するようになっている。そして
、選択されたメモリチップ（２）に対し、下位アドレス
＾２に応じてデータＤを書き込み又は読み出しが行なわ
れる。

従って、インタフェースコネクタ（１）に接続されたマ
イクロコンピュータのＣＰＵからは、メモリチップ（２
）が大容量メモリチップのように見えるようになってい
る。

尚、メモリチップ（２）としては、ＲＡＭカードの場合
は６４にビットや２５６にビットのＳＲＡＭが用いられ
、ＲＯＭカードの場合は１Ｍビットや４Ｍビットのマス
クＲＯＭが多く用いられているが、メモリチップ（２）
の大容量化の傾向は近年ますます強くなっており、近い
将来は１ＭビットのＳＲＡＭや１６ＭビットのマスクＲ
ＯＭを採用する可能性が高い、しかしながら、このよう
な大容量メモリチップの製造途中においては、いわゆる
１ビツト不良が数％発生するため、製造歩留まりを低下
させる大きな要因となっている。

従って、従来より、製造歩留まりを向上させるため、Ｉ
Ｃメーカでは１ビツト不良を救済する種々の方法を採用
している。しかし、例えばリダンダンシイ（冗長性）ビ
ットを用意する方法などは最大公約数的な救済策に過ぎ
ないため、十分に良品化することができず、結局不良品
ＩＣとして廃棄されているのが現状である。

この場合、廃棄対象となるメモリＩＣの不良率がたとえ
１％でも、全生産数が１０００万個／月であれば、１０
万個／月のパーシャル不良メモリが入手できることにな
る。特に、ＳＲＡＭメモリチップは高価であるため、数
ビツト不良でも廃棄せずに利用しようとする要求が高く
なっている。

［発明が解決しようとする課題］ 従来のＩＣメモリカードは以上のように、完全に良品の
メモリチップ（２）のみを使用する必要があるので、メ
モリチップの製造歩留まりが悪いうえ、生産中にマージ
ン不足などで数ビットの不良が生じただけでも完全良品
のメモリチップと交換しなければならないため、非常に
高価になるという問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、メモリチップにビット不良などのわずかの欠
陥が生じても使用可能とし、安価なＩＣメモリカードを
得ることを目的とする。

［課題を解決するための手段］ この発明に係るＩＣメモリカードは、特定アドレスに欠
陥を含むメモリチップを用い、特定アドレスに対応した
代替アドレスが入力される完全良品の代替メモリと、特
定アドレスが入力された場合にメモリチップを非動作状
態にし且つ代替メモリを動作状態にするためのメモリ切
換信号と代替アドレスとを生成する切換信号発生回路と
を設けたものである。

［作用］ この発明においては、データアクセス用のアドレスが欠
陥に対応する特定アドレスの場合、その欠陥を含むメモ
リチップの代わりに代替メモリをアクセスし、ＩＣメモ
リカード全体として正しくデータの書き込み及び読み出
しを行なう。

［実施例］ 以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例を示すブロック図であり、（１
）、＾１、＾２、Ｃ，Ｄ及びＳは前述と同様のものであ
る。

メモリチップ（２＾）は例えば一部に欠陥を持ったプロ
グラムを内蔵するマスクＲＯＭなどから構成されている
。アドレスデコード又はチップセレクトを行なうチップ
セレクト回路（３＾）は、Ｍ７４１１Ｃ１３８Ｐなどの
ＩＣから構成されている。

メモリチップ（２＾）と並列に内蔵された代替メモリ（
１０）は、例えばメモリ容量がＩＫバイト以下の完全良
品のプログラマブルＲＯＭ　（ＥＰＲＯＭやＯＴＰなど
）からなり、メモリチップ（２＾）内の特定アドレスの
不良データを代替して正しいデータを格納するようにな
っている。

メモリ・アドレス・トラップ回路とも呼ばれる切換信号
発生回路（１１）は、入力されるアドレスが上記特定ア
ドレスを示す場合にメモリ切換信号Ｅ及び代替アドレス
Ａ′を出力するようになっている。

インバータ回路（１２）は、メモリ切換信号Ｅを反転し
てチップセレクト回路（３＾）に入力するようになって
いる。

第２図は切換信号発生回路（１１）をＰＬＡで構成した
場合のブロック図であり、（ｌｌａ）はＡＮＤアレイ部
、（ｌｌｂ）はＯＲアレイ部である。

この場合、ＡＮＤアレイ部（ｌｌａ）には、メモリチッ
プ（２＾）に含まれる欠陥をトラップ又はマスクするた
めの特定アドレスがプログラムされており、上位アドレ
ス＾１及び下位アドレス＾２が入力されている。ＯＲア
レイ部（ｌｌｂ）の同じ積項線には、代替メモリ（１０
）に対する代替アドレス八′がプログラムされており、
出力線のうちの１本はメモリ切換信号Ｅとなっている。

次に、第１図及び第２図に示したこの発明の一実施例の
動作について説明する。

まず、ＩＣ製造テスト工程において、各メモリチップ（
２＾）に含まれる欠陥の特定アドレスが分かるので、予
め、切換信号発生回路（１１）に特定アドレス及びそれ
に対応する代替アドレス八′をプログラムする。

通常のデータ読み出し時には、前述と同様に制御信号Ｃ
及び選択信号Ｓにより、所定のメモリチップ（２＾）か
ら所望のデータＤが読み出され、インタフェースコネク
タ（１）を介して外部のマイクロコンピュータに送られ
る。

ここで、ＩＣメモリカードに入力されるアドレス、即ち
上位アドレス＾１及び下位アドレス＾２がメモリチップ
（２＾）の欠陥に対応した特定アドレスになると、切換
信号発生回路（１１）は、メモリ切換信号Ｅを有意にす
ると共に、代替アドレス八′を出力し、メモリチップ（
２＾）の特定アドレスの欠陥をマスクする。

メモリ切換信号Ｅは、インバータ回路（１２）で反転さ
れてチップセレクト回路（３＾）に入力され、チップセ
レクト回路（３＾）及びメモリチップ（２＾）を全て非
動作状態にすると共に、一方では、代替メモリ（１０）
に入力され、代替メモリ（１０）を選択して動作状態と
する。

同時に、代替アドレス八′は制御信号Ｃと共に代替メモ
リ（１０）に入力され、動作状態となった代替メモリ（
１０）から正しいデータＤを読み出す、こうして、一部
に欠陥を含むメモリチップ（２八）を用いても、何ら支
障なく正しいデータＤを読み出すことができる。

このとき、代替メモリ（１０）は、メモリ容量が前述し
たようにＩＫバイト以下の場合が多いので、容量が数１
００バイトのメモリチップ（２Ａ）と比較して非常に安
価であり、又、追加された切換信号発生回路（１１）及
びインバータ回路（１２）も安価な素子である。又、欠
陥を含み本来廃棄されるべきメモリチップ責２＾）を、
はとんど経費のかからないテスト選別で救済できるので
、全体として安価なＩＣメモリカードとなる。特に、メ
モリチップ（２＾）がマスクＲＯＭより単価の高いＳＲ
ＡＭで構成されるＲＡＭカードの場合は、コストダウン
の効果が顕著である。

尚、上記実施例では、不良のメモリチップ（２＾）がマ
スクＲＯＭの場合について説明したが、他のＲＯＭ又は
ＲＡＭであってもよい。

又、メモリチップ（２＾）がＲＡＭの場合は、代替メモ
リ（１０）として良品のＲＡＭが用いられることは言う
までもない。

更に、メモリチップ（２＾）に対してデータＤの書き込
み及び読み出しを行なう場合について説明したが、メモ
リチップ（２＾）がソフトウェアを格納する場合に適用
しても同等の効果を奏する。

［発明の効果］ 以上のようにこの発明によれば、特定アドレスに欠陥を
含むメモリチップを用い、特定アドレスに対応した代替
アドレスが入力される完全良品の代替メモリと、特定ア
ドレスが入力された場合にメモリチップを非動作状態に
し且つ代替メモリを動作状態にするためのメモリ切換信
号と代替アドレスとを生成する切換信号発生回路とを設
け、特定アドレスに対してはメモリチップの代わりに代
替メモリをアクセスするようにしたので、全アドレス領
域で正しくデータアクセスでき且つ安価なＩＣメモリカ
ードが得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図内の切換信号発生回路の構成を示すブロック図
、第３図は従来のＩＣメモリカードを示すブロック図で
ある。 （２＾）・・・メモリチップ （３＾）・・・チップセレクト回路 （１０）・・・代替メモリ （１１）・・・切換信号発生回路 Ａ′・・・代替アドレス　　　Ｄ・・・データＥ・・・
メモリ切換信号 尚、図中、同一符号は同−又は相当部分を示す。 Ａ　　イを瞥Ｔ））又 Ｅ　・メｆり切（・Ｉ鵞１な 手続補正書 昭和６３年７

Claims (1)

1. 【特許請求の範囲】 複数のメモリチップと、入力されるアドレスに応じて前
   記メモリチップの１つを選択するチップセレクト回路と
   を備えたＩＣメモリカードにおいて、 前記メモリチップとして、特定アドレスに欠陥を含むメ
   モリチップを用い、 前記特定アドレスに対応した代替アドレスが入力される
   完全良品の代替メモリと、 前記特定アドレスが入力された場合に、前記メモリチッ
   プを非動作状態にし且つ前記代替メモリを動作状態にす
   るためのメモリ切換信号と前記代替アドレスとを生成す
   る切換信号発生回路と、を設けたことを特徴とするＩＣ
   メモリカード。