JPH0239342A - Ｒａｍディスクの記憶保全方式 - Google Patents
Ｒａｍディスクの記憶保全方式Info
- Publication number
- JPH0239342A JPH0239342A JP63190063A JP19006388A JPH0239342A JP H0239342 A JPH0239342 A JP H0239342A JP 63190063 A JP63190063 A JP 63190063A JP 19006388 A JP19006388 A JP 19006388A JP H0239342 A JPH0239342 A JP H0239342A
- Authority
- JP
- Japan
- Prior art keywords
- disk
- magnetic disk
- ram
- ram disk
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
２次記憶媒体として磁気ディスクとＲＡＭディスクとを
備えたコンピュータシステムにおいて、ＲＡＭディスク
の記憶の保全性を向上させるためのＲＡＭディスクの記
憶保全方式に関し、運用途中での電源切断やハードウェ
アのリセットによるＲＡＭディスク内の記憶内容の破壊
を、最小限に食い止めることを目的とし、 ＣＰＵと２次記憶媒体として磁気ディスク装置とＲＡＭ
ディスクとを備えたコンピュータシステムにおいて、Ｒ
ＡＭディスクには、少なくとも半導体メモリと、この半
導体メモリと磁気ディスク装置との間でＤＭＡ （Ｄｉ
ｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送を行わせ
る機能を有するＭＰＵとを有し、このＭＰＵと磁気ディ
スク装置の制御部との制御により、前記半導体メモリの
記憶内容を、前記磁気ディスク装置に装填した磁気ディ
スクのＲＡＭディスク記憶内容の退避領域に前記ＣＰＵ
が半導体メモリへアクセスしていないときにＤＭＡ転送
し得るように構成する。
備えたコンピュータシステムにおいて、ＲＡＭディスク
の記憶の保全性を向上させるためのＲＡＭディスクの記
憶保全方式に関し、運用途中での電源切断やハードウェ
アのリセットによるＲＡＭディスク内の記憶内容の破壊
を、最小限に食い止めることを目的とし、 ＣＰＵと２次記憶媒体として磁気ディスク装置とＲＡＭ
ディスクとを備えたコンピュータシステムにおいて、Ｒ
ＡＭディスクには、少なくとも半導体メモリと、この半
導体メモリと磁気ディスク装置との間でＤＭＡ （Ｄｉ
ｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送を行わせ
る機能を有するＭＰＵとを有し、このＭＰＵと磁気ディ
スク装置の制御部との制御により、前記半導体メモリの
記憶内容を、前記磁気ディスク装置に装填した磁気ディ
スクのＲＡＭディスク記憶内容の退避領域に前記ＣＰＵ
が半導体メモリへアクセスしていないときにＤＭＡ転送
し得るように構成する。
本発明は、２次記憶媒体として磁気ディスクとＲＡＭデ
ィスクとを備えたコンピュータシステムにおいて、ＲＡ
Ｍディスクの記憶の保全性を向上させるためのＲＡＭデ
ィスクの記憶保全方式に関する。
ィスクとを備えたコンピュータシステムにおいて、ＲＡ
Ｍディスクの記憶の保全性を向上させるためのＲＡＭデ
ィスクの記憶保全方式に関する。
近年、ワークステーションとして使用されるコンピュー
タシステムでは、磁気ディスクやＲＡＭディスクのアク
セスが頻繁に行われるため、そのアクセスの高速化が要
求されている。
タシステムでは、磁気ディスクやＲＡＭディスクのアク
セスが頻繁に行われるため、そのアクセスの高速化が要
求されている。
一般に磁気ディスクのアクセス・タイムは比較的長いの
で、ディスクキャッシュやＲＡＭディスクなどが使用さ
れる傾向にある。
で、ディスクキャッシュやＲＡＭディスクなどが使用さ
れる傾向にある。
ディスクキャッシュとは、ＣＰＵとメモリ（磁気ディス
ク）との間に、例えば５−ＲＡＭのようなメモリを配設
し、ＣＰＵが磁気ディスクのあるデータをアクセスした
とき、そのアドレスとデータを５−ＲＡＭに記憶させて
おいて、ＣＰＵが同じデータを次にアクセスするときに
、５−ＲＡＭに記憶しておいたデータを読出すことによ
って、アクセス速度を高めるようにしたものである。
ク）との間に、例えば５−ＲＡＭのようなメモリを配設
し、ＣＰＵが磁気ディスクのあるデータをアクセスした
とき、そのアドレスとデータを５−ＲＡＭに記憶させて
おいて、ＣＰＵが同じデータを次にアクセスするときに
、５−ＲＡＭに記憶しておいたデータを読出すことによ
って、アクセス速度を高めるようにしたものである。
ＲＡＭディスクは、論理上は磁気ディスクと同じように
アクセスする半導体メモリである。
アクセスする半導体メモリである。
〔発明が解決しようとする課題］
ディスクキャッシュは、磁気ディスク上に格納されたデ
ータのファイルが分散する場合には、アクセス速度を高
める効果を失い、かえって、アクセスの性能を低下させ
る状況が発生するおそれがある。
ータのファイルが分散する場合には、アクセス速度を高
める効果を失い、かえって、アクセスの性能を低下させ
る状況が発生するおそれがある。
一方、ＲＡＭディスクは、アクセスは常に高速で行われ
るが、異常による電源切断やハードウェアのリセット時
にはその記憶されたデータが破壊されて保存されないた
め、ＲＡＭディスクに記憶されているデータのファイル
を、磁気ディスクに転送して記憶保存させておく必要が
ある。
るが、異常による電源切断やハードウェアのリセット時
にはその記憶されたデータが破壊されて保存されないた
め、ＲＡＭディスクに記憶されているデータのファイル
を、磁気ディスクに転送して記憶保存させておく必要が
ある。
従来のＲＡＭディスクにおいては、電源切断やハードウ
ェアのリセット時にその記憶が破壊されても支障のない
データのファイルを選択し、それをＲＡＭディスクに転
送して使用していた。ところが、この使用法では、アク
セスの高速性が要求されるが、記憶されたデータが破壊
されては困るというデータのファイルは、このＲＡＭデ
ィスクに転送して記憶させておくことができなかった。
ェアのリセット時にその記憶が破壊されても支障のない
データのファイルを選択し、それをＲＡＭディスクに転
送して使用していた。ところが、この使用法では、アク
セスの高速性が要求されるが、記憶されたデータが破壊
されては困るというデータのファイルは、このＲＡＭデ
ィスクに転送して記憶させておくことができなかった。
したがって、従来のＲＡＭディスクでは、コンピュータ
システムの性能を向上させようとした場合、アクセスの
高速性が要求され記憶が破壊されると支障を来すデータ
のファイルを、ＣＰＵが本来の処理を中断して、そのデ
ータのファイルを磁気ディスクに記憶しなければならな
いので、ＣＰＵが木来しなければならない処理作業が遅
れるという問題を生じていた。
システムの性能を向上させようとした場合、アクセスの
高速性が要求され記憶が破壊されると支障を来すデータ
のファイルを、ＣＰＵが本来の処理を中断して、そのデ
ータのファイルを磁気ディスクに記憶しなければならな
いので、ＣＰＵが木来しなければならない処理作業が遅
れるという問題を生じていた。
本発明は、アクセスを高速化するためにＲＡＭディスク
を使用したコンピュータシステムにおいて、運用途中で
の電源切断やハードウェアのりセントにより記憶が破壊
されるおそれのあるＲＡＭディスク内の記憶内容（デー
タ）を、ＣＰＵがＲＡＭディスクあるいは磁気ディスク
をアクセスする前あるいはアクセスしていないときに、
ＲＡＭディスクに備えたＭＰＵが磁気ディスク装置に装
填された磁気ディスクのＲＡＭディスク記憶内容の退避
領域に前記ＣＰＵが半導体メモリへアクセスしていない
ときにＤＭＡ転送し得るようにしたＲＡＭディスクの記
憶保全方式を提供することを目的とする。
を使用したコンピュータシステムにおいて、運用途中で
の電源切断やハードウェアのりセントにより記憶が破壊
されるおそれのあるＲＡＭディスク内の記憶内容（デー
タ）を、ＣＰＵがＲＡＭディスクあるいは磁気ディスク
をアクセスする前あるいはアクセスしていないときに、
ＲＡＭディスクに備えたＭＰＵが磁気ディスク装置に装
填された磁気ディスクのＲＡＭディスク記憶内容の退避
領域に前記ＣＰＵが半導体メモリへアクセスしていない
ときにＤＭＡ転送し得るようにしたＲＡＭディスクの記
憶保全方式を提供することを目的とする。
本発明において前記のような課題を解決するための手段
を、第１図を参照して説明すると、ＣＰＵ１と２次記憶
媒体として磁気ディスク装置２とＲＡＭディスク３とを
備えたコンピュータシステムにおいて、ＲＡＭディスク
３には、少なくとも半導体メモリ３ａと、この半導体メ
モリ３ａと磁気ディスク装置２との間でＤＭＡ転送を行
わせる機能を有するＭＰＵ３ｂとを有し、このＭＰＵ３
ｂと磁気ディスク装置２の制御部２ａとの制御により、
前記半導体メモリ３ａの記憶内容を、前記磁気ディスク
装置２に装填した磁気ディスク２ｂのＲＡＭディスク記
憶内容の退避領域２ｂ’に前記ＣＰＵＩが半導体メモリ
３ａヘアクセスしていないときにＤＭＡ転送し得るよう
にしたＲＡＭディスクの記憶保全方式としたものである
。
を、第１図を参照して説明すると、ＣＰＵ１と２次記憶
媒体として磁気ディスク装置２とＲＡＭディスク３とを
備えたコンピュータシステムにおいて、ＲＡＭディスク
３には、少なくとも半導体メモリ３ａと、この半導体メ
モリ３ａと磁気ディスク装置２との間でＤＭＡ転送を行
わせる機能を有するＭＰＵ３ｂとを有し、このＭＰＵ３
ｂと磁気ディスク装置２の制御部２ａとの制御により、
前記半導体メモリ３ａの記憶内容を、前記磁気ディスク
装置２に装填した磁気ディスク２ｂのＲＡＭディスク記
憶内容の退避領域２ｂ’に前記ＣＰＵＩが半導体メモリ
３ａヘアクセスしていないときにＤＭＡ転送し得るよう
にしたＲＡＭディスクの記憶保全方式としたものである
。
前記のような手段により、ＣＰＵＩが、ＲＡＭディスク
３を形成する半導体メモリ３ａの記憶内容（データ）を
アクセスする前またはアクセスしていないときに、ＲＡ
Ｍディスク３を形成するＭＰＵ３ｂと磁気ディスク装置
２を形成する制御部２ａとの制御により、前記半導体メ
モリ３ａの記憶内容を、前記磁気ディスク装置２に装填
した磁気ディスク２ｂのＲＡＭディスク記憶内容の退避
領域２ｂ’にＤＭＡ転送しておき、コンピュータシステ
ムの運用途中での電源切断やハードウェアのリセットに
より、ＲＡＭディスクの記憶内容が破壊されたとしても
、その記憶内容と同じものを磁気ディスクに記憶保全さ
せておくことができる。
３を形成する半導体メモリ３ａの記憶内容（データ）を
アクセスする前またはアクセスしていないときに、ＲＡ
Ｍディスク３を形成するＭＰＵ３ｂと磁気ディスク装置
２を形成する制御部２ａとの制御により、前記半導体メ
モリ３ａの記憶内容を、前記磁気ディスク装置２に装填
した磁気ディスク２ｂのＲＡＭディスク記憶内容の退避
領域２ｂ’にＤＭＡ転送しておき、コンピュータシステ
ムの運用途中での電源切断やハードウェアのリセットに
より、ＲＡＭディスクの記憶内容が破壊されたとしても
、その記憶内容と同じものを磁気ディスクに記憶保全さ
せておくことができる。
第１図は本発明の第１実施例の構成図であり、ｌはＣＰ
Ｕ、２は磁気ディスク装置で、例えばＭＰＵなどで形成
された制御部２ａと、装填された磁気ディスク２ｂなど
で構成されている。
Ｕ、２は磁気ディスク装置で、例えばＭＰＵなどで形成
された制御部２ａと、装填された磁気ディスク２ｂなど
で構成されている。
３はＲＡＭディスクで、これは少なくとも半導体メモリ
３ａと、この半導体メモリ３ａと前記磁気ディスク装置
２に装填された磁気ディスク２ｂとの間でＤＭＡ転送を
行わせる機能を有するＭＰＵ３ｂとを有し、このＭＰＵ
３ｂと磁気ディスク装置２０制御部２ａとの制御により
、前記半導体メモリ３ａの記憶内容（データ）を、前記
磁気ディスク装置２に装填した磁気ディスク２ｂのＲＡ
Ｍディスク記憶内容の退避領域２ｂ’にＤＭＡ転送し得
るようにしたものである。
３ａと、この半導体メモリ３ａと前記磁気ディスク装置
２に装填された磁気ディスク２ｂとの間でＤＭＡ転送を
行わせる機能を有するＭＰＵ３ｂとを有し、このＭＰＵ
３ｂと磁気ディスク装置２０制御部２ａとの制御により
、前記半導体メモリ３ａの記憶内容（データ）を、前記
磁気ディスク装置２に装填した磁気ディスク２ｂのＲＡ
Ｍディスク記憶内容の退避領域２ｂ’にＤＭＡ転送し得
るようにしたものである。
なお、３ｃはＲＡＭディスク３を構成する作業用レジス
タで、前記半導体メモリ３ａから前記磁気ディスク２ｂ
のＲＡＭディスク記憶内容の退避領域２ｂ’への記憶内
容の転送時のアドレスを記憶するものであり、その動作
の詳細な説明は後述する。４は前記ＣＰＵｌ０主メモリ
である。
タで、前記半導体メモリ３ａから前記磁気ディスク２ｂ
のＲＡＭディスク記憶内容の退避領域２ｂ’への記憶内
容の転送時のアドレスを記憶するものであり、その動作
の詳細な説明は後述する。４は前記ＣＰＵｌ０主メモリ
である。
次にその動作を説明すると、ＣＰＵＩがＲＡＭディスク
３を形成する半導体メモリ３ａの記憶内容をアクセスす
る前に、ＲＡＭディスク３を形成する作業用レジスタ３
ｃに、磁気ディスク２ｂ上のＲＡＭディスク記憶内容の
退避領域２ｂ’の先頭アドレスをＣＰＵＩが書込む。書
込んだ後は、ＣＰＵＩはこのＲＡＭディスクを通常の磁
気ディスクと同じように使用する（通常のＲＡＭディス
クの使い方）。
３を形成する半導体メモリ３ａの記憶内容をアクセスす
る前に、ＲＡＭディスク３を形成する作業用レジスタ３
ｃに、磁気ディスク２ｂ上のＲＡＭディスク記憶内容の
退避領域２ｂ’の先頭アドレスをＣＰＵＩが書込む。書
込んだ後は、ＣＰＵＩはこのＲＡＭディスクを通常の磁
気ディスクと同じように使用する（通常のＲＡＭディス
クの使い方）。
ＲＡＭディスク３では、ＣＰＵ１からのデータの半導体
メモリ３ａへの書込みをＭＰＵ３ ｂが監視し、半導体
メモリ３ａ内に有効なデータが格納されていることをＭ
ＰＵ３ｂが確認した後、ＣＰＵ１が半導体メモリ３ａに
格納されたデータをアクセスしていないときに、そのデ
ータを磁気ディスク２ｂの退避領域２ｂ’にＭＰＵ３ｂ
および磁気ディスク装置２の制御部２ａの制御によって
書込む。
メモリ３ａへの書込みをＭＰＵ３ ｂが監視し、半導体
メモリ３ａ内に有効なデータが格納されていることをＭ
ＰＵ３ｂが確認した後、ＣＰＵ１が半導体メモリ３ａに
格納されたデータをアクセスしていないときに、そのデ
ータを磁気ディスク２ｂの退避領域２ｂ’にＭＰＵ３ｂ
および磁気ディスク装置２の制御部２ａの制御によって
書込む。
第２図は本発明の第２実施例の構成図であり、ＲＡＭデ
ィスク３の前記構成要素の他に、バス５からのアドレス
信号を受けるためのバスレシーバ−３ｄと、バスにアド
レス信号を出力するためのバスドライバー３ｅと、バス
全体のアドレス信号を解読するとともにＣＰＵＩからの
半導体メモリ３ａのデータのアクセスを監視するアドレ
スデコーダ・アクセス監視回路３ｆとを付加したもので
ある。
ィスク３の前記構成要素の他に、バス５からのアドレス
信号を受けるためのバスレシーバ−３ｄと、バスにアド
レス信号を出力するためのバスドライバー３ｅと、バス
全体のアドレス信号を解読するとともにＣＰＵＩからの
半導体メモリ３ａのデータのアクセスを監視するアドレ
スデコーダ・アクセス監視回路３ｆとを付加したもので
ある。
このアドレスデコーダ・アクセス監視回路３ｆは次のよ
うな諸機能を有する。すなわち、バス全体のアドレス信
号を監視して半導体メモリ３ａが選択されたことを確認
すると、選択信号を半導体メモリ３ａに入力してこの半
導体メモリ３ａを書込み読出し状態にし、また、作業用
レジスタ３ｃが選択されたことを確認すると、選択信号
を作業用レジスタ３ｃに入力してこの作業用レジスタ３
ｃにＲＡＭディスク記憶内容の退避領域の先頭アドレス
および次回転送先アドレスの記憶状態にする。
うな諸機能を有する。すなわち、バス全体のアドレス信
号を監視して半導体メモリ３ａが選択されたことを確認
すると、選択信号を半導体メモリ３ａに入力してこの半
導体メモリ３ａを書込み読出し状態にし、また、作業用
レジスタ３ｃが選択されたことを確認すると、選択信号
を作業用レジスタ３ｃに入力してこの作業用レジスタ３
ｃにＲＡＭディスク記憶内容の退避領域の先頭アドレス
および次回転送先アドレスの記憶状態にする。
また、ＣＰＵＩが半導体メモリ３ａにデータを書込み中
あるいは半導体メモリ３ａのデータを読出し中であるか
どうかを監視する。
あるいは半導体メモリ３ａのデータを読出し中であるか
どうかを監視する。
前記作業用レジスタ３ｃは、第３図に示すように、第１
のレジスタ３ｃＩと第２のレジスタ３ｃｚとで形成され
、第１のレジスタ３ｃ、には前記退避領域の先頭アドレ
スとそのアドレスが有効（ビット１）か無効（ビット０
）かのビットが格納されている。また、第２のレジスタ
３ｃｚには、ＲＡＭディスク３を形成する半導体メモリ
３ａと磁気ディスク２ｂとの間のアクセスが、ｃｐｕｉ
からのアクセスにより中断された場合に、次にデータ転
送するためのアドレス（次回転送先アドレス）が格納さ
れている。
のレジスタ３ｃＩと第２のレジスタ３ｃｚとで形成され
、第１のレジスタ３ｃ、には前記退避領域の先頭アドレ
スとそのアドレスが有効（ビット１）か無効（ビット０
）かのビットが格納されている。また、第２のレジスタ
３ｃｚには、ＲＡＭディスク３を形成する半導体メモリ
３ａと磁気ディスク２ｂとの間のアクセスが、ｃｐｕｉ
からのアクセスにより中断された場合に、次にデータ転
送するためのアドレス（次回転送先アドレス）が格納さ
れている。
前記のような第１のレジスタ３ｃ、への退避領域の先頭
アドレスの書込みはＣＰＵＩによって行われ、ＲＡＭデ
ィスク３を形成するＭＰＵ３ｂからはリードオンリーで
ある。また、第２のレジスタ３ｃｚへの次回転送先アド
レスの書込み読出しくリード・ライト）はＲＡＭディス
ク３を形成するＭＰＵ３ ｂのみが行う。
アドレスの書込みはＣＰＵＩによって行われ、ＲＡＭデ
ィスク３を形成するＭＰＵ３ｂからはリードオンリーで
ある。また、第２のレジスタ３ｃｚへの次回転送先アド
レスの書込み読出しくリード・ライト）はＲＡＭディス
ク３を形成するＭＰＵ３ ｂのみが行う。
ＣＰＵＩが前記作業用レジスタ３ｃを形成する第１のレ
ジスタ３ｃ、に退避領域の先頭アドレスを書込む場合、
必ずビットを１にする。前記ＭＰＵ３ｂはこのビット１
を監視し、ビット１でなければ退避領域が準備されてい
ないものと判断し、ＤＭＡによる半導体メモリ３ａから
磁気ディスク２ｂのＲＡＭディスク記憶内容の退避領域
２ｂ’へのデータの退避は行わない。
ジスタ３ｃ、に退避領域の先頭アドレスを書込む場合、
必ずビットを１にする。前記ＭＰＵ３ｂはこのビット１
を監視し、ビット１でなければ退避領域が準備されてい
ないものと判断し、ＤＭＡによる半導体メモリ３ａから
磁気ディスク２ｂのＲＡＭディスク記憶内容の退避領域
２ｂ’へのデータの退避は行わない。
前記作業用レジスタ３Ｃを形成する第１のレジスタ３ｃ
＋に有効ビットとともに退避領域の先頭アドレスが記憶
されたこのＲＡＭディスク３は、ＣＰＵ１に対してバス
アクセス要求を上げる。ＣＰＵＩがバスを使用していな
い場合に、ＣＰ［ＪｌはＲＡＭディスク３に対してバス
の使用許可を与え、ＲＡＭディスク３はＤＭＡにより磁
気ディスク装置２に対してアクセスを開始する。この場
合、通常のＤＭＡのアクセスはＣＰＵより優先的にバス
を使用できるが、このＲＡＭディスク３のバス使用優先
度はＣＰＵＩのそれよりも低くする。これによりＣＰＵ
Ｉがバスを使用していない時間に、ＲＡＭディスク３が
バスを使用することになり、コンピュータシステムの性
能の低下を防止することができる。
＋に有効ビットとともに退避領域の先頭アドレスが記憶
されたこのＲＡＭディスク３は、ＣＰＵ１に対してバス
アクセス要求を上げる。ＣＰＵＩがバスを使用していな
い場合に、ＣＰ［ＪｌはＲＡＭディスク３に対してバス
の使用許可を与え、ＲＡＭディスク３はＤＭＡにより磁
気ディスク装置２に対してアクセスを開始する。この場
合、通常のＤＭＡのアクセスはＣＰＵより優先的にバス
を使用できるが、このＲＡＭディスク３のバス使用優先
度はＣＰＵＩのそれよりも低くする。これによりＣＰＵ
Ｉがバスを使用していない時間に、ＲＡＭディスク３が
バスを使用することになり、コンピュータシステムの性
能の低下を防止することができる。
第４図はＲＡＭディスク３と磁気ディスク装置２との間
のＤＭＡ（ＤｗＸｉ略タイムチャートを示す。
のＤＭＡ（ＤｗＸｉ略タイムチャートを示す。
この図に示されるように、ＣＰＵＩがＲＡＭディスク３
または磁気ディスク２ｂをアクセスしている場合は、Ｒ
ＡＭディスク３内で磁気ディスク２ｂへのアクセス要求
があったとしても、ＲＡＭディスク３は磁気ディスク２
ｂに対してＤＭＡは行えない。
または磁気ディスク２ｂをアクセスしている場合は、Ｒ
ＡＭディスク３内で磁気ディスク２ｂへのアクセス要求
があったとしても、ＲＡＭディスク３は磁気ディスク２
ｂに対してＤＭＡは行えない。
ＲＡＭディスク３が磁気ディスク２ｂをアクセス中に、
ＣＰＵＩのアクセスが始まった場合には、現在行ってい
るアクセスの終了を待って、次のアクセスのためのアド
レス（次回転送先アドレス）を作業用レジスタ３ｃを形
成する第２のレジスタ３ｃｔに記憶し、ＲＡＭディスク
３はＤＭＡを中断する。ＣＰＵＩがバス５を使用しなく
なると、ＲＡＭディスク３は前記第２のレジスタ３ｃｔ
に記憶された次回転送先アドレスから磁気ディスク２ｂ
の退避領域２ｂ’へＤＭＡを再開始する。
ＣＰＵＩのアクセスが始まった場合には、現在行ってい
るアクセスの終了を待って、次のアクセスのためのアド
レス（次回転送先アドレス）を作業用レジスタ３ｃを形
成する第２のレジスタ３ｃｔに記憶し、ＲＡＭディスク
３はＤＭＡを中断する。ＣＰＵＩがバス５を使用しなく
なると、ＲＡＭディスク３は前記第２のレジスタ３ｃｔ
に記憶された次回転送先アドレスから磁気ディスク２ｂ
の退避領域２ｂ’へＤＭＡを再開始する。
以上説明したように、本発明によれば、アクセスを高速
化するためのＲＡＭディスクと、アクセスは比較的に遅
いが不運発性の磁気ディスク装置を備えたコンピュータ
システムにおいて、運用途中での電源切断やハードウェ
アのリセットにより記憶が破壊されるおそれのあるＲＡ
Ｍディスク内の記憶内容を、ＣＰＵがＲＡＭディスクあ
るいは磁気ディスクをアクセスする前あるいはアクセス
していないときに、ＲＡＭディスクに備えたＭＰＵと磁
気ディスク装置の制御部との制御により、磁気ディスク
装置に装填された磁気ディスクのＲＡＭディスク記憶内
容の退避領域にＤＭＡ転送し得るので、ＲＡＭディスク
内のデータの破壊を最小限に食い止めることができ、Ｒ
ＡＭディスク内のデータの保全性を向上させる効果があ
り、また、ソフトウェアに高速アクセスが要求されるデ
ータのファイルを全てＲＡＭディスク上に格納できるた
め、コンピュータシステムとしての高速化を最適に行う
ことができ、コンピュータシステムの性能の向上に寄与
するところが大きい。
化するためのＲＡＭディスクと、アクセスは比較的に遅
いが不運発性の磁気ディスク装置を備えたコンピュータ
システムにおいて、運用途中での電源切断やハードウェ
アのリセットにより記憶が破壊されるおそれのあるＲＡ
Ｍディスク内の記憶内容を、ＣＰＵがＲＡＭディスクあ
るいは磁気ディスクをアクセスする前あるいはアクセス
していないときに、ＲＡＭディスクに備えたＭＰＵと磁
気ディスク装置の制御部との制御により、磁気ディスク
装置に装填された磁気ディスクのＲＡＭディスク記憶内
容の退避領域にＤＭＡ転送し得るので、ＲＡＭディスク
内のデータの破壊を最小限に食い止めることができ、Ｒ
ＡＭディスク内のデータの保全性を向上させる効果があ
り、また、ソフトウェアに高速アクセスが要求されるデ
ータのファイルを全てＲＡＭディスク上に格納できるた
め、コンピュータシステムとしての高速化を最適に行う
ことができ、コンピュータシステムの性能の向上に寄与
するところが大きい。
３ｄ・・・バスレシーバ−
３ｅ・・・バスドライバー
３ｒ・・・アドレスデコーダ
４・・・主メモリ、
５・・・バス。
・アクセス監視回路、
第１図は本発明の第１実施例の構成図、第２図は本発明
の第２実施例の構成図、第３図は作業用レジスタの例を
示す図、第４図アクセスのタイムチャートである。 １・・・ＣＰＵ。 ２・・・磁気ディスク装置、 ２ａ・・・制御部、 ２ｂ・・・磁気ディスク、 ２ｂ’・・・ＲＡＭディスク記憶内容の退避領域、３・
・・ＲＡＭディスク、 ３ａ・・・半導体メモリ、 ３ｂ・・・ＭＰＵ。 ３ｃ・・・作業用レジスタ、
の第２実施例の構成図、第３図は作業用レジスタの例を
示す図、第４図アクセスのタイムチャートである。 １・・・ＣＰＵ。 ２・・・磁気ディスク装置、 ２ａ・・・制御部、 ２ｂ・・・磁気ディスク、 ２ｂ’・・・ＲＡＭディスク記憶内容の退避領域、３・
・・ＲＡＭディスク、 ３ａ・・・半導体メモリ、 ３ｂ・・・ＭＰＵ。 ３ｃ・・・作業用レジスタ、
Claims (1)
- 【特許請求の範囲】 ＣＰＵ（１）と２次記憶媒体として磁気ディスク装置（
２）とＲＡＭディスク（３）とを備えたコンピュータシ
ステムにおいて、 ＲＡＭディスク（３）には、少なくとも半導体メモリ（
３ａ）と、この半導体メモリ（３ａ）と磁気ディスク装
置（２）との間でＤＭＡ転送を行わせる機能を有するＭ
ＰＵ（３ｂ）とを有し、このＭＰＵ（３ｂ）と磁気ディ
スク装置（２）の制御部（２ａ）との制御により、前記
半導体メモリ（３ａ）の記憶内容を、前記磁気ディスク
装置（２）に装填した磁気ディスク（２ｂ）のＲＡＭデ
ィスク記憶内容の退避領域（２ｂ′）に前記ＣＰＵ（１
）が半導体メモリ（３ａ）へアクセスしていないときに
ＤＭＡ転送し得るようにしたことを特徴とするＲＡＭデ
ィスクの記憶保全方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63190063A JPH0239342A (ja) | 1988-07-29 | 1988-07-29 | Ｒａｍディスクの記憶保全方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63190063A JPH0239342A (ja) | 1988-07-29 | 1988-07-29 | Ｒａｍディスクの記憶保全方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0239342A true JPH0239342A (ja) | 1990-02-08 |
Family
ID=16251729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63190063A Pending JPH0239342A (ja) | 1988-07-29 | 1988-07-29 | Ｒａｍディスクの記憶保全方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0239342A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997024655A1 (en) * | 1995-12-28 | 1997-07-10 | Ipl Systems, Inc. | Virtual ramdisk |
| JP2010212990A (ja) * | 2009-03-10 | 2010-09-24 | Oki Networks Co Ltd | 呼制御装置、方法及びプログラム |
-
1988
- 1988-07-29 JP JP63190063A patent/JPH0239342A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997024655A1 (en) * | 1995-12-28 | 1997-07-10 | Ipl Systems, Inc. | Virtual ramdisk |
| JP2010212990A (ja) * | 2009-03-10 | 2010-09-24 | Oki Networks Co Ltd | 呼制御装置、方法及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4858111A (en) | Write-back cache system using concurrent address transfers to setup requested address in main memory before dirty miss signal from cache | |
| US6513102B2 (en) | Internal copy for a storage controller | |
| US20020156972A1 (en) | Method and system for improving raid controller performance through adaptive write back/write through caching | |
| US5588128A (en) | Dynamic direction look ahead read buffer | |
| US7069409B2 (en) | System for addressing a data storage unit used in a computer | |
| JPH0239342A (ja) | Ｒａｍディスクの記憶保全方式 | |
| JPS59214952A (ja) | 障害処理方式 | |
| US5913225A (en) | Cache flush mechanism for a secondary cache memory | |
| JP3074817B2 (ja) | ファイルバックアップ回路 | |
| EP0787326B1 (en) | System and method for processing of memory data and communication system comprising such system | |
| JP3162459B2 (ja) | データ処理装置 | |
| JP2007041813A (ja) | 情報処理システムおよび情報処理方法 | |
| JPS6331806B2 (ja) | ||
| JP2001265653A (ja) | データ処理装置 | |
| JPH10254780A (ja) | ディスクキャッシュ制御方式 | |
| JPH0239341A (ja) | Ｒａｍディスクの記憶保全装置 | |
| JPH076117A (ja) | データ転送方式及びデータ転送装置 | |
| KR0181487B1 (ko) | 버퍼 램을 이용한 프로그램 구동 장치 및 방법 | |
| JPH02307123A (ja) | 計算機 | |
| JP3299147B2 (ja) | キャッシュ制御回路 | |
| JPH10105466A (ja) | ディスク装置のキャッシュメモリ制御方法 | |
| JPH02165354A (ja) | 補助記憶装置 | |
| JPH03210645A (ja) | キヤツシユ制御方式 | |
| JPH0122656B2 (ja) | ||
| JPH02216564A (ja) | 再開処理方式 |