JPH023934A - 耐放射線特性が強化された半導体装置 - Google Patents

耐放射線特性が強化された半導体装置

Info

Publication number
JPH023934A
JPH023934A JP15441788A JP15441788A JPH023934A JP H023934 A JPH023934 A JP H023934A JP 15441788 A JP15441788 A JP 15441788A JP 15441788 A JP15441788 A JP 15441788A JP H023934 A JPH023934 A JP H023934A
Authority
JP
Japan
Prior art keywords
oxide film
radiation
side wall
silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15441788A
Other languages
English (en)
Inventor
Masaru Tsukiji
優 築地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15441788A priority Critical patent/JPH023934A/ja
Publication of JPH023934A publication Critical patent/JPH023934A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にホット・キャリアに対
する耐放射性特性が強化された半導体装置に関する。
〔従来の技術〕
近年、半導体集積回路装置を宇宙空間または原子炉周辺
などで使用する機会が増加しつつある。
そのような厳しい環境内におかれた場合、半導体集積回
路装置は種々の放射線損傷を受け、回路の誤動作および
破壊を生じ、システムを機能低下させやすい。したがっ
て放射線に強い半導体集積回路装置の開発が望まれてい
る。
しかしなから、MO3型半導体装置は一方で構造の微細
化が進み、他方では、トランジスタの動作電圧そのもの
は変わらないという状況下にあるため、最近の半導体集
積回路装置では1〜ランジスタ内部の空乏層領域の電界
強度は増大しつづける傾向にある。従って、シリコン基
板/ゲート酸化膜界面の横方向電界が充分大きくなる特
別な場合では、ここで加速されたキャリアがドレイン近
傍の高電界領域で基板の結晶格子と電離衝突し、電子−
正孔対を発生させる。通常、高電界領域で加速された荷
電粒子系の温度(電子温度、正孔温度)が格子温度を越
えるとき、この電荷は特別にポットキャリアと呼ばれる
が、この場合、このホットキャリアの一部は基板シリコ
ン/ゲート酸化膜間の障壁を越えてゲート酸化膜に注入
されるようになる。すなわち、Nチャネル・トランジス
タでは電子の注入か、また、Pチャネル・トランジスタ
では正孔の注入現象がそれぞれ起こる。この注入キャリ
アはシリコン/酸化膜界面に界面準位を形成するか、あ
るいは酸化膜内の1〜ラツプに捕獲されて固定電荷蓄積
を引き起し、その結果トランジスタの閾値電圧を変動せ
しめるなど半導体装置の信頼性を低下させる。従来、こ
のような、素子の微細化に伴う信頼性の低下を防ぐため
MO8型半導体装置をL D D (Lightly−
Doped−Drain)構造にすることが行われて来
た。
第5図は従来のLDD構造のNMO3)−ランジスタの
断面図を示すものて、ドレイン領域7近傍のチャンネル
領域に不純物濃度が低い11−型領域6を形成し、ここ
て横方向電界の集中を緩和させたものである。通常、こ
のn−型領域6はソース、トレインの各[l+型領領域
7形成するに先立って形成されるが、n+型領領域7形
成する後工程の注入不純物が既に形成されているこのn
−型領域6内に打ち込まれるのを防ぐため、n+型領領
域7形成する際は、サイド・ウォールと呼ばれる絶縁層
5がケート電極3の側面酸化膜4に沿って予かしめ形成
される。この場合、サイド・ウォールの形成には、従来
化学気相成長法(CVD法)によるシリコン酸化膜を用
いるのが通常である。この1−7DD構造のMO3型半
導体装置は耐ホット・キャリア性に優れた構造ではある
が、人工衛星搭載用半導体装置の如く強い放射線に曝さ
れる使用環境では充分でなく、さらに放射線耐性を強化
する・必要が生じている。
〔発明が解決しようとする課題〕
すなわち、第6図(a)及び(L))は従来のL D 
D構造のN M OS )ランジスタの耐放射線特性の
試験データ図てあって、放射線照射の有無によってドレ
インの電圧電流特性の変化を調へなものである。ここで
、第6図(a)は放射線を照射しない場合の、また、第
6図(b)は放射線(Co60ガンマ線)を105ra
d照射した場合のデータ図をそれぞれ示しており、何れ
も通常の状態であればホット・キャリアが発生する条件
のバイアス・ストレス(例えばター1〜電圧5■、ドレ
イン電圧5■、ストレス時間3000時間)を加えた場
合と加えない場合とについて調べられている。すなわち
、ケート酸化膜を温度950℃の乾燥酸素中で厚さ20
0人に形成したゲート長1.5μmの試料を用いた場合
の放射線の照射前と照射後のドレイン電圧、電流特性が
それぞれストレス印加前(実線)およびストレス印加f
& (破線)に−)いて示されている。この試験結果か
ら明らかなように、L D D構造は高い耐ボットキャ
リア性を有しており、ポット・キャリア・ストレスの印
加前?糸でトランジスタの特性変動は放射線の照射前で
は第6図(a)が示すように殆んど生じないが、−旦放
射線が照射されると?fJ6図(b)が示すように、ポ
ット・キャリア・ストレス印加後のトレイン電流(破線
)が印加前(実線)に較べ大きく減少する。このドレイ
ン電流の変動の原図としては、(1)ゲート酸化膜中に
発生する損傷と、(2)サイド・つオールに発生する損
傷とが考えられる。しかしなから、補充実験として行っ
た放射線に強いゲート酸化膜を用いたMOSトランジス
タでも依然として変動が大きいので〔第6図(b)の−
点鎖線参照〕、特性変動の原図は<2)のサイド・ウォ
ールに発生する損傷が大きく寄与しているものと考えら
れる。このように、従来のLDD構造を有するMO31
〜ランジスタは、放射線を照射し、ポット・キャリア・
ストレスの印加を行うと、トレイン電流が減少し、相互
コンダクタンスが低下するという欠点を有している。
この理由は以下のように説明することができる。すなわ
ち、従来のサイド・ウォール材にはCVD法によるシリ
コン酸化膜が用いられる。この酸化膜はガンマ線、X線
等の電離放射線が照射されると、良く知られているよう
にj模内に電子正孔対を生成する。従って、この時ゲー
ト電極が正電位ならば発生した正孔は基板方向に移動し
、サイド・ウォール下方のシリコン/酸化膜界面に界面
準位を形成することとなる。この界面準位はキャリア・
トラップとして振舞うため、ホット・キャリア・ス1〜
レスが印加されていると電子を捕獲し、サイ1〜・ウオ
ール下方のシリコン/酸化膜界面のn−型領域を空乏化
するのて、この領域の抵抗を増加させ、結果としてドレ
イン電流を減少させ、相互コンタクタンスを低下させる
こととなる。ところで、酸化膜に放射線を照射すると、
このように界面準位が発生ずると同時に、酸化膜内の正
孔トラップによる正孔の捕獲が起こり固定正電荷の蓄積
も起こる。若しも固定正電荷の影響が界面準位の影4!
−Cよりも大きい場合には、ホット・キャリアの発生が
より一層促進される。
これはつぎに説明する理由によるものである。
すなわち、固定正電荷の蓄積が起こるとサイドウオール
が正に帯電するため、その下部のロー型領域かn゛型領
領域化る。その結果、実質的にチャネル長が減少し、そ
れに伴い、チャネルの横方向電界が増大してホット・キ
ャリアの発生が促進されるというものである。ここまで
は、Nチャネル・トランジスタについての放射線の影響
を述べたが、Pチャオ・ル・トランジスタにおいても同
様の影響が現われる。
すでに述べたように、界面準位の発生はn−型領域の空
乏化を生じ、また、固定正電荷の蓄積はn−型領域のn
+型化を招き、何れもこれらを通してlヘランジスタ特
性を変動させる。従って、界面準位発生量と固定正電荷
蓄積量をそれぞれ制御し、両者の影響を相殺できればn
−型領域を安定に存在させることができる。しかしなか
ら、このような制御は事実ト不可能であるばかりでなく
、界面準位の存在それ自体がチャネルにおける電子の移
動度を低下させトランジスタ特性を損う。以1−1の理
由からMO8型半導体装置の被放射線環境下における信
頼性を高めるためには、I−ランジスタ持性の変動要因
となる界面準位の発生量および固定正電荷の蓄積量を共
に減少せしめることが必要である。従って、従来のL 
D D構造のMOSトランジスタの如く放射線の照射を
受けると、(a)サイド・ウォール下方のシリコン/i
’iu化膜界面に界面準位を発生し、また(b)サイド
・ウォール内部において同定正電荷の蓄積が起り、前者
の影響が大きいとドレイン電流の減少および相互コンダ
クタンスの低下を引き起こし、また、後者の影響が大き
いとホット・キャリアの発生がより一層促進される素子
の場合には、サイド・ウォールによる界面準位の発生お
よび固定正電荷の蓄積の両者についてそれぞれ有効な消
滅対策をとらない限り、放射線の照射環境下で正常な動
作を営ませることができない。
本発明の目的は、上記の情況に鑑み、放射線環境下にお
いて充分動作し得るLDD構造のMOSトランジスタを
有する耐放射線特性が強化された半導体装置を提供する
ことである。
〔課題を解決するための手段〕
本発明によれば、耐放射線特性が強化された半導体装置
は、ゲート電極の周囲にサイド・ウォールを形成するL
DD構造の絶縁ゲート電界効果半導体装置において、前
記サイド・ウォールが化学気相成長法によって形成され
るシリコン窒化膜とボロンおよび或いはリンを含むシリ
コン酸化膜の2 Xり構造から成ることを含んで+74
成される。
〔実施例〕
以下図面を参照して本発明の詳細な説明する。
第1[4は本発明の一実施例を示すLDD構造NMOS
トランジスタの断面図である。本実施例によれば、本発
明の半導体装置は、P型シリコン基板]0と、素子領域
を形成するフィールド酸化膜11と、チャネル・ストッ
パー12と、この素子領域内にそれぞれ形成されたゲー
ト酸化膜8と、全面に側面酸化膜を設けたゲート電極3
と、C■[)シリコン窒化膜1とリンを含むCV Dシ
リコン酸化膜2aとから成る2層構造のサイド・ウォー
ルと、ゲート電極3および2層のサイド・ウォールをそ
れぞれマスクに自己整合的に形成されたrl−型領域6
およびn+型領領域7から成るLDD構造のMOSトラ
ンジスタとを含む。本実施例の如く、サイド・ウォール
をCVDシリコン窒化膜1−とリンを含むCVDシリコ
ン酸化膜2aとを用いた2jIM造とすると、CVD法
を用いて形成したリンを含むシリコン酸化膜2aの内部
には多数の再結合中心が存在するため、放射線の照射に
よって、仮令、多数の正孔が膜内に発生したとしても高
い確率で再結合させ消失せしめることができる。その結
果、界面準位の発生量および固定正電荷の蓄積量が著し
く減少する。更に、CVDシリコン窒化膜1とこのシリ
コン酸化j摸2aとの界面にも電子および正孔トラップ
が多数存在するなめ、放射線の照射により発生したシリ
コン酸化膜2a内の正孔はこのトラップに捕獲される。
従って、サイド・ウォール下方のシリコン/酸化膜界面
に到達する確率が大幅に減少するので、界面準位の発生
量が著しく減少する。
ずなわぢ、本実施例によれば、放射線照射時にサイド・
ウォール内に発生した正孔はサイド・ウォール内部に多
数存在する再結合中心で再結合し消滅するなめ、サイド
・つオール内部における固定電荷の蓄積¥およびサイド
・ウォール下方のシリコン/酸化膜界面における界面準
位の発生量が減少するほか、内部に発生した正孔も2つ
の絶縁膜の界面に多数存在するトラップに捕獲されてサ
イド・つオール下方のシリコン/酸化膜界面に到達する
確率か大幅に減少するので界面準位の発生量も減少する
。従って、サイド・つオール下方のシリコン/酸化膜界
面における界面準位発生量およびサイド・ウォール内部
での固定正電荷の蓄積量を何れも減少せしめ得る。すな
わち、本発明によれば、界面準位発生量および固定正電
荷蓄積量を何れも大幅に減少せしめ、界面準位の発生に
起因するドレイン電流の減少、相互コンダクタンスの低
下および固定正電荷の蓄積に起因するホット・キャリア
の発生などの好ましからざる現象を大きく抑制すること
ができるので、LDD半導体装置の放射線に対する信頼
性を格段に向上せしめることができる。
第2図は本発明の詳細な説明する上記実施例の耐放射線
特性の試験データ図て、放射線を照射した状態における
ドレイン電流−トレイン電圧特性を既に説明した第6図
(b)と同一条件で測定したものである。この試験デー
タから明らかなように、ストレス印加前(実線)と印加
後(破線)との間にはドレイン電流の変動は殆んど認め
られず、耐放射特性が大幅に改善されていることが理解
される。
つぎに本発明半導体装置の作り方を簡単に説明する。
第3図(a)〜(c)は上記実施例の製造方法の一つを
示す工程順序図であって、まず第3図(a)に示すよう
に、公知の技術を用いてP型シリコン基板10上にフィ
ールド酸化膜11およびストッパ領域12をそれぞれ形
成し、ついで素子領域内のP型基板10上にゲート酸化
膜8を形成した後、リン等を含む多結晶シリコンまたは
高融点金属から成るゲート電極3を公知のエツチング技
術により形成し、その表面に熱酸化法を用いて側面酸化
膜を形成する。次に第3図(b)が示すように、ゲート
電[3をマスクとして自己整合的に低濃度のヒ素あるい
はリン等のn型不純物をイオン注入した後、素子全面に
シリコン窒化膜1′をCVD法を用いて堆積する9つい
で、このシリコン窒化Ml’上に同じ<CVD法を用い
てリンを含むシリコン酸化膜2a′を素子全面に堆積す
る。ついで、第3図(c)が示すように、異方性を有す
る化学イオン・エツチング法を用いてシリコン酸化膜2
a′をエツチングしゲート電極3の側面にのみ残した後
、熱リン酸液を用いて表面に露出するシリコン窒化膜1
′をエツチング除去することにより、CVDシリコン窒
化膜1とリンを含むCVDシリコン酸化膜2aの2層構
造をもつサイド・ウォールを形成し、更にゲート電極3
およびサイド・ウォールをマスクとして、自己整合的に
高濃度のヒ素あるいはリンのイオン注入を行い、最後に
高温の窒素雰囲気中で加熱することによりイオン注入層
を活性化してn−型領域6およびn+を領t47を形成
すれば、第1図に示す構造の半導体装置を得る。
以上はサイド・ウォール材の一層にリンを含むCVDシ
リコン酸化膜を用いた場合を説明したが、これによる効
果はリンに代えてボロンまたはリンとボロンの双方を含
ませたシリコン酸化膜を用いてもほぼ同等である。
第4図は本発明の他の実施例を示すLDD構造のNMO
Sトランジスタの断面図であって、サイド・ウォールを
CVD法で形成されたシリコン窒化膜1と同じ<CVD
法て形成されたボロンとリンを含むシリコン酸化膜(B
PSG)2bとから成る2層構造で形成した場合を示し
たものである。
〔発明の効果〕
以上詳細に説明したように、本発明によれば、サイド・
ウォールをCVD法で形成されたシリコン窒化膜と、C
VD法で形成されたボロンあるいはリンまたはその双方
を含むシリコン酸化膜の2層構造とすることにより、放
射線照射の環境下でサイド・ウォール内部に発生した正
孔をシリコン酸化膜の内部に多数存在する再結合中心で
消滅させ、サイド・つオール内部における固定圧′亀荷
の蓄積量およびサイド・ウォール下方のシリコン/酸化
膜界面における界面準位の発生量を減少せしめると共に
、更にこのシリコン酸化膜内で発生しサイド・ウォール
下方へ移動する正孔を、シリコン窒化膜と酸化膜の2つ
の絶縁層の界面に多数混在するトラップで捕獲し、サイ
ド・ウォール下方のシリコン/酸化膜界面における界面
準位発生量を著しく減少せしめる2つの作用を同時に行
わせることができる。従って、界面準位の発生に起因す
るドレイン電流の減少および相互コンダクタンスの低下
、更に固定正電荷の蓄積に起因するホラ1へ・キャリア
の発生を有効に抑制することができるので、LDD構造
MOSトランジスタの信頼性を大幅に向上せしめる顕著
なる効果を奏しぬることがてきる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すLDD構造NMOSト
ランジスタの断面図、第2図は本発明の詳細な説明する
上記実施例の耐放射線特性の試験データ図、第3図(a
)〜(c)は上記実施例の製造方法の一つを示す工程順
序図、第4図は本発明の他の実施例を示すL D D構
造NMO8)ランジスタの断面図、第5図は従来のLD
D構造のNMO3)ランジスタの断面図、第6図(a)
および(b)は従来のLDD構造のNMOSトランジス
タの耐放射線特性の試験データ図である。 1・・・CVDシリコン窒化膜、2a・・・リンを含む
CVDシリコン酸化膜、2b・・・リンとボロンを含む
CVDシリコン酸化膜、3・・・ゲート酸化膜、4・・
・側面酸化膜、6・・・n−型領域、7・・・n+型領
領域8・・・ゲート酸化膜、・・・10・・・P型シリ
コン基板、11・・・フィールド酸化膜、12・・・チ
ャネル・ストッパー 蔦 4− 閃 ドレイン電工 ドレイン電工 (O) Fl、1ン電匠 (b) 第 6 図

Claims (1)

    【特許請求の範囲】
  1. ゲート電極の周囲にサイド・ウォールを形成するLDD
    構造の絶縁ゲート電界効果半導体装置において、前記サ
    イド・ウォールが化学気相成長法によって形成されるシ
    リコン窒化膜とボロンおよび或いはリンを含むシリコン
    酸化膜の2層構造から成ることを特徴とする耐放射線特
    性が強化された半導体装置。
JP15441788A 1988-06-21 1988-06-21 耐放射線特性が強化された半導体装置 Pending JPH023934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15441788A JPH023934A (ja) 1988-06-21 1988-06-21 耐放射線特性が強化された半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15441788A JPH023934A (ja) 1988-06-21 1988-06-21 耐放射線特性が強化された半導体装置

Publications (1)

Publication Number Publication Date
JPH023934A true JPH023934A (ja) 1990-01-09

Family

ID=15583706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15441788A Pending JPH023934A (ja) 1988-06-21 1988-06-21 耐放射線特性が強化された半導体装置

Country Status (1)

Country Link
JP (1) JPH023934A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344677B2 (en) 1997-06-17 2002-02-05 Seiko Epson Corporation Semiconductor device comprising MIS field-effect transistor, and method of fabricating the same
US6404343B1 (en) 1999-06-25 2002-06-11 Act Lsi Inc. Water leakage monitoring apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344677B2 (en) 1997-06-17 2002-02-05 Seiko Epson Corporation Semiconductor device comprising MIS field-effect transistor, and method of fabricating the same
US6740559B2 (en) 1997-06-17 2004-05-25 Seiko Epson Corporation Semiconductor device comprising MIS field-effect transistor, and method of fabricating the same
US6404343B1 (en) 1999-06-25 2002-06-11 Act Lsi Inc. Water leakage monitoring apparatus

Similar Documents

Publication Publication Date Title
JPS62156873A (ja) 半導体装置
US6525380B2 (en) CMOS with a fixed charge in the gate dielectric
US20050161744A1 (en) Radiation hardened MOS structure
JP3348782B2 (ja) 半導体装置の製造方法
JPH023934A (ja) 耐放射線特性が強化された半導体装置
KR20030063095A (ko) 반도체 장치 및 그 제조 방법
JPH06350042A (ja) トランジスタの製造方法
JP2949947B2 (ja) 半導体装置
JPS6193641A (ja) 半導体装置
JPS62122170A (ja) Misトランジスタ及びその製造方法
JPH0453232A (ja) 半導体装置の製造方法
JPH09219528A (ja) Mosトランジスタおよびその製造方法
JPS6240741A (ja) 半導体装置
JPS6057671A (ja) 半導体装置の製造方法
JPH04124834A (ja) 半導体装置及びその製造方法
JP2595982B2 (ja) 半導体装置
JPS63258063A (ja) 半導体装置
JP2000174276A (ja) 半導体デバイス
JPS60107837A (ja) 耐放射線性の強化された半導体装置及びその製造方法
JP2604496B2 (ja) 半導体装置
JPS60154570A (ja) 耐放射線性の強化された半導体装置
JP2990774B2 (ja) 半導体装置およびその製造方法
JPS60148141A (ja) 好ましい・素子絶縁分離形成方法を有する半導体装置の製造方法
JPS6347982A (ja) 半導体装置
JP4344908B2 (ja) 半導体記憶装置の製造方法