JPS6057671A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6057671A JPS6057671A JP58164170A JP16417083A JPS6057671A JP S6057671 A JPS6057671 A JP S6057671A JP 58164170 A JP58164170 A JP 58164170A JP 16417083 A JP16417083 A JP 16417083A JP S6057671 A JPS6057671 A JP S6057671A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- type
- gate
- gate conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、特にＭＩＳ型デ型性バイスけるゲート絶縁膜
の絶縁破壊を防止するためなされた半導体装置の製造方
法に関するものである。
の絶縁破壊を防止するためなされた半導体装置の製造方
法に関するものである。
各種半導体装置の製造工程において、半導体基板に所望
不純物なドーピングするための手段としてイオン注入法
が広範囲に採用されている。第１図（ａＬ （ｂ）はこ
のイオン注入法ンソースおよびドレイン領域の形成手段
として利用したＭＩＳ型トランジスタの製造工程の要部
を示す断面図で、例えばＮチャネルＭＩＳ型トランジヌ
タン対象とすると１はＰ型シリコン基板、２ａ、２ｂは
フィールド酸化膜、３はゲート酸化膜、４は多結晶シリ
コン膜等から成るゲート導電膜、５はＮ型ソース領域、
６はＮ型ドレイン領域である。
不純物なドーピングするための手段としてイオン注入法
が広範囲に採用されている。第１図（ａＬ （ｂ）はこ
のイオン注入法ンソースおよびドレイン領域の形成手段
として利用したＭＩＳ型トランジスタの製造工程の要部
を示す断面図で、例えばＮチャネルＭＩＳ型トランジヌ
タン対象とすると１はＰ型シリコン基板、２ａ、２ｂは
フィールド酸化膜、３はゲート酸化膜、４は多結晶シリ
コン膜等から成るゲート導電膜、５はＮ型ソース領域、
６はＮ型ドレイン領域である。
先ず、第１図（ａＪのように選択的に酸化膜２ａ。
２ｂ、３およびゲート導電膜４が形成された１１型シリ
コン基板１を用意し、次にそれら３％２ａ、２ｂ、３．
４をマスクとして用いてリン、ヒ素等のＮ型不純物をイ
オン注入法により選択的にＰ型シリコン基板１０表面に
ドーピングし、続いてアニール処理を施こすことによっ
て第１図（ｂｌのようにＮ型ソース領域５およびドレイ
ン領域６が形成される。
コン基板１を用意し、次にそれら３％２ａ、２ｂ、３．
４をマスクとして用いてリン、ヒ素等のＮ型不純物をイ
オン注入法により選択的にＰ型シリコン基板１０表面に
ドーピングし、続いてアニール処理を施こすことによっ
て第１図（ｂｌのようにＮ型ソース領域５およびドレイ
ン領域６が形成される。
なお場合によっては、ケートｒＰｌ化膜３あるいはゲー
ト導電膜４等を選択的にエツチングづ−るために用いら
れたレジ７ト膜がそのまま上記ｊ摸２ａ ＋２ｈ、４上
等に残された状態でイオン注入が行われることがある。
ト導電膜４等を選択的にエツチングづ−るために用いら
れたレジ７ト膜がそのまま上記ｊ摸２ａ ＋２ｈ、４上
等に残された状態でイオン注入が行われることがある。
ところで以上のような製造工程によると、Ｎ型不純物の
イオン注入が行われる時上記酸化膜２ａ。
イオン注入が行われる時上記酸化膜２ａ。
２ｂ、３が絶縁物であることから電荷が蓄積される現象
が住じ、これに因る強電界で酸化膜の絶縁破壊が引き起
こされるおそれがあった。特にゲート酸化膜３が破壊さ
れた場合には致命的と７ｚ Ｆ） ＭＩｓ型トランジス
タとして動作し７”、Ｃ＜ ７；ｃる。
が住じ、これに因る強電界で酸化膜の絶縁破壊が引き起
こされるおそれがあった。特にゲート酸化膜３が破壊さ
れた場合には致命的と７ｚ Ｆ） ＭＩｓ型トランジス
タとして動作し７”、Ｃ＜ ７；ｃる。
以下に酸化膜の絶縁破壊について述べる。
第２図のようにＮ型不純物のイオン注入時正に帯電され
たＮ型不純物のイオンビーム７が接地状態にされたＰ型
シリコン基板１に照射されることにより徐々にイオン注
入が行われるが、同時に酸化膜２ａ、２ｂおよびゲート
導電膜４に正電荷が蓄積され徐々にチャージアップきれ
る。
たＮ型不純物のイオンビーム７が接地状態にされたＰ型
シリコン基板１に照射されることにより徐々にイオン注
入が行われるが、同時に酸化膜２ａ、２ｂおよびゲート
導電膜４に正電荷が蓄積され徐々にチャージアップきれ
る。
また酸化膜２ａ、２ｂおよび３面下のシリコン基板表面
には図のように負電荷が誘起される。この結果酸化膜２
ａｔ２ｂおよび３には電界Ｅが加わるようになる。
には図のように負電荷が誘起される。この結果酸化膜２
ａｔ２ｂおよび３には電界Ｅが加わるようになる。
この時正電荷の蓄積量は上記イオンビーム７に付随して
飛来する電子量とＰ型シリコン基板１表面を伝わってア
ース（接地）に流れ込む電流とによって決定されるが、
この場合もしイオンビーム７の正電荷が全てＰ型シリコ
ン基板１表面の酸化膜２ａ、２’ｂおよびゲート導電膜
４に蓄積されるとすると、酸化膜２ａ１２ｂおよび３に
加わる電界Ｅは次式のように表わすことかできる。
飛来する電子量とＰ型シリコン基板１表面を伝わってア
ース（接地）に流れ込む電流とによって決定されるが、
この場合もしイオンビーム７の正電荷が全てＰ型シリコ
ン基板１表面の酸化膜２ａ、２’ｂおよびゲート導電膜
４に蓄積されるとすると、酸化膜２ａ１２ｂおよび３に
加わる電界Ｅは次式のように表わすことかできる。
Ｅ−ｎｅ９１１Ｎ／ε
ただし′、ｎ：電荷数（１）
ｑ：素亀荷（１，６Ｘ１０ Ｃ）
Ｎ：注入イオン密度（個／ｄ）
ε二酸化膜の誘電率（３，５Ｘ１０ Ｆ／Ｃｍ）ここで
酸化膜は約１０７Ｖ／偏の耐絶縁破壊電界を有している
ので、この値を上記式の電界Ｅに代入してみるとＮは約
２．２ Ｘ １０”個／ａｍが得られる。
酸化膜は約１０７Ｖ／偏の耐絶縁破壊電界を有している
ので、この値を上記式の電界Ｅに代入してみるとＮは約
２．２ Ｘ １０”個／ａｍが得られる。
しかし実際にはＭＩＳ型トランジスタのソースおよびド
レイン領域５，６は素子特性を満足させる関係上、１０
１５〜１０１６個／ｄの注入イオン密度Ｎが必要とされ
、この値に対応した電界Ｅは約１（＋９Ｖ ／ ａｎの
値となる。
レイン領域５，６は素子特性を満足させる関係上、１０
１５〜１０１６個／ｄの注入イオン密度Ｎが必要とされ
、この値に対応した電界Ｅは約１（＋９Ｖ ／ ａｎの
値となる。
したがって酸化膜２ａ、２ｂおよび３はたびたび絶縁破
壊されるようになる。レジスト膜が残されている場合で
もレジスト膜が誘電体であるので同様である。
壊されるようになる。レジスト膜が残されている場合で
もレジスト膜が誘電体であるので同様である。
本発明は以上の問題に対処して、なされたもので、半導
体基板表面に千尋体膜あるいは金属膜を形成し、こり千
尋体膜あるいは金ｌｊ４膜を接地した状態で半導体膜あ
るいは金属膜を介して上記半導体基板に所望不純物のイ
オン注入を行うように構成して従来欠点を除去するよう
にした半導体装置の製造方法を提供することを目的とす
るものである。
体基板表面に千尋体膜あるいは金属膜を形成し、こり千
尋体膜あるいは金ｌｊ４膜を接地した状態で半導体膜あ
るいは金属膜を介して上記半導体基板に所望不純物のイ
オン注入を行うように構成して従来欠点を除去するよう
にした半導体装置の製造方法を提供することを目的とす
るものである。
以下図面を参照して本発明実施例を説明する。
第３図（ａＪ乃至（ｈ）は本発明実施例による半導体装
置の製造方法を示す断面図で、ＮチャネルＭＩＳ型トラ
ンジスタに適用した例を示し以下工程順に説明する。
置の製造方法を示す断面図で、ＮチャネルＭＩＳ型トラ
ンジスタに適用した例を示し以下工程順に説明する。
工程Ａ：第３図（ａＪのように、Ｐ型シリコン基板１に
選択酸化法によりフィールド酸化膜２ａ、２ｂを形成し
た後、同様に選択酸化法によってソースおよびドレイン
領域を形成すべき予定領域を含む表面にゲート酸化膜３
を形成する。
選択酸化法によりフィールド酸化膜２ａ、２ｂを形成し
た後、同様に選択酸化法によってソースおよびドレイン
領域を形成すべき予定領域を含む表面にゲート酸化膜３
を形成する。
工程Ｂ：第３図ｔｂ＋のように、ソースおよびドレイン
領域の形成予定領域以外にのみゲート酸化膜３およびゲ
ート導電膜４を形成する。これらゲート酸化膜３および
ゲート導ｔ＆、膜４を選択的に形成する手段としては周
仰りフォトエツチング法を利用することができる。
領域の形成予定領域以外にのみゲート酸化膜３およびゲ
ート導電膜４を形成する。これらゲート酸化膜３および
ゲート導ｔ＆、膜４を選択的に形成する手段としては周
仰りフォトエツチング法を利用することができる。
工程Ｃ：第３図（ＣＪのように、フィールド酸１じ膜２
ａｔ２ｂおよびゲート導電膜４０表面を含むＰ型シリコ
ン基板ｌの表面に牛ｑ・体膜あるいは金り、＋４膜８を
周知の気相堆積法あるいはスパッタリング法によって約
５００〜１００ＯＡの厚さに形成する。
ａｔ２ｂおよびゲート導電膜４０表面を含むＰ型シリコ
ン基板ｌの表面に牛ｑ・体膜あるいは金り、＋４膜８を
周知の気相堆積法あるいはスパッタリング法によって約
５００〜１００ＯＡの厚さに形成する。
千尋体膜としてはシリコンやゲルマニウム、ｍＡ謁膜と
してはヒ素やアンチモン等を利用１′ることかできる。
してはヒ素やアンチモン等を利用１′ることかできる。
工程Ｄ：ｉ３図（ｄＪのように、上記千尋体膜あるいは
金属膜８を接地した状態で１゛型シリコン基板１に対し
ＮＷ不純物例えはリンのイオンビーム７を照射すること
により千尋体膜あるいは金属膜８を介して正に帯電すれ
たリンを注入づ−る。これＫよりフィールド酸化膜２ａ
、２ｂおよびゲート導電膜４でマヌクされた以外のＰ型
シリコン基＆１表面のみにリンがドーピングされる。
金属膜８を接地した状態で１゛型シリコン基板１に対し
ＮＷ不純物例えはリンのイオンビーム７を照射すること
により千尋体膜あるいは金属膜８を介して正に帯電すれ
たリンを注入づ−る。これＫよりフィールド酸化膜２ａ
、２ｂおよびゲート導電膜４でマヌクされた以外のＰ型
シリコン基＆１表面のみにリンがドーピングされる。
このイオン注入時上記酸化膜２ａ＋２ｂおよびゲート導
電膜４に蓄積さ才するべき正電荷は導電膜として働く半
導体膜あるいは金属膜８を通して接地されてしまうので
、従来方法のように電荷の蓄積は生じない。半導体膜を
用いる場合は予めリン等の不純物をドーピングさせてお
くことにより、その抵抗率をさらに減少させることがで
きるので効果的である。
電膜４に蓄積さ才するべき正電荷は導電膜として働く半
導体膜あるいは金属膜８を通して接地されてしまうので
、従来方法のように電荷の蓄積は生じない。半導体膜を
用いる場合は予めリン等の不純物をドーピングさせてお
くことにより、その抵抗率をさらに減少させることがで
きるので効果的である。
続いて窒素雰囲気でアニール処理を施こ１−ことにより
、Ｎ渦ソース頒域５およびドレイン領域６を形成する。
、Ｎ渦ソース頒域５およびドレイン領域６を形成する。
なお半導体膜あるいは金属膜８を介してイオン注入を行
うことによりイオンビームの飛程が少し変化するが、こ
れは加速電圧を増加さセることにより問題はな（なる。
うことによりイオンビームの飛程が少し変化するが、こ
れは加速電圧を増加さセることにより問題はな（なる。
■程Ｅ：第３図（ｅ）のように、半導体膜あるいは金属
ｗＡ８を化学エツチング法あるいはプラズマエツチング
法によって除去する。
ｗＡ８を化学エツチング法あるいはプラズマエツチング
法によって除去する。
工程Ｆ：第３図（ｆｌのように、シリコン鎖板１上にリ
ンガラス膜１０を気相堆積法等によって形成し次いでコ
ンタクトホール１１ ａ、 １１１）、 １１ ｃをフ
ォトエツチング法等によって設ける。
ンガラス膜１０を気相堆積法等によって形成し次いでコ
ンタクトホール１１ ａ、 １１１）、 １１ ｃをフ
ォトエツチング法等によって設ける。
工程Ｇ：第３図（ｇｌのように、シリコン基数１を熱処
理することによって上記リンガラス膜ＩＯを流動させて
コンタクトホール１１ ａ、 １１ ｂ、 １１ ｃ付
近部に段差のない滑らかな膜となす。
理することによって上記リンガラス膜ＩＯを流動させて
コンタクトホール１１ ａ、 １１ ｂ、 １１ ｃ付
近部に段差のない滑らかな膜となす。
工程Ｈ：第３図（ｈＪのように、上記コンタクトホール
１１ ａ、 １１ ｂ、 １１ ｃに対しアルミニウム
等を付着させることにより各々ソークコンタクト１３ａ
５ゲートコンタクト１３ ｂ、ドレインコンタクト１３
ｃを形成する。これによりＮチャネルＭＩＳ型トラン
ジスタの主要部が完成する。
１１ ａ、 １１ ｂ、 １１ ｃに対しアルミニウム
等を付着させることにより各々ソークコンタクト１３ａ
５ゲートコンタクト１３ ｂ、ドレインコンタクト１３
ｃを形成する。これによりＮチャネルＭＩＳ型トラン
ジスタの主要部が完成する。
以上の製造工程において、工程ＣおよびＤを除く他の工
程は従来の工程をそのまま利用づ−ることができる。
程は従来の工程をそのまま利用づ−ることができる。
なお実施例においてはＮチャネルＭＩＳ型トランジスタ
に例をあげて説明したが、Ｐチャ２ルＭ■Ｓ型トランシ
フタに対して適用しても同様な効果を得ることができる
。この場合イオン注入すべき不純物としては実施例のよ
うなリン、ヒ素等のＮ型ドーパントに代えてボロン等の
Ｐ型ドーノくントを用いることは勿論である。
に例をあげて説明したが、Ｐチャ２ルＭ■Ｓ型トランシ
フタに対して適用しても同様な効果を得ることができる
。この場合イオン注入すべき不純物としては実施例のよ
うなリン、ヒ素等のＮ型ドーパントに代えてボロン等の
Ｐ型ドーノくントを用いることは勿論である。
以上説明して明らかなように本発明によれば、半導体基
板表面に半導体膜あるいは金属を形成し、この半導体膜
あるいは金属膜を接地した状態で半導体膜あるいは金属
膜を介して上記半導体基板に所望不純物のイオン注入を
行うように構成したものであるから、ＭＩＳ型デバイス
における絶縁膜への帯電を防止することができるので特
にゲート絶縁膜の絶縁破壊防止を計ることができる。
板表面に半導体膜あるいは金属を形成し、この半導体膜
あるいは金属膜を接地した状態で半導体膜あるいは金属
膜を介して上記半導体基板に所望不純物のイオン注入を
行うように構成したものであるから、ＭＩＳ型デバイス
における絶縁膜への帯電を防止することができるので特
にゲート絶縁膜の絶縁破壊防止を計ることができる。
よってＭＩＳ型デバイス製造工程における歩留りな向上
させることができる。
させることができる。
第１図［ａｌ 、 （ｂｌは共に従来例を示す断面図、
第２図は従来欠点を説明するための断面図、第３図（ａ
）〜（ｈ）はいずれも本発明実施例を示すゆ面図である
。 １・・・シリコン基４ｉ、２ａ、２ｂ・−・フィールド
酸化膜、３・・・ゲート酸化膜、４・・・ゲート導電膜
、５・・・ソース領域、６・−・ドレイン領域、７・・
・イオンビーム、８・・−半導体膜あるいは金属膜、９
・・・リンガラス膜、１１ ａ、 １１ ｂ＋ １１
ｃ・・・コンタクトホール、１３ ａ、 １３ ｂ、
１３ ｃ−コンタクト。 拳ｌ暦 第２ｍ 第３図
第２図は従来欠点を説明するための断面図、第３図（ａ
）〜（ｈ）はいずれも本発明実施例を示すゆ面図である
。 １・・・シリコン基４ｉ、２ａ、２ｂ・−・フィールド
酸化膜、３・・・ゲート酸化膜、４・・・ゲート導電膜
、５・・・ソース領域、６・−・ドレイン領域、７・・
・イオンビーム、８・・−半導体膜あるいは金属膜、９
・・・リンガラス膜、１１ ａ、 １１ ｂ＋ １１
ｃ・・・コンタクトホール、１３ ａ、 １３ ｂ、
１３ ｃ−コンタクト。 拳ｌ暦 第２ｍ 第３図
Claims (1)
- 半導体基板表面に半導体膜あるいは金属膜を形成し、こ
の半導体膜あるいは金属膜を接地した状態で半導体膜あ
るいは金属膜ン介して上記半導体基板に所望不純物のイ
オン注入７行うことを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58164170A JPS6057671A (ja) | 1983-09-08 | 1983-09-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58164170A JPS6057671A (ja) | 1983-09-08 | 1983-09-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6057671A true JPS6057671A (ja) | 1985-04-03 |
Family
ID=15788055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58164170A Pending JPS6057671A (ja) | 1983-09-08 | 1983-09-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057671A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61295627A (ja) * | 1985-06-24 | 1986-12-26 | Nec Kansai Ltd | イオン注入方法 |
| JPS63237567A (ja) * | 1987-03-26 | 1988-10-04 | Toshiba Corp | 半導体装置の製造方法 |
| JPH03157923A (ja) * | 1989-11-15 | 1991-07-05 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2013531950A (ja) * | 2010-07-06 | 2013-08-08 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 圧電材料の埋め込み方法 |
-
1983
- 1983-09-08 JP JP58164170A patent/JPS6057671A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61295627A (ja) * | 1985-06-24 | 1986-12-26 | Nec Kansai Ltd | イオン注入方法 |
| JPS63237567A (ja) * | 1987-03-26 | 1988-10-04 | Toshiba Corp | 半導体装置の製造方法 |
| JPH03157923A (ja) * | 1989-11-15 | 1991-07-05 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2013531950A (ja) * | 2010-07-06 | 2013-08-08 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 圧電材料の埋め込み方法 |
| KR20140008286A (ko) * | 2010-07-06 | 2014-01-21 | 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 | 압전물질 주입에 대한 방법 |
| US9991439B2 (en) | 2010-07-06 | 2018-06-05 | Commissariat à l'énergie atomique et aux énergies alternatives | Method for implanting a piezoelectric material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08250728A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPS62188277A (ja) | 低濃度ド−プド構造形成方法 | |
| JPH0666466B2 (ja) | 半導体装置の製造方法 | |
| JP2677987B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0552069B2 (ja) | ||
| JPS59161870A (ja) | 半導体装置の製造方法 | |
| JP3421005B2 (ja) | 半導体装置の製造方法 | |
| JP2880885B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2860483B2 (ja) | 半導体装置の製造方法 | |
| JPH0521454A (ja) | 半導体装置の製造方法 | |
| JPS6193641A (ja) | 半導体装置 | |
| JP3064445B2 (ja) | 相補型半導体装置の製造方法 | |
| JPS6057670A (ja) | 半導体装置の製造方法 | |
| JPH0437168A (ja) | 半導体装置及びその製造方法 | |
| JPS6197974A (ja) | 半導体装置の製造方法 | |
| JPS6210033B2 (ja) | ||
| JPS634668A (ja) | Ｍｏｓ型半導体装置 | |
| JPH03215971A (ja) | 相補型半導体装置の製造方法 | |
| JPS6211277A (ja) | 半導体集積回路の製造方法 | |
| JPS5896732A (ja) | イオン注入方法 | |
| JPS60195928A (ja) | 半導体装置の製造方法 | |
| JPH04322423A (ja) | 半導体装置の製造方法 | |
| JPH03272146A (ja) | 半導体装置の製造方法 | |
| JPH07147398A (ja) | 半導体装置の製造方法 | |
| JPH0590574A (ja) | 半導体装置 |