JPH0453232A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0453232A
JPH0453232A JP2162039A JP16203990A JPH0453232A JP H0453232 A JPH0453232 A JP H0453232A JP 2162039 A JP2162039 A JP 2162039A JP 16203990 A JP16203990 A JP 16203990A JP H0453232 A JPH0453232 A JP H0453232A
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
implanted
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2162039A
Other languages
English (en)
Other versions
JP2551681B2 (ja
Inventor
Toshiro Nakanishi
俊郎 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2162039A priority Critical patent/JP2551681B2/ja
Priority to EP91110092A priority patent/EP0465886B1/en
Priority to KR1019910010170A priority patent/KR950003929B1/ko
Priority to US07/718,381 priority patent/US5217908A/en
Publication of JPH0453232A publication Critical patent/JPH0453232A/ja
Application granted granted Critical
Publication of JP2551681B2 publication Critical patent/JP2551681B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/0134—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid with a treatment, e.g. annealing, after the formation of the insulator and before the formation of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01344—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a nitrogen-containing ambient, e.g. N2O oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01346—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a gaseous ambient using an oxygen or a water vapour, e.g. oxidation through a layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/40—Ion implantation into wafers, substrates or parts of devices into insulating materials

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要」 半導体装置の製造方法に関し、 シリコン酸化膜に高電界を長時間加えても正札蓄積によ
る絶縁破壊を生じ難くすることができる半導体装置の製
造方法を提供することを目的とし、少なくともシリコン
を含有する酸化膜に該酸化膜耐圧を向トさせるために水
酸イオンまたは塩素イオンをイオン注入し、次いで熱処
理する工程を含むように構成する。
〔産業上の利用分野〕
本発明は、シリコン酸化膜を有する半導体装置の製造方
法において、電界を加えたときの長ル１信頼性を向上す
るためにシリコン酸化膜にＯＨイオンあるいはＣ４イオ
ンを注入した絶縁膜に関する。
近年のコンピユークーシステムの高度化に伴い、その頭
脳となるＬＳＩは増々信頼性を向上することが要求され
ている。このため、１．ｓｌの製造プロセスはクリーン
化を図り、シリコン酸化膜に耐圧劣化の原因となるパー
ティクルや不純物（重金属、アルカリ系金属等）が混入
しないように努力しているが、更に信頼性を向上させる
必要がある。
〔従来の技術〕
従来の半導体装置においては、ゲート酸化膜（シリご１
ン酸化膜）や蓄積キャパシター酸化膜（シリご１ン酸化
膜）を酸素雰囲気中で熱処理あるいはＣＶＤ法により形
成し、そのシリコン酸化膜上部にポリＳｉ等の電極を堆
積する等してＭＯ３構造を得ていた。
〔発明が解決しようとする課題〕
ところが、上記した半導体装置の製造方法では、素子が
微細化されるとスケーリングの法則により設３１上シリ
コン酸化膜の膜厚を薄＜シなければならず、このため、
シリコン酸化膜に加わる電界強度が大きくなりトンネル
電流が流れ易くなる。以下、これについては第７図に示
すシリコン酸化膜のエネルギーバンドを用いて具体的に
説明する。
まず、ポリＳｉから電子を注入する場合を考える。シリ
コン酸化膜膜厚が厚い場合は、第７図（ａ）に示すバリ
ア幅Ｈ１が大きくなり電界強度が小さいためトンネル電
流はほとんど流れない。
とごろが、シリコン酸化膜膜厚が薄くなると、第７図（
ｂ）に示すバリア幅１−１２が小さくなり電界強度が大
きくなるため、シリコン酸化膜に注入された電子は高い
エネルギーを持つので、インパクト・アイオニゼーシシ
ンを引き起こし電子と正孔が発生する。この時、シリコ
ン酸化膜中の移動度が高い電子は抜りるが正孔は酸化膜
中に残る。そして、時間とともに正孔は酸化膜中に蓄積
され、それに伴い電子のトンネル確率が増加してＩ・ン
ネル電流が増加するく第７図（Ｃ））。トンネル電流が
増加すると蓄積される正孔も増えて電流増加に加速がつ
き、遂には絶縁破壊に到る。
したがっ°ζ、初期不良の少ない酸化膜が得られたとし
ても、長時間高電界を印加すると正孔が蓄積され絶縁破
壊するといった問題を生じていた。
そこで本発明は、シリコン酸化膜に高電界を長時間加え
ても正孔蓄積による絶縁破壊を生じ難くすることができ
る半導体装置の製造方法を提供することを目的とする。
〔課題を解決するだめの手段〕
本発明による半導体装置の製造方法は上記目的達成のた
め、少なくともシリコンを含有する酸化膜に該酸化膜耐
圧を向上さ・已るために水酸イオンまたは塩素イオンを
イオン注入し、次いで熱処理する工程を含むものである
。
本発明においては、前記酸化膜はリンが含有されている
ＰＳＧ膜、リン及びホロンが含有されているＢＰＳＧ膜
であってもよい。
〔作用〕
本発明の○ｌ−１が含有されたシリコン酸化膜の場合で
は、第５図（ｂ）に示す如くシリコン酸化膜中にＯＨ−
を位置するようにすることにより、初期状態ではシリコ
ン酸化膜のエネルギー・ハンドが凸型になり、バリア幅
Ｘ１が従来の第５図（ａ）に示す何もイオン注入してい
ない場合のバリア幅Ｈ１よりも大きくなり、トンネル電
流の注入が抑制される。そして、経過時間とともに正孔
が蓄積されたとしても０ＩＩ−と打ち消し合い（１＋、
ｔ２）、エネルギー・ハンドが凹型になるまでの時間を
従来の第５図（ａ）に示す何もイオン注入していない場
合よりも長く引き延ばすようにしている。
したがって、このシリコン酸化膜をＭＯＳゲーＩ〜やキ
ャパシターの絶縁膜に用いた場合には、絶縁破壊に到る
までの時間を長くすることができるため、信頼性の高い
ＬＳＩを構成することができる。
また、本発明の（１７−が含有されたシリコン酸化膜の
場合では、第６図（１〕）に示す如くシリコン酸化膜中
にＣβ−を位置するようにすることにより、初期状態で
シリコン酸化膜のエネルギー・ハンドが凸型になり、バ
リア幅Ｙが従来の第６図（ａ）に示す何もイオン注入し
ていない場合のバリア幅１（１よりも大きくなり、トン
ネル電流の注入が抑制される。そして、経過時間ととも
に正孔が蓄積されたとしてもＣ４−と打ち消し合い（ｔ
（２）、エネルギー・バンドが凹型になるまでの時間を
従来の第６図（ａ）に示す何もイオン注入していない場
合よりも長く引き延ばすようにしている。
したがって、このシリコン酸化膜をＭＯＳゲートやキャ
パシターの絶縁膜に用いた場合には、絶縁破壊に到るま
での時間を長くすることができるため、信頼性の高い［
，３１を構成することができる。
（実施例〕 以下、本発明を図面に基づいて説明する。
第１図及び第２図は本発明に係る半導体装置の製造方法
の一実施例を説明する図である。第１図は−・実施例の
製造方法を説明する図、第２図は一実施例の効果を説明
する図である。図示例の製造方法はＭＯＳ）ランジスク
等の製造方法に適用することができる。第１図において
、１ばＳｉ等からなる基板、２は５１０２等からなるシ
リコン酸化膜、２ａば○Ｉ］−が含有されたシリコン酸
化膜である。
次に、その製造方法について説明する。
ます、第１図（ａ）に示す例えばｐ型Ｓ　ｉ　（１００
）からなる基板１を用い、第１図（ｂ）に示すように、
例えば１０００℃の乾燥酸素雰囲気中で基板１上にシリ
コン酸化膜２を膜厚が例えば２０ｎｍで形成す次に、第
１図（ｃ）に示すように、ＯＨ−を７゜の角度、エネル
ギー１．ＯＫｅＶでシリコン酸化膜２に・イオン注入す
ることにより第１図（ｄ）に示すような中央にＲ，（分
布のピーク）を持つＯＨ−が含有されたシリコン酸化膜
２ａを得ることができる。
そして、このシリコン酸化膜２ａをゲート酸化膜や蓄積
キャパシター酸化膜として用い、半導体装置を構成する
。
ずなわら、」二層実施例では、第２図に示すように、Ｍ
ＯＳダイオードの信頼性が向上しているかと・うかの効
果を示ずＴ　Ｄ　Ｄ　Ｂ　（ｔｉｍｅ−ｄｅｐｅｎｄｅ
ｎむｄｉｅｌｅｃｔｒｉｃ　ｂｒｅａｋｄｏｗｎ）特性
を調べたところ、ＯＨ−を注入した場合では、何も注入
していない従来の場合（レファレンス○）と比較して累
積破壊率が著しく低減していることが判った。なお、こ
こで累積破壊率は低いものから順にｌＸｌ０”ｌＸｌ０
”、Ｌ　×１０”ｃｍ−２のドーズ量となり、ドーズ量
１．　ＸＩＯ”ｃｍ−２が一番効果的で、例えば５％破
壊されるまでの時間は、約１０００倍長くなっているこ
とが判る。
次に、第３図及び第４図は本発明に係る半導体装置の製
造方法の他の実施例を説明する図である。
第３図は一実施例の製造方法を説明する図、第４図は一
実施例の効果を説明する図である。図示例の製造方法は
ＭＯ３＋−ランジスタ等の製造方法に適用することがで
きる。第３図において、第１図と同一・符号ば同一また
は相当部分を示し、１２はＳｉＯ２等からなるシリコン
酸化膜、１２ａはＣｌが含有されたシリコン酸化膜であ
る。
次に、その製造方法について説明する。
まず、第３図（ａ）に示す例えばｐ型Ｓ　ｉ　（１００
）からなる基板Ｊを用い、第３図（ｂ）に示すように、
例えば１０００℃の乾燥酸素雰囲気中で基板１」二にシ
リコン酸化膜１２を膜厚が例えば２０ｎｍで形成する。
次に、第３図（Ｃ）に示すように、Ｃｐ−を７゜の角度
、エネルギー２０　ＫｅＶでシリコン酸化膜１２にイオ
ン注入することにより、第３図（ｄ）に示すような中央
δこＲＦ　　（分布のピーク）を持つＣｌが含有された
シリコン酸化膜１２ａを得ることができる。
そして、このシリコン酸化膜１２ａをゲート酸化膜や蓄
積キャパシクー酸化膜として用い、半導体装置を構成す
る。
ずなわら、上記実施例では、第４図に示すように、Ｍ　
ＯＳダイオードの信頼性が向−）−しているかどうかの
効果を示ずＴＤ　Ｄ　Ｂ　（ｔｉｍｅ−ｄｅｐｅｎｄｅ
ｎｔｄｉｅｌｅｃｔｒｉｃ　ｂｒｅａｋｄｏｗｎ）特性
を調べたところ、Ｃ４−を注入した場合では、何も注入
していない従来の場合（レファレンス○）と比較して累
積破壊率が著しく低減していることが判った。なお、こ
こで累積破壊率より例えば５％破壊されるまでの時間は
、約３倍、２０％破壊されるまでの時間は約１００倍長
くなっていることが判る。
なお、上記各実施例では、シリコン酸化膜にイオン注入
した際の耐圧特性が向上している場合について説明した
が、本発明はこれに限定されるものではなく、イオン注
入後熱処理（例えば１０００゜■０ １０分、Ｎ２ガス雰囲気中）が加わってもよく、イオン
注入の場合と同様耐圧特性は優れている。
１・・・・・・基板、 ２．２ａ、１．２．１２ａ・・・・・・シリコン酸化膜
。
〔発明の効果〕
本発明によれば、シリ：１ン酸化膜に高電界を長時間加
えても正孔蓄積による絶縁破壊を生じ難くすることがで
きるという効果がある。
【図面の簡単な説明】
第１図及び第２図は本発明に係る半導体装置の製造方法
の一実施例を説明する図であり、第１図は−・実施例の
製造方法を説明する図、第２図は一実施例の効果を説明
する図、第３図及び第４図は本発明に係る半導体装置の
製造方法の他の実施例を説明する図であり、第３図は他
の実施例の製造方法を説明する図、第４図は他の実施例
の効果を説明する図、第５図及び第６図は本発明の詳細
な説明する図、第７図は従来例の課題を説明する図であ
る。 工） ２２′ｌ （ｂ） する図

Claims (1)

    【特許請求の範囲】
  1. 　少なくともシリコンを含有する酸化膜に該酸化膜耐圧
    を向上させるために水酸イオンまたは塩素イオンをイオ
    ン注入し、次いで熱処理する工程を含むことを特徴とす
    る半導体装置の製造方法。
JP2162039A 1990-06-20 1990-06-20 半導体装置の製造方法 Expired - Fee Related JP2551681B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2162039A JP2551681B2 (ja) 1990-06-20 1990-06-20 半導体装置の製造方法
EP91110092A EP0465886B1 (en) 1990-06-20 1991-06-19 Semiconductor device having an insulator film of silicon oxide in which OH ions are incorporated
KR1019910010170A KR950003929B1 (ko) 1990-06-20 1991-06-19 Oh 이온이 내포된 산화실리콘 절연막을 구비하는 반도체장치
US07/718,381 US5217908A (en) 1990-06-20 1991-06-20 Semiconductor device having an insulator film of silicon oxide in which oh ions are incorporated

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2162039A JP2551681B2 (ja) 1990-06-20 1990-06-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0453232A true JPH0453232A (ja) 1992-02-20
JP2551681B2 JP2551681B2 (ja) 1996-11-06

Family

ID=15746925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2162039A Expired - Fee Related JP2551681B2 (ja) 1990-06-20 1990-06-20 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5217908A (ja)
EP (1) EP0465886B1 (ja)
JP (1) JP2551681B2 (ja)
KR (1) KR950003929B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013061519A (ja) * 2011-09-14 2013-04-04 Ricoh Co Ltd レンズキャップ

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563093A (en) * 1993-01-28 1996-10-08 Kawasaki Steel Corporation Method of manufacturing fet semiconductor devices with polysilicon gate having large grain sizes
US5882961A (en) * 1995-09-11 1999-03-16 Motorola, Inc. Method of manufacturing semiconductor device with reduced charge trapping
US6348373B1 (en) * 2000-03-29 2002-02-19 Sharp Laboratories Of America, Inc. Method for improving electrical properties of high dielectric constant films
US6444519B1 (en) * 2002-04-09 2002-09-03 Macronix International Co., Ltd. Method for forming a capacitor in a mixed mode circuit device by ion implantation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53121466A (en) * 1977-03-31 1978-10-23 Toshiba Corp Manufacture for semiconductor device
JPS61181148A (ja) * 1985-02-06 1986-08-13 Sony Corp 半導体装置の製造方法
JPS6257243A (ja) * 1985-09-06 1987-03-12 Hitachi Ltd 記憶装置
JPH01183126A (ja) * 1988-01-18 1989-07-20 Nec Corp 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2056892B1 (ja) * 1970-11-19 1971-10-28 Frauenhofer Ges
US4001049A (en) * 1975-06-11 1977-01-04 International Business Machines Corporation Method for improving dielectric breakdown strength of insulating-glassy-material layer of a device including ion implantation therein
DD150274A1 (de) * 1980-03-13 1981-08-19 Kurt Baumann Verfahren zur herstellung einer lateral strukturierten oberflaechenschicht
JPS61142755A (ja) * 1984-12-17 1986-06-30 Fujitsu Ltd 半導体装置の製造方法
US4634473A (en) * 1985-09-09 1987-01-06 Rca Corporation Method for fabricating a radiation hardened oxide having structural damage
JPS62166528A (ja) * 1986-01-20 1987-07-23 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
US4837172A (en) * 1986-07-18 1989-06-06 Matsushita Electric Industrial Co., Ltd. Method for removing impurities existing in semiconductor substrate
US4784975A (en) * 1986-10-23 1988-11-15 International Business Machines Corporation Post-oxidation anneal of silicon dioxide
JPS63202033A (ja) * 1987-02-18 1988-08-22 Hitachi Ltd 誘電体分離基板の製造方法
FR2616590B1 (fr) * 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
JPH01199456A (ja) * 1988-02-04 1989-08-10 Matsushita Electric Ind Co Ltd 半導体集積回路の製造方法
US5077225A (en) * 1991-04-30 1991-12-31 Micron Technology, Inc. Process for fabricating a stacked capacitor within a monolithic integrated circuit using oxygen implantation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53121466A (en) * 1977-03-31 1978-10-23 Toshiba Corp Manufacture for semiconductor device
JPS61181148A (ja) * 1985-02-06 1986-08-13 Sony Corp 半導体装置の製造方法
JPS6257243A (ja) * 1985-09-06 1987-03-12 Hitachi Ltd 記憶装置
JPH01183126A (ja) * 1988-01-18 1989-07-20 Nec Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013061519A (ja) * 2011-09-14 2013-04-04 Ricoh Co Ltd レンズキャップ

Also Published As

Publication number Publication date
EP0465886A3 (en) 1993-11-24
EP0465886B1 (en) 1997-09-17
EP0465886A2 (en) 1992-01-15
JP2551681B2 (ja) 1996-11-06
KR950003929B1 (ko) 1995-04-21
US5217908A (en) 1993-06-08

Similar Documents

Publication Publication Date Title
US6091109A (en) Semiconductor device having different gate oxide thicknesses by implanting halogens in one region and nitrogen in the second region
KR100340924B1 (ko) 강유전체 비휘발성 트랜지스터 및 그의 제조방법
US20060051924A1 (en) Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
US5393686A (en) Method of forming gate oxide by TLC gettering clean
JP4409028B2 (ja) 半導体デバイス形成方法
US5418174A (en) Method of forming radiation hard integrated circuits
JPH0453232A (ja) 半導体装置の製造方法
TW202406015A (zh) 具有共用導電插栓之半導體元件的整合結構及其製造方法
JP2003133550A (ja) 半導体装置及びその製造方法
JP2004140343A (ja) 半導体装置及びその製造方法
JP5605182B2 (ja) 半導体装置の製造方法及び半導体装置
US5843827A (en) Method of reducing dielectric damage from plasma etch charging
JP2001250795A (ja) 半導体集積回路装置の製造方法
US6770574B2 (en) Method of forming a dielectric layer
JP2831805B2 (ja) 半導体装置の製造方法
JP3061027B2 (ja) 半導体装置の製造方法
JPH0917867A (ja) 半導体装置におけるコンタクト部の形成方法
JP3833956B2 (ja) 半導体装置の製造方法及び半導体装置
US6864141B1 (en) Method of incorporating nitrogen into metal silicate based dielectrics by energized nitrogen ion beams
JP2006202850A (ja) 半導体装置およびその製造方法
US20040203246A1 (en) High k gate insulator removal
JPH023934A (ja) 耐放射線特性が強化された半導体装置
JP2003282872A (ja) プラズマ処理を含む基板材料及び半導体デバイスの製造方法
JP3257070B2 (ja) 半導体記憶装置
JP2003133432A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees