JPH0239436A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0239436A JPH0239436A JP18950588A JP18950588A JPH0239436A JP H0239436 A JPH0239436 A JP H0239436A JP 18950588 A JP18950588 A JP 18950588A JP 18950588 A JP18950588 A JP 18950588A JP H0239436 A JPH0239436 A JP H0239436A
- Authority
- JP
- Japan
- Prior art keywords
- ions
- trench
- implanted
- region
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 230000007547 defect Effects 0.000 claims abstract description 25
- 239000013078 crystal Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000005247 gettering Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000013081 microcrystal Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 abstract description 16
- 238000002513 implantation Methods 0.000 abstract description 5
- 238000011109 contamination Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 abstract description 4
- 239000002344 surface layer Substances 0.000 abstract description 3
- 230000001133 acceleration Effects 0.000 abstract description 2
- 230000006866 deterioration Effects 0.000 abstract description 2
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 2
- 238000007669 thermal treatment Methods 0.000 abstract 3
- 239000007943 implant Substances 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- -1 blunts Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法のうち、素子特性を劣
化させる不純物および、結晶欠陥を、素子領域から排除
するための技術、即ち、ゲッタリング技術に関するもの
である。
化させる不純物および、結晶欠陥を、素子領域から排除
するための技術、即ち、ゲッタリング技術に関するもの
である。
従来の技術
単結晶基板に結晶欠陥が存在する場合には、前記結晶欠
陥が、不、鈍物や他の結晶欠陥のゲッタリング源となり
得ることはよく知られている。このため、単７結晶基板
の裏面にバンクサイドダメージ処理を施して、裏面をゲ
ッタリング源とした単結晶基板が広く用いられている。
陥が、不、鈍物や他の結晶欠陥のゲッタリング源となり
得ることはよく知られている。このため、単７結晶基板
の裏面にバンクサイドダメージ処理を施して、裏面をゲ
ッタリング源とした単結晶基板が広く用いられている。
発明が解決しようとする課題
上記従来の技術では、裏面にゲッタリング源があるため
、表面層における不純物汚染や微小欠陥に対する効力が
低いという問題があった。
、表面層における不純物汚染や微小欠陥に対する効力が
低いという問題があった。
課題を解決するための手段
本発明では、半導体基板表面の所定域に請晶欠陥を誘起
し、ゲッタリング源とするために、半導体表面の所定域
にのみ、熱処理等で再単結晶化しない結晶欠陥層を、イ
オン注入法により形成した。
し、ゲッタリング源とするために、半導体表面の所定域
にのみ、熱処理等で再単結晶化しない結晶欠陥層を、イ
オン注入法により形成した。
結晶欠陥を発生させる領域は素子内部のＰＭ接合に接し
ない領域であればよいが、特にスクライブレーン領域内
であればチップを四方から取り囲んでおシ、より有効と
なる。さらに、結晶欠陥を発生させる領域をトレンチの
側壁および底部とすれば、ゲッタリング源の面積が増大
し効果が増すことになる。
ない領域であればよいが、特にスクライブレーン領域内
であればチップを四方から取り囲んでおシ、より有効と
なる。さらに、結晶欠陥を発生させる領域をトレンチの
側壁および底部とすれば、ゲッタリング源の面積が増大
し効果が増すことになる。
作 用
本発明の方法によれば、単結晶表面にゲッタリング源を
形成するために、表面からの汚染や微小欠陥に対する効
果が大きい。また、スクライブレーンは素子領域外であ
るため、結晶欠陥を誘起することによる素子・特性の劣
化がない。
形成するために、表面からの汚染や微小欠陥に対する効
果が大きい。また、スクライブレーンは素子領域外であ
るため、結晶欠陥を誘起することによる素子・特性の劣
化がない。
実施例
第１図および第２図を用いて本発明の詳細な説明する。
第１図（Ａ）に示す如く、半導体基板１上のスクライブ
レーン領域３内にのみイオンが注入される様、注入マス
ク２を形成した。次いで、６０ＫｅＶ以上の高加速エネ
ルギーで１×１０１４ｃｒｎ−２以上のイオンを注入し
た。本実施例では注入イオンとしてＡｓ” 、Ｓｂ＋、
Ｓビを用いたが１．浩晶欠陥の発生させることが目的で
あるため、いずれの種類でも可能であり、また他のいか
なるイオン種でも同等であることは容易に類推できる。
レーン領域３内にのみイオンが注入される様、注入マス
ク２を形成した。次いで、６０ＫｅＶ以上の高加速エネ
ルギーで１×１０１４ｃｒｎ−２以上のイオンを注入し
た。本実施例では注入イオンとしてＡｓ” 、Ｓｂ＋、
Ｓビを用いたが１．浩晶欠陥の発生させることが目的で
あるため、いずれの種類でも可能であり、また他のいか
なるイオン種でも同等であることは容易に類推できる。
第１図（Ｂ）に示したイオン注入直後の状態では、被注
入領域は非晶質化しているため、注入マスク２を除去し
９ｏ○°Ｃ３Ｑ分、Ｎ２雰囲気において熱処理を施して
、結晶欠陥層６を形成し之ものが、第１図（Ｃ）である
。
入領域は非晶質化しているため、注入マスク２を除去し
９ｏ○°Ｃ３Ｑ分、Ｎ２雰囲気において熱処理を施して
、結晶欠陥層６を形成し之ものが、第１図（Ｃ）である
。
また、ゲッタリング源の面積を広くするためトレンチを
用いた。烏合を、第２図で説明する。トレンチ形成用マ
スクを第２図（Ａ）の如く形成し、エツチングによりト
レンチ８を形成したものが第２図（Ｂ）である。次いで
斜め方向からイオン４を、トレンチ側壁および底部に注
入したものが第２図（Ｃ）である。注入条Ｉ＋は、第１
図と同様であるが、トレンチ側壁においては、イオンの
反射があるため底部によく多量のイオンが注入された。
用いた。烏合を、第２図で説明する。トレンチ形成用マ
スクを第２図（Ａ）の如く形成し、エツチングによりト
レンチ８を形成したものが第２図（Ｂ）である。次いで
斜め方向からイオン４を、トレンチ側壁および底部に注
入したものが第２図（Ｃ）である。注入条Ｉ＋は、第１
図と同様であるが、トレンチ側壁においては、イオンの
反射があるため底部によく多量のイオンが注入された。
次いで、トレンチ形成用および注入のマスクを除去し、
第１図と同１条の熱処理を施したものが第２図（Ｄ）で
ある。
第１図と同１条の熱処理を施したものが第２図（Ｄ）で
ある。
本発明の工程は、半導体装置形成工程の前でも途中でも
よい。
よい。
かくして形成した結晶欠陥領域６を、半導体基板１上か
らみたものが第３図である。第３図に示した倍高欠陥領
域６は、半導体装置形成領域９を完全に取９囲んでいる
が、スクライブレーン領域内であれば、いずれの領域で
も可能であり、周囲も完全に取り囲まなくてもよい。
らみたものが第３図である。第３図に示した倍高欠陥領
域６は、半導体装置形成領域９を完全に取９囲んでいる
が、スクライブレーン領域内であれば、いずれの領域で
も可能であり、周囲も完全に取り囲まなくてもよい。
発明の効果
本発明によれば、表面層からの不純物汚染や、ｌ散小欠
陥のゲッタリング源を半導体基板表面に形成でき、かつ
、素子特性を劣化させることもない。
陥のゲッタリング源を半導体基板表面に形成でき、かつ
、素子特性を劣化させることもない。
第１図、第２図は本発明を説明するための図、第３図は
、本発明の適用箇所を説明するための図である。 １・・・・・・半導体基板、２・・・・・注入マスク、
３・・・・・・スクライブレーン領域、４・・・・・・
注入イオン、５・・・・・・イオン注入領域、６・・・
・・結晶欠陥領域、７・・・・トレンチ形成用マスクお
よび注入マスク、８甲・・トレンチ部、９・・・・・・
半導体装置領域。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名／−
一一手４体基板 ？−ｊ主人マヌグ 、？−−−スグライフレ ン瀕戴 グー−１−レンチＳ澱用古σぴ゛多主入のマスク δ−−一トνンチ珈
、本発明の適用箇所を説明するための図である。 １・・・・・・半導体基板、２・・・・・注入マスク、
３・・・・・・スクライブレーン領域、４・・・・・・
注入イオン、５・・・・・・イオン注入領域、６・・・
・・結晶欠陥領域、７・・・・トレンチ形成用マスクお
よび注入マスク、８甲・・トレンチ部、９・・・・・・
半導体装置領域。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名／−
一一手４体基板 ？−ｊ主人マヌグ 、？−−−スグライフレ ン瀕戴 グー−１−レンチＳ澱用古σぴ゛多主入のマスク δ−−一トνンチ珈
Claims (3)
- （１）単結晶半導体基板の所定域に、熱処理等で再単結
晶化しない結晶欠陥層をイオン注入法により形成し、前
記結晶欠陥層を、不純物あるいは微小結晶欠陥のゲッタ
リング源とすることを特徴とする半導体装置の製造方法
。 - （２）結晶欠陥層を形成する領域が単結晶半導体基板上
に形成した半導体装置をチップ状に分割するためのスク
ライブレーン領域であることを特徴とする特許請求の範
囲第１項記載の半導体装置の製造方法。 - （３）イオン注入する領域にあらかじめトレンチを形成
しておきトレンチ底部にのみイオン注入による結晶欠陥
層を形成することを特徴とする特許請求の範囲第１項ま
たは第２項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18950588A JPH0239436A (ja) | 1988-07-28 | 1988-07-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18950588A JPH0239436A (ja) | 1988-07-28 | 1988-07-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0239436A true JPH0239436A (ja) | 1990-02-08 |
Family
ID=16242394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18950588A Pending JPH0239436A (ja) | 1988-07-28 | 1988-07-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0239436A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263367A (ja) * | 1994-02-07 | 1995-10-13 | Korea Advanced Inst Of Sci & Technol | シリコンウエハの不整合転位抑制方法及びシリコンウエハ構造 |
| US6586295B2 (en) | 2000-07-10 | 2003-07-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device manufacturing method and semiconductor device |
| US11101351B2 (en) | 2018-02-06 | 2021-08-24 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Group III nitride semiconductor device and method of manufacturing group III nitride semiconductor substrate |
-
1988
- 1988-07-28 JP JP18950588A patent/JPH0239436A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263367A (ja) * | 1994-02-07 | 1995-10-13 | Korea Advanced Inst Of Sci & Technol | シリコンウエハの不整合転位抑制方法及びシリコンウエハ構造 |
| US6586295B2 (en) | 2000-07-10 | 2003-07-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device manufacturing method and semiconductor device |
| US11101351B2 (en) | 2018-02-06 | 2021-08-24 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Group III nitride semiconductor device and method of manufacturing group III nitride semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3897627A (en) | Method for manufacturing semiconductor devices | |
| KR0136742B1 (ko) | 실리콘 기판상의 오염물질을 쉽게 제거할 수 있는 반도체 디바이스 제조 방법 | |
| JPH0239436A (ja) | 半導体装置の製造方法 | |
| JPS6174350A (ja) | 半導体装置の製造方法 | |
| JPH03101148A (ja) | 半導体装置の製造方法 | |
| JPH0399430A (ja) | 半導体装置の製造方法 | |
| JPS5766627A (en) | Manufacture of semiconductor device | |
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| JPH01309320A (ja) | 半導体装置の製造方法 | |
| JPS63152155A (ja) | 半導体装置の製造方法 | |
| JPS6159675B2 (ja) | ||
| JPS6236866A (ja) | 半導体装置の製造方法 | |
| JPS63196032A (ja) | 半導体薄膜の結晶化方法 | |
| JPH02265238A (ja) | シリコン基板にアルミニウム選択拡散層を形成する方法 | |
| JPS6313324A (ja) | 基板の製造方法 | |
| JPH0228936A (ja) | 半導体装置の製造方法 | |
| JPS61182233A (ja) | ウエハおよびその製造方法 | |
| JPS62108576A (ja) | 半導体装置の製造方法 | |
| JPS61194828A (ja) | 開管法によるＺｎ拡散法 | |
| JPH0396223A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH07201982A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS60236209A (ja) | 半導体装置およびその製造方法 | |
| JPH0254523A (ja) | 半導体装置及びその製造方法 | |
| JPH0582526A (ja) | 半導体基板 | |
| KR950024298A (ko) | 반도체장치 매몰층 제조 방법 |