JPS60236209A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS60236209A JPS60236209A JP60092161A JP9216185A JPS60236209A JP S60236209 A JPS60236209 A JP S60236209A JP 60092161 A JP60092161 A JP 60092161A JP 9216185 A JP9216185 A JP 9216185A JP S60236209 A JPS60236209 A JP S60236209A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- parallel
- crystallographic
- plane
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
- H10D62/405—Orientations of crystalline planes
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の分野〉
この発明は・ソリッド・ステート半導体装置を構成する
間に発生する結晶学的欠陥の数を減らすための技術に関
するものである。特にこの発明け、半導体装置上の形状
を特定の結晶学的方向と整列させるための方法に関する
。
間に発生する結晶学的欠陥の数を減らすための技術に関
するものである。特にこの発明け、半導体装置上の形状
を特定の結晶学的方向と整列させるための方法に関する
。
〈従来技術〉
ソリッド・、ステート半導体装置を構成するための基体
材料として一般に単結晶シリコンが使用されており、こ
のような基体は通常円形ウェハの形で提供される。一般
にウェハは、単結晶シリコンの円柱状原石をその主軸に
垂直にスライスすることによって構成される。この原石
はツオクラルスキー(C2ochra1ski ”)成
長法のような方法によって予め作られる。シリコンはダ
イヤモンド立体結晶学構造を有し、ウェハの特定の結晶
学的方位(Orientation )は、そのウェハ
が使用さり、るべき適用例に基づく特定された物理的パ
ラメータの1つとなる。
材料として一般に単結晶シリコンが使用されており、こ
のような基体は通常円形ウェハの形で提供される。一般
にウェハは、単結晶シリコンの円柱状原石をその主軸に
垂直にスライスすることによって構成される。この原石
はツオクラルスキー(C2ochra1ski ”)成
長法のような方法によって予め作られる。シリコンはダ
イヤモンド立体結晶学構造を有し、ウェハの特定の結晶
学的方位(Orientation )は、そのウェハ
が使用さり、るべき適用例に基づく特定された物理的パ
ラメータの1つとなる。
半導体装置用の製造工程において、ウェハa 一般K
(1oo)またr6 (Ill)結晶学的面(Plai
n)の15つと平行な主表面を持つように特定されてい
る。
(1oo)またr6 (Ill)結晶学的面(Plai
n)の15つと平行な主表面を持つように特定されてい
る。
例えば、(Ill)面の1つに平行な主表面を有するウ
ェハは1一般にエピタキシャル被着が主表面とに形成さ
れるべきときに指定される。(100)面の1つに平行
な主表面を有するウェハは、金属酸化】0物半導体電界
効果トランジスタ(MOSFET )を構成するときの
ように、一般に酸化物が主表面上に形成されるべきとき
に指定される。
ェハは1一般にエピタキシャル被着が主表面とに形成さ
れるべきときに指定される。(100)面の1つに平行
な主表面を有するウェハは、金属酸化】0物半導体電界
効果トランジスタ(MOSFET )を構成するときの
ように、一般に酸化物が主表面上に形成されるべきとき
に指定される。
通常の結晶学的命名法に従えば、立体座標系中の面の+
1111群には結晶学的に等価な(111)、(]5了
11)、 (1了1)、 (11T)、 (了11)、
(1工了)、 (工1工)、および(111)面が含
まれる。[n、)面の1つに平行な主面を有するウェハ
に一般に(lll’lウェハと称される。同様に立体座
標系中の面の(1oo)群には(100)、(010)
、(001)、c〒00)、(OTO)、お20J:び
(OOl”1面が含まれ、(1oo)面の1つに平行な
主表面を有するウェハは通常(100)ウニ・・称され
るO 半導体装置の構成用の結晶学的方位に関するさらに詳細
は、19’73年1月発行の[゛ソリッド ステート
テクノロジ(5OLID 5TATE TECHNOL
I)GY )Jの第43頁乃至第4′7頁のタウンリ(
D、O,Townley )氏の論文「Optimum
(Iff6tallographic 0rienta
tionFor 5ilicon Device Fa
brication (シリコン装置の構成用の最適結
晶学的方法)」、1975年2月発行のr 5OLID
sTATg TECHNOI、OGY Jの第40頁
乃至第43頁のモア、シニア(G、E、 Moore
、 Sr)氏他の論文f: Worldwide Wa
fer 5tandardization−Facto
r Fancy ?J% 1981年5月19日付の米
国特許第4、268,848号明細書に示されている。
1111群には結晶学的に等価な(111)、(]5了
11)、 (1了1)、 (11T)、 (了11)、
(1工了)、 (工1工)、および(111)面が含
まれる。[n、)面の1つに平行な主面を有するウェハ
に一般に(lll’lウェハと称される。同様に立体座
標系中の面の(1oo)群には(100)、(010)
、(001)、c〒00)、(OTO)、お20J:び
(OOl”1面が含まれ、(1oo)面の1つに平行な
主表面を有するウェハは通常(100)ウニ・・称され
るO 半導体装置の構成用の結晶学的方位に関するさらに詳細
は、19’73年1月発行の[゛ソリッド ステート
テクノロジ(5OLID 5TATE TECHNOL
I)GY )Jの第43頁乃至第4′7頁のタウンリ(
D、O,Townley )氏の論文「Optimum
(Iff6tallographic 0rienta
tionFor 5ilicon Device Fa
brication (シリコン装置の構成用の最適結
晶学的方法)」、1975年2月発行のr 5OLID
sTATg TECHNOI、OGY Jの第40頁
乃至第43頁のモア、シニア(G、E、 Moore
、 Sr)氏他の論文f: Worldwide Wa
fer 5tandardization−Facto
r Fancy ?J% 1981年5月19日付の米
国特許第4、268,848号明細書に示されている。
シリコンウェハの表面上の結晶学的方向(d1rθC−
tson)の方位を示すために、ウェハ[H通常方位平
面(flat 以下フラットと称す)あるいはその円形
周辺上にあるそのような複数のフラットが設けられる。
tson)の方位を示すために、ウェハ[H通常方位平
面(flat 以下フラットと称す)あるいはその円形
周辺上にあるそのような複数のフラットが設けられる。
このようなフラットは、ウェハのスライス工程の前に、
原石の主軸と平行な面な形成するように円柱状シリコン
原石の表面の一部を機械的に研摩することによって形成
される。複数のフラソトカ設けられるときは、そのフラ
ットの1つけ他のものよりも長く、通常主方位フラット
と称5される。説明を明確にするために、こ\で使用さ
ね、でいる主方位フラットという用語はまた単一方位フ
ラットのみを持つウェハとのフラットを示している。
原石の主軸と平行な面な形成するように円柱状シリコン
原石の表面の一部を機械的に研摩することによって形成
される。複数のフラソトカ設けられるときは、そのフラ
ットの1つけ他のものよりも長く、通常主方位フラット
と称5される。説明を明確にするために、こ\で使用さ
ね、でいる主方位フラットという用語はまた単一方位フ
ラットのみを持つウェハとのフラットを示している。
半導体装置の構成期間中は、ウェハを特定の基io準位
置に機械的に整列させるための手段として使用され、捷
た通常はこの構成工程中に、このような機械的整列作業
は何回か行なわれる。例えば、装置の構成期間中に実行
される通常の写真平版工程中に、ホトレジストで被覆さ
れた主表面をもっI5たウェハは、パターン露光に先立
って整列用取付は具に機械的に配置される。このような
工程では、主方位フラン)d、整列用取付は具申の2本
のビンによって示される基準面に対して接触関係で配置
される。次いで第2方位フラットあるいはウニ20ハの
円形端縁が、第3の整列ピンのような第2の基準面と接
触関係で配置される。
置に機械的に整列させるための手段として使用され、捷
た通常はこの構成工程中に、このような機械的整列作業
は何回か行なわれる。例えば、装置の構成期間中に実行
される通常の写真平版工程中に、ホトレジストで被覆さ
れた主表面をもっI5たウェハは、パターン露光に先立
って整列用取付は具に機械的に配置される。このような
工程では、主方位フラン)d、整列用取付は具申の2本
のビンによって示される基準面に対して接触関係で配置
される。次いで第2方位フラットあるいはウニ20ハの
円形端縁が、第3の整列ピンのような第2の基準面と接
触関係で配置される。
この整列位置の例えば光学的な任意の補助調整に次いで
、ウェハLのホトレジストf1%定のマスク・パターン
に露光される。この露光工程中K。
、ウェハLのホトレジストf1%定のマスク・パターン
に露光される。この露光工程中K。
次にドープされるべき基板領域、あるいはウェハ表面上
に形成されるシリコンあるいは他の拐料の各種の層が特
定される。これらの形状は通常、主方位フラットと平行
または垂直になるように方位が定められた端縁部を有す
る直線で囲1れた幾何学的形状にされている。このよう
な形状の特定および構成に続いて、その直線状端縁の方
位とウニ・・中に生成される結晶学的欠陥との間の相互
関係が観察される。
に形成されるシリコンあるいは他の拐料の各種の層が特
定される。これらの形状は通常、主方位フラットと平行
または垂直になるように方位が定められた端縁部を有す
る直線で囲1れた幾何学的形状にされている。このよう
な形状の特定および構成に続いて、その直線状端縁の方
位とウニ・・中に生成される結晶学的欠陥との間の相互
関係が観察される。
〈発明の概要〉
+ 1001結晶学的面の1つに平行な主表面を有する
ダイヤモンド立体半導体ウエノ\は、ウエノ\の周辺上
の主方位フラットを利用する基準位置に方位が設定され
る。次の装置の処理工程で、ウニ・・表面に隣接して直
線で囲まれた形状が形成される。
ダイヤモンド立体半導体ウエノ\は、ウエノ\の周辺上
の主方位フラットを利用する基準位置に方位が設定され
る。次の装置の処理工程で、ウニ・・表面に隣接して直
線で囲まれた形状が形成される。
これらの形状は応力集中部を生成し、且つ主方位フラッ
トと平行捷たは垂直のいずれかに方位が設定された端縁
をもっている。この発明の方法では、主表面フラソトハ
、ウニ・・表面の特定の(100)面J:、VCある<
001>結晶学的方向の1つと平行にあり、5それによ
って装置の処理期間中に核が生成され、それがト記直線
で囲まれた形状の端縁に伝搬する転移の数を減少させて
いる。
トと平行捷たは垂直のいずれかに方位が設定された端縁
をもっている。この発明の方法では、主表面フラソトハ
、ウニ・・表面の特定の(100)面J:、VCある<
001>結晶学的方向の1つと平行にあり、5それによ
って装置の処理期間中に核が生成され、それがト記直線
で囲まれた形状の端縁に伝搬する転移の数を減少させて
いる。
く好ましい実施例の詳細な説明〉
以下、この発明を図示の実施例によって詳細に10説明
する。
する。
通常の半導体装置を作るに当って、先づ第1図に示すよ
うに主表面14を有する実質的に円形の(1cD)単結
晶シリコン・ウェハ10が準備される。この通常の(1
00”lウェハ10ri、ウェハ表面14の面丘15V
Cある<011>結晶学的方向のうちの1つに沿って方
位が定められた主方位フラット12を有している。
うに主表面14を有する実質的に円形の(1cD)単結
晶シリコン・ウェハ10が準備される。この通常の(1
00”lウェハ10ri、ウェハ表面14の面丘15V
Cある<011>結晶学的方向のうちの1つに沿って方
位が定められた主方位フラット12を有している。
前述のように、MO8FET装置を作るVCはこのよう
なウェハ10が使用され、(100)形式の主表面14
が望ましい。説明を明確にするために、ウエノ・10J
:、の20 +1001形式の主表面14d以下でH(
loo)面に平行であると考える。〔110〕、(10
1)、〔011〕、〔了10〕〔1′io〕、 (10
1) 、 〔10工〕、 〔0〒1〕、 〔01工〕、
C〒10’)〔10′i′〕、および〔0工丁〕方向を
含む(011)方向群中でハ、(100)面上にあるこ
れらの方向B (011)、〔0工1〕、〔01工〕、
および〔0百〕方向を含んでいる。
なウェハ10が使用され、(100)形式の主表面14
が望ましい。説明を明確にするために、ウエノ・10J
:、の20 +1001形式の主表面14d以下でH(
loo)面に平行であると考える。〔110〕、(10
1)、〔011〕、〔了10〕〔1′io〕、 (10
1) 、 〔10工〕、 〔0〒1〕、 〔01工〕、
C〒10’)〔10′i′〕、および〔0工丁〕方向を
含む(011)方向群中でハ、(100)面上にあるこ
れらの方向B (011)、〔0工1〕、〔01工〕、
および〔0百〕方向を含んでいる。
さらに説明を明確にするために、平面12の方位はこ\
で+6 (011)方向と平行であると考える。
で+6 (011)方向と平行であると考える。
MO8FET装置の形成時には、16で示すような複数
の長方形が表面14に隣接して写真平版的に生成される
。このような形状16ハ、例えば、表面14JJj形成
された窒化珪素、多結晶シリコン、2酸化シリコン、あ
るいは他の各種の材料からなる。さらに、形状IQj、
表面14にPN接合あるいは高−低導電率接合が形成さ
れるように、拡散あるいにイオン注入によってドープさ
れた半導体ウェハの領域からなる。
の長方形が表面14に隣接して写真平版的に生成される
。このような形状16ハ、例えば、表面14JJj形成
された窒化珪素、多結晶シリコン、2酸化シリコン、あ
るいは他の各種の材料からなる。さらに、形状IQj、
表面14にPN接合あるいは高−低導電率接合が形成さ
れるように、拡散あるいにイオン注入によってドープさ
れた半導体ウェハの領域からなる。
形状16は、〔011〕方位フラット12に垂直または
並行のいずれかに方位が定められた直線状端縁18を有
するという特命をもっている。端縁18が(lOO)ウ
ェハ1の(011)方向に平行または垂直な形状16の
通常の方位はシリコンのダイヤモンド立体構造の臂開面
に関連する基準をもっている。単一のウェハ上に複数の
半導体装置が構成されるとき、装置は、通常、結晶臂開
面、すなわち(Ill)面JJ5ある方向に対応する線
に沿って分離される。この装置との形状16の収容密度
を最大にするために、形状16ハこの同じ方向に平行で
ありまた垂直な端縁部18ヲ有している。(100)面
とでは、(011)、1:tjTl)、〔01工〕、お
よび〔OH〕方向は(111)臂開面J:VCある。
並行のいずれかに方位が定められた直線状端縁18を有
するという特命をもっている。端縁18が(lOO)ウ
ェハ1の(011)方向に平行または垂直な形状16の
通常の方位はシリコンのダイヤモンド立体構造の臂開面
に関連する基準をもっている。単一のウェハ上に複数の
半導体装置が構成されるとき、装置は、通常、結晶臂開
面、すなわち(Ill)面JJ5ある方向に対応する線
に沿って分離される。この装置との形状16の収容密度
を最大にするために、形状16ハこの同じ方向に平行で
ありまた垂直な端縁部18ヲ有している。(100)面
とでは、(011)、1:tjTl)、〔01工〕、お
よび〔OH〕方向は(111)臂開面J:VCある。
しかしながら、このような端縁部18ハシリコン・ウェ
ハl0Ic応力集中部を作り出し、これらの応力集中部
は単結晶ウエノ・10内に転位のような結晶学的欠陥を
生成する傾向がある。さらに、通常のウェハ上に応力集
中部によって導入される転位は、半導体装置の構成時に
実施される後続する処理工程の期間中に容易に伝播する
傾向があり、またこのような欠陥によるシリコン結晶構
造の退化は最終的にこれらのウエノ・丘に生成される装
置の性能に悪影響を与える。
ハl0Ic応力集中部を作り出し、これらの応力集中部
は単結晶ウエノ・10内に転位のような結晶学的欠陥を
生成する傾向がある。さらに、通常のウェハ上に応力集
中部によって導入される転位は、半導体装置の構成時に
実施される後続する処理工程の期間中に容易に伝播する
傾向があり、またこのような欠陥によるシリコン結晶構
造の退化は最終的にこれらのウエノ・丘に生成される装
置の性能に悪影響を与える。
〔011〕方向に平行および垂直に方位が設定された直
線で囲まれた形状を有する普通に方位設定された(10
0)シリコン・ウェハのマイクロ写真が第2図に示され
ている。このマイクロ写真はノマルスキ(Nomars
ki )干渉コントラスト顕微鏡を使用して撮影したも
のである。
線で囲まれた形状を有する普通に方位設定された(10
0)シリコン・ウェハのマイクロ写真が第2図に示され
ている。このマイクロ写真はノマルスキ(Nomars
ki )干渉コントラスト顕微鏡を使用して撮影したも
のである。
図示の形状は次の処理工程によって得られる。
(a)(100)ウェハの表面J:lc2酸化シリ酸化
シリコ成層る。
シリコ成層る。
tb) ウェハの表面の一部分を覆う2酸化シリコンの
マスクを形成するよう[2酸化シリコン層を写真平版的
に特定し且つエツチングする。
マスクを形成するよう[2酸化シリコン層を写真平版的
に特定し且つエツチングする。
tc) マスクVCよって覆われていない表面の領域に
イオンを注入する。
イオンを注入する。
(d) ウェハを焼な捷すと共に注入され几イオンを拡
散するために加熱処理する。
散するために加熱処理する。
+8) 加熱処理期間中に形成された酸化物を取除く。
(f) ウェハの表面とに第2の2酸化シリコン層を形
成する。
成する。
(g) 第2の2酸化シリコン層1に窒化シリコン層を
形成する。
形成する。
(hl ウェハ表面の部分を覆う第2のマスクを焼な捷
すように窒化シリコン/2酸化シリコン層を5写真平版
的に特定し、エツチングする。
すように窒化シリコン/2酸化シリコン層を5写真平版
的に特定し、エツチングする。
(1) 第2のマスクによって覆われていないウェハ表
面の領域1.[フィールド酸化物層を形成する0tj)
第2のマスクおよびフィールド酸化物を取除く。
面の領域1.[フィールド酸化物層を形成する0tj)
第2のマスクおよびフィールド酸化物を取除く。
、、、[k) ウェハ表面JJあるあらゆる欠陥を強調
するようにライト・エツチング剤(Wright et
chant)中でエツチングする。
するようにライト・エツチング剤(Wright et
chant)中でエツチングする。
マイクロ写真に示されているように、工程telの期間
中に実行されるイオン注入は第2図の30で示1ラサれ
る領域で生じ、結晶欠陥32ニ、窒化シリコノ/2酸化
ンリコ/・マスク形状34の端縁部が形成されるシリコ
ン・ウェハの領域で生じる傾向がある。これニ、窒化シ
リコン/2酸化シリコン・マスク形状34がそれに隣接
するシリコン中に応力集20中部を与えるために生じ、
寸たこれらの応力集中部は複数の転位を導入すると考え
られている。軽鉄的に見て、転位の密度にライト・エツ
チング剤によって生成される適当なエッチ・ビットの密
度によって決定される。第2図において、転位密度ハ窒
化シリコン/2酸化シリコン・マスク形状34の周囲の
センチメートル当り約10 個である。
中に実行されるイオン注入は第2図の30で示1ラサれ
る領域で生じ、結晶欠陥32ニ、窒化シリコノ/2酸化
ンリコ/・マスク形状34の端縁部が形成されるシリコ
ン・ウェハの領域で生じる傾向がある。これニ、窒化シ
リコン/2酸化シリコン・マスク形状34がそれに隣接
するシリコン中に応力集20中部を与えるために生じ、
寸たこれらの応力集中部は複数の転位を導入すると考え
られている。軽鉄的に見て、転位の密度にライト・エツ
チング剤によって生成される適当なエッチ・ビットの密
度によって決定される。第2図において、転位密度ハ窒
化シリコン/2酸化シリコン・マスク形状34の周囲の
センチメートル当り約10 個である。
シリコン・ダイヤモンド立体構造でrJ、 、(]、]
、] 1群の面はすべり面となっている。マスク形状3
4vcよって生成される応力集中部14 <’011)
方向にあるので、これらの方向げ(lXl)すべり面上
にあり、転位核生成のエネルギにこれらの方向でrま低
い、。
、] 1群の面はすべり面となっている。マスク形状3
4vcよって生成される応力集中部14 <’011)
方向にあるので、これらの方向げ(lXl)すべり面上
にあり、転位核生成のエネルギにこれらの方向でrま低
い、。
さらに、これらσ)転位に−1−形成されると、それに
付帯するバーガーズ・ベクトル(Burg+〕r’aV
ector)がすべり1nNc含1ハ5るため、容易に
伝播し、増大すると考えられる。
付帯するバーガーズ・ベクトル(Burg+〕r’aV
ector)がすべり1nNc含1ハ5るため、容易に
伝播し、増大すると考えられる。
この転位核生成と伝播を解消するために、この発明の方
法が見出された。第3図に示すように、この発明の方法
は、ウニノ・の主表面24の(1oo’)而LVCある
<001>方向の1つと平行な一ト方位フラット22を
有する実質的1円形のC1oo’+ /リコ/・ウェハ
20を提供するものである。説明を明確にするために、
フラン) 22ij (001)方向と平行であると示
されているが、(1oO)ウェハ表面に対しては、((
101,’:l、〔O1O〕、〔00〒〕、および〔o
、io)方向に等5価であることは言う迄もない。
法が見出された。第3図に示すように、この発明の方法
は、ウニノ・の主表面24の(1oo’)而LVCある
<001>方向の1つと平行な一ト方位フラット22を
有する実質的1円形のC1oo’+ /リコ/・ウェハ
20を提供するものである。説明を明確にするために、
フラン) 22ij (001)方向と平行であると示
されているが、(1oO)ウェハ表面に対しては、((
101,’:l、〔O1O〕、〔00〒〕、および〔o
、io)方向に等5価であることは言う迄もない。
この発明の方法によれば、ウェハ20はウェハ10と同
様なやり方で処理され、主表面20上に主方位フラット
22と平行捷たけ垂直な端縁18を有釘る直線で囲まれ
た形状16が生成される。すなわち、直1()線で四重
れ友形状16は応力集中部ご生成し、主方位フラット2
2と90°の倍数で方位の定められた端418を有して
いる。
様なやり方で処理され、主表面20上に主方位フラット
22と平行捷たけ垂直な端縁18を有釘る直線で囲まれ
た形状16が生成される。すなわち、直1()線で四重
れ友形状16は応力集中部ご生成し、主方位フラット2
2と90°の倍数で方位の定められた端418を有して
いる。
しかしながら、ウェハ20トに形成される形状16は、
それらの端縁部においてに転位核生成および15伝播し
ま著しく少なくなる。これに、この発明に↓h、げ、端
縁部1Bと平行なくool>方向は(111)すべり血
力・ら最大限度Cすなわち45°)の角度ずれているこ
と[jるものと考えられている。形状16の端縁部1B
VC付随する応力集中部に(l11)すべり面20から
転置されており、転位の核生成に必要なエネルギは大き
くなり、核生成される任意の転位14−べり而に介在す
るバーガーズ・ベクトルを持たない。結晶学の分野で周
知のように、転位に対゛4−るバーガーズ・ベクトルが
すべり面内に存(j・しなければ、転位はすべり機構に
よっては動くことができない。従って、発生した転位i
1容易VcFil増人し7ない。
それらの端縁部においてに転位核生成および15伝播し
ま著しく少なくなる。これに、この発明に↓h、げ、端
縁部1Bと平行なくool>方向は(111)すべり血
力・ら最大限度Cすなわち45°)の角度ずれているこ
と[jるものと考えられている。形状16の端縁部1B
VC付随する応力集中部に(l11)すべり面20から
転置されており、転位の核生成に必要なエネルギは大き
くなり、核生成される任意の転位14−べり而に介在す
るバーガーズ・ベクトルを持たない。結晶学の分野で周
知のように、転位に対゛4−るバーガーズ・ベクトルが
すべり面内に存(j・しなければ、転位はすべり機構に
よっては動くことができない。従って、発生した転位i
1容易VcFil増人し7ない。
L述の工程ial乃至tk)でウニノ・」Oを処理して
観察すると、転位は殆んど観察されなかった1、ウニ・
・20Fでは、窒化/リコン/2酸化/リコン・マスク
形状の周囲のセンナメートル当り1個!:、 Itσ)
転位密度が観察された。
観察すると、転位は殆んど観察されなかった1、ウニ・
・20Fでは、窒化/リコン/2酸化/リコン・マスク
形状の周囲のセンナメートル当り1個!:、 Itσ)
転位密度が観察された。
第1図は通常の(100)/リコン・ウ−[ハ” 甲−
+fit図・第2図は普通に配列さね、た長方形σ)形
状をもった通常の処理を受けた(100)711コノ・
ウニノーの結晶構造を示すマイクロ写真の拡大図、第!
′5図はこの発明の処理で使用される( 、’1.(,
1(] )半導体つ「−ハの平面図である。 16・・・直線で囲捷れた形状、18・・・端縁部、に
0・・・半導体ウニ・・、22・・・主方位平…1.2
4・・・事大tr+i 0 オフ図 才3図
+fit図・第2図は普通に配列さね、た長方形σ)形
状をもった通常の処理を受けた(100)711コノ・
ウニノーの結晶構造を示すマイクロ写真の拡大図、第!
′5図はこの発明の処理で使用される( 、’1.(,
1(] )半導体つ「−ハの平面図である。 16・・・直線で囲捷れた形状、18・・・端縁部、に
0・・・半導体ウニ・・、22・・・主方位平…1.2
4・・・事大tr+i 0 オフ図 才3図
Claims (1)
- (1) (100)結晶学的面の1つに平行な主表面を
有し、且つ周辺上に主方位平面を有するダイヤモンド立
体半導体ウェハからなり、と記主方位平面は上記ウニ・
・の表面上にあるくΩ01)方向の1つと平行である、
半導体装置。 L2) (xoo)結晶学的面の1つに平行な主表面を
有するダイヤモンド立体半導体ウニ・・を、その周辺の
主方位平面を利用して基準位置に整列させ、次いでその
ウェハを処理して上記主表面に隣接して直線で囲まれた
形状を形成する工程を含み・上記形状は、上記ウニ・・
中に応力集中部を生成し且つ上記平面と90°の倍数に
方向が定められた端縁部を有し・ 上記ウエノ・VCハその表面上にある<001>結晶学
的方向の1つと平行な上記主方位平面が設けられており
、半導体装置の製造期間中、上記端縁に導入される転位
の数を減少させた、半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US60384884A | 1984-04-30 | 1984-04-30 | |
| US603848 | 1984-04-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60236209A true JPS60236209A (ja) | 1985-11-25 |
Family
ID=24417179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60092161A Pending JPS60236209A (ja) | 1984-04-30 | 1985-04-26 | 半導体装置およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS60236209A (ja) |
| DE (1) | DE3514691A1 (ja) |
| IN (1) | IN162554B (ja) |
| IT (1) | IT1184438B (ja) |
| SE (1) | SE8501967L (ja) |
| YU (1) | YU45712B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005005633A (ja) * | 2003-06-16 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58162027A (ja) * | 1982-03-19 | 1983-09-26 | Matsushita Electronics Corp | 半導体ウエハ |
| JPS59167011A (ja) * | 1983-02-01 | 1984-09-20 | Mitsubishi Electric Corp | 半導体ウエハ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3965453A (en) * | 1974-12-27 | 1976-06-22 | Bell Telephone Laboratories, Incorporated | Piezoresistor effects in semiconductor resistors |
| JPS58139420A (ja) * | 1982-02-15 | 1983-08-18 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体集積回路基板 |
-
1984
- 1984-07-04 IN IN476/CAL/84A patent/IN162554B/en unknown
-
1985
- 1985-04-12 IT IT20324/85A patent/IT1184438B/it active
- 1985-04-22 YU YU67185A patent/YU45712B/sh unknown
- 1985-04-23 SE SE8501967A patent/SE8501967L/ not_active Application Discontinuation
- 1985-04-24 DE DE19853514691 patent/DE3514691A1/de not_active Withdrawn
- 1985-04-26 JP JP60092161A patent/JPS60236209A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58162027A (ja) * | 1982-03-19 | 1983-09-26 | Matsushita Electronics Corp | 半導体ウエハ |
| JPS59167011A (ja) * | 1983-02-01 | 1984-09-20 | Mitsubishi Electric Corp | 半導体ウエハ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005005633A (ja) * | 2003-06-16 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7893501B2 (en) | 2003-06-16 | 2011-02-22 | Panasonic Corporation | Semiconductor device including MISFET having internal stress film |
| US8203186B2 (en) | 2003-06-16 | 2012-06-19 | Panasonic Corporation | Semiconductor device including a stress film |
| US8383486B2 (en) | 2003-06-16 | 2013-02-26 | Panasonic Corporation | Method of manufacturing a semiconductor device including a stress film |
Also Published As
| Publication number | Publication date |
|---|---|
| IN162554B (ja) | 1988-06-11 |
| YU67185A (en) | 1988-08-31 |
| DE3514691A1 (de) | 1985-10-31 |
| SE8501967D0 (sv) | 1985-04-23 |
| SE8501967L (sv) | 1985-10-31 |
| IT8520324A0 (it) | 1985-04-12 |
| IT1184438B (it) | 1987-10-28 |
| YU45712B (sh) | 1992-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5171703A (en) | Device and substrate orientation for defect reduction and transistor length and width increase | |
| KR0136742B1 (ko) | 실리콘 기판상의 오염물질을 쉽게 제거할 수 있는 반도체 디바이스 제조 방법 | |
| JPH0582439A (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法およびmos半導体装置 | |
| JP2003163216A (ja) | エピタキシャルシリコンウエハおよびその製造方法 | |
| JPH03295235A (ja) | エピタキシャルウェーハの製造方法 | |
| JP2998330B2 (ja) | Simox基板及びその製造方法 | |
| JPS60236209A (ja) | 半導体装置およびその製造方法 | |
| US6537895B1 (en) | Method of forming shallow trench isolation in a silicon wafer | |
| JPH04130731A (ja) | 半導体集積回路装置の製造方法 | |
| JP4790211B2 (ja) | Soi基板と半導体基板及びその製造方法 | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| US10510870B2 (en) | Techniques for forming device having etch-resistant isolation oxide | |
| US7632735B2 (en) | Process for manufacturing silicon-on-insulator substrate | |
| JPS58131748A (ja) | 半導体装置の製造方法 | |
| KR20000001331A (ko) | 반도체 장치 제조방법 | |
| KR890004873B1 (ko) | 반도체 웨이퍼의 초기 산소농도 | |
| JPH07211602A (ja) | 半導体基体の製造方法 | |
| JPS60198735A (ja) | 半導体装置の製造方法 | |
| JPH04333238A (ja) | 基板 | |
| Bravman | Morphological Aspects of Silicon-Silicon Dioxide VLSI Interfaces | |
| JPH0396223A (ja) | Soi構造の形成方法 | |
| JPH01258414A (ja) | 半導体装置 | |
| JPS59194431A (ja) | 半導体基板へのイオン注入方法 | |
| JPS6248015A (ja) | 半導体層の固相成長方法 | |
| JPH0590174A (ja) | Soi基板の製法 |