JPS63152155A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63152155A JPS63152155A JP30067486A JP30067486A JPS63152155A JP S63152155 A JPS63152155 A JP S63152155A JP 30067486 A JP30067486 A JP 30067486A JP 30067486 A JP30067486 A JP 30067486A JP S63152155 A JPS63152155 A JP S63152155A
- Authority
- JP
- Japan
- Prior art keywords
- sio2
- oxide film
- si3n4
- film
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体装置の製造方法に係り、特に、選択酸化
による微細な素子分離領域の形成方法に関するものであ
る。更に述べるならば、本発明は、バーズビーク伸長抑
制のための、シリコン窒化膜から成るオフセソＩｆ設け
る構成の素子分離領域形成方法の改良に関するものであ
る。
による微細な素子分離領域の形成方法に関するものであ
る。更に述べるならば、本発明は、バーズビーク伸長抑
制のための、シリコン窒化膜から成るオフセソＩｆ設け
る構成の素子分離領域形成方法の改良に関するものであ
る。
〈従来の技術〉
第２図（ａ）〜（ｅ）は従来の製造方法の主要工程段階
に於ける状態全示す断面図である。
に於ける状態全示す断面図である。
シリコン基板１上に熱酸化膜２を形成した後、シリコン
窒化＠３、シリコン酸化膜４を順次堆積し、マスク形成
、反応性イオンエツチングにより、素子領域予定領域上
に、熱酸化膜２、シリコン窒化膜３、シリコン酸化膜４
のパターンを形成する（第２図（ａ））。続いて、薄い
シリコン窒化膜５、シリコン酸化膜６′ｆ：堆積する（
第２図（ｂ） ）。反応性イオンエツチングにより素子
領域予定領域周辺にシリコン酸化膜のサイドウオール６
′を形成し、続いて、このサイドウオール６′及びシリ
コン酸化膜４にマスクとしてシリコン窒化膜５テエノチ
ングする（第２図（Ｃ））。シリコン酸化膜４とシリコ
ン酸化膜のサイドウオール６′ヲウエノトエノチングに
より除去し、シリコン窒化膜のオフセット５′ヲ形成す
る（第２図（ｄ））。この結果、素子分離予定領域の周
囲にシリコン窒化膜のオフセットが形成された状態とな
る。しかる後、スチーム雰囲気中で選択酸化全行ない、
フィールド酸化膜７を形成する（第２図（ｅ））。
窒化＠３、シリコン酸化膜４を順次堆積し、マスク形成
、反応性イオンエツチングにより、素子領域予定領域上
に、熱酸化膜２、シリコン窒化膜３、シリコン酸化膜４
のパターンを形成する（第２図（ａ））。続いて、薄い
シリコン窒化膜５、シリコン酸化膜６′ｆ：堆積する（
第２図（ｂ） ）。反応性イオンエツチングにより素子
領域予定領域周辺にシリコン酸化膜のサイドウオール６
′を形成し、続いて、このサイドウオール６′及びシリ
コン酸化膜４にマスクとしてシリコン窒化膜５テエノチ
ングする（第２図（Ｃ））。シリコン酸化膜４とシリコ
ン酸化膜のサイドウオール６′ヲウエノトエノチングに
より除去し、シリコン窒化膜のオフセット５′ヲ形成す
る（第２図（ｄ））。この結果、素子分離予定領域の周
囲にシリコン窒化膜のオフセットが形成された状態とな
る。しかる後、スチーム雰囲気中で選択酸化全行ない、
フィールド酸化膜７を形成する（第２図（ｅ））。
−〈発明が解決しようとする問題点〉
しかしながら、上記従来の製造方法には以下に示す問題
点がめった。すなわち、従来の方法では、素子分離領域
端の形状が急峻になり、基板に損傷が生じ易いという問
題点があった。
点がめった。すなわち、従来の方法では、素子分離領域
端の形状が急峻になり、基板に損傷が生じ易いという問
題点があった。
本発明は上記問題点を解決することを目的としているも
のであり、素子分離領域幅を縮小しながらも、適度のバ
ーズビークを形成させ、これによって、素子分離領域端
の形状？緩やかにし、損傷発生の低減化を達成した半導
体装置製造方法全提供するものである。
のであり、素子分離領域幅を縮小しながらも、適度のバ
ーズビークを形成させ、これによって、素子分離領域端
の形状？緩やかにし、損傷発生の低減化を達成した半導
体装置製造方法全提供するものである。
く問題点を解決するための手段〉
その下面、すなわち、シリコン基板との間に薄いシリコ
ン酸化膜を有する、シリコン窒化膜のオフセノＩｆ形成
し、その後、選択酸化を行なって素子分離領域を形成す
る。
ン酸化膜を有する、シリコン窒化膜のオフセノＩｆ形成
し、その後、選択酸化を行なって素子分離領域を形成す
る。
く作 用〉
上記溝底とすることにより、適度のバーズビークが形成
され、素子分離領域端の形状が緩やかになる。
され、素子分離領域端の形状が緩やかになる。
〈実施例〉
以下、実施例に基づいて本発明の詳細な説明する。
第１図（ａ）〜（ｇ）は本発明の一実施例の主要工程段
階に於ける状態を示す断面図である。
階に於ける状態を示す断面図である。
まず、Ｐ型シリコン基板ｌＩ上に熱酸化膜Ｉ２を形成し
た後、シリコン窒化膜１３、シリコン酸化膜１４を順次
堆積・する（第１図（ａ） ）。続いて、マスク形成、
反応性イオンエツチングにより、素子領域予定領域上に
、熱酸化膜１２、シリコン窒化膜１３及びシリコン酸化
膜１４のパターンを形成する（第１図（ｂ））。次いで
、薄い熱、酸化膜１５を形成し、薄いシリコン窒化膜１
６、シリコン酸化膜１７を堆積する（第１図（Ｃ））。
た後、シリコン窒化膜１３、シリコン酸化膜１４を順次
堆積・する（第１図（ａ） ）。続いて、マスク形成、
反応性イオンエツチングにより、素子領域予定領域上に
、熱酸化膜１２、シリコン窒化膜１３及びシリコン酸化
膜１４のパターンを形成する（第１図（ｂ））。次いで
、薄い熱、酸化膜１５を形成し、薄いシリコン窒化膜１
６、シリコン酸化膜１７を堆積する（第１図（Ｃ））。
反応性イオンエツチングにより素子領域予定領域の周辺
にシリコン酸化膜のサイドウオール１７′ヲ形成する（
第１図（ｄ））。続いて、シリコン酸化膜のサイドウオ
ール１７′とシリコン酸化膜１４をマスクとして、シリ
コン窒化膜１６と薄い熱酸化膜１５をエツチングする（
第１図（ｅ〕）。絖いて、シリコン酸化膜Ｉ４とシリコ
ン酸化膜のサイドウオール１７′をウェットエツチング
により除去し、シリコン窒化膜のオフセット＋６’４形
成する（第１図（ｆ））。この結果、素子分離予定領域
の周囲に、薄い熱酸化膜Ｉ５をパック７層として持つシ
リコン窒化膜のオフセットが形成される。途中、第１図
（ｅ）の段階で、フィールド反転防止のために、不純物
、例えばＩＩＢ＋をイオン注入する（１８：Ｐ型反転防
止層）しかる後、スチーム雰囲気中で選択酸化全行い、
フィールド酸化膜１９を形成する（第１図（ｇ））。
にシリコン酸化膜のサイドウオール１７′ヲ形成する（
第１図（ｄ））。続いて、シリコン酸化膜のサイドウオ
ール１７′とシリコン酸化膜１４をマスクとして、シリ
コン窒化膜１６と薄い熱酸化膜１５をエツチングする（
第１図（ｅ〕）。絖いて、シリコン酸化膜Ｉ４とシリコ
ン酸化膜のサイドウオール１７′をウェットエツチング
により除去し、シリコン窒化膜のオフセット＋６’４形
成する（第１図（ｆ））。この結果、素子分離予定領域
の周囲に、薄い熱酸化膜Ｉ５をパック７層として持つシ
リコン窒化膜のオフセットが形成される。途中、第１図
（ｅ）の段階で、フィールド反転防止のために、不純物
、例えばＩＩＢ＋をイオン注入する（１８：Ｐ型反転防
止層）しかる後、スチーム雰囲気中で選択酸化全行い、
フィールド酸化膜１９を形成する（第１図（ｇ））。
以下、図示しないが通常の工程に従い、フィールド酸化
膜１９で囲まれた素子領域に素子を形成して半導体装置
を形成する。
膜１９で囲まれた素子領域に素子を形成して半導体装置
を形成する。
〈発明の効果〉
以上詳細に説明したように、本発明の半導体装置製造方
法は、シリコン基板との間に薄いシリコン酸化膜を有す
るオフセラ）ｋ形成した後、選択酸化を行って、素子分
離領域を形成するようにしたことを特徴とするものであ
り、本発明によれば、素子分離領域の縮小化を達成でき
ると同時に、基板中の損傷発生も防止することができる
、きわめて有用な半導体装置製造方法を提供することが
できるものである。
法は、シリコン基板との間に薄いシリコン酸化膜を有す
るオフセラ）ｋ形成した後、選択酸化を行って、素子分
離領域を形成するようにしたことを特徴とするものであ
り、本発明によれば、素子分離領域の縮小化を達成でき
ると同時に、基板中の損傷発生も防止することができる
、きわめて有用な半導体装置製造方法を提供することが
できるものである。
第１図（ａ）乃至（ｇ）は本発明に係る素子分離領域形
成工程を工程順に示す断面図、第２回軸）乃至（ｅ）は
従来の素子分離領域形成工程を工程順に示す断面コ 図
である。 符号の説明 ＋１：Ｐ型シリコン基板、１２：熱酸化膜、１３・シリ
コン窒化膜、１４：シリコン酸化膜、＋５：薄い熱酸化
膜、１６：薄いシリコン窒化膜、１６’ニジＩＪコン窒
化膜のオフセラ）、＋７：ンＩＪコン酸化膜、１７′：
シリコン酸化膜のサイドウオール、１８：Ｐ型反転防止
層、＋９：フィールド酸化膜。
成工程を工程順に示す断面図、第２回軸）乃至（ｅ）は
従来の素子分離領域形成工程を工程順に示す断面コ 図
である。 符号の説明 ＋１：Ｐ型シリコン基板、１２：熱酸化膜、１３・シリ
コン窒化膜、１４：シリコン酸化膜、＋５：薄い熱酸化
膜、１６：薄いシリコン窒化膜、１６’ニジＩＪコン窒
化膜のオフセラ）、＋７：ンＩＪコン酸化膜、１７′：
シリコン酸化膜のサイドウオール、１８：Ｐ型反転防止
層、＋９：フィールド酸化膜。
Claims (1)
- １、シリコン窒化膜から成るオフセットを形成した後、
選択酸化を行なって素子分離用フィールド酸化膜を形成
する、半導体装置の製造方法に於いて、上記オフセット
とシリコン基板との間に薄いシリコン酸化膜を設ける構
成としたことを特徴とする、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30067486A JPS63152155A (ja) | 1986-12-16 | 1986-12-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30067486A JPS63152155A (ja) | 1986-12-16 | 1986-12-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63152155A true JPS63152155A (ja) | 1988-06-24 |
Family
ID=17887706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30067486A Pending JPS63152155A (ja) | 1986-12-16 | 1986-12-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63152155A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03156957A (ja) * | 1989-11-15 | 1991-07-04 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US5068202A (en) * | 1988-12-15 | 1991-11-26 | Sgs-Thomson Microelectronics S.R.L. | Process for excavating trenches with a rounded bottom in a silicon substrate for making trench isolation structures |
| US5173444A (en) * | 1990-09-18 | 1992-12-22 | Sharp Kabushiki Kaisha | Method for forming a semiconductor device isolation region |
| US7192840B2 (en) | 2002-10-30 | 2007-03-20 | Oki Electric Industry Co., Ltd. | Semiconductor device fabrication method using oxygen ion implantation |
-
1986
- 1986-12-16 JP JP30067486A patent/JPS63152155A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5068202A (en) * | 1988-12-15 | 1991-11-26 | Sgs-Thomson Microelectronics S.R.L. | Process for excavating trenches with a rounded bottom in a silicon substrate for making trench isolation structures |
| JPH03156957A (ja) * | 1989-11-15 | 1991-07-04 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US5173444A (en) * | 1990-09-18 | 1992-12-22 | Sharp Kabushiki Kaisha | Method for forming a semiconductor device isolation region |
| US7192840B2 (en) | 2002-10-30 | 2007-03-20 | Oki Electric Industry Co., Ltd. | Semiconductor device fabrication method using oxygen ion implantation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| JPS63152155A (ja) | 半導体装置の製造方法 | |
| JPS6174350A (ja) | 半導体装置の製造方法 | |
| JPH04278534A (ja) | 半導体装置の素子分離方法 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JP2586431B2 (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| JPH06224187A (ja) | Ｌｏｃｏｓ酸化膜の形成方法 | |
| JPS6084832A (ja) | 半導体装置の製造方法 | |
| JP2002134604A (ja) | 半導体装置における素子分離領域の形成方法 | |
| KR100189974B1 (ko) | 반도체장치의 pbl 소자분리 방법 | |
| JPS63253650A (ja) | 半導体装置の製造方法 | |
| JPS58169935A (ja) | 半導体装置の製造方法 | |
| JPH03159240A (ja) | 半導体装置の製造方法 | |
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPH07169826A (ja) | 凹形で側壁をシールしたサンドイッチ状ポリバッファのｌｏｃｏｓ絶縁領域のｖｌｓｉ構造および製法 | |
| JPH0541376A (ja) | 半導体素子間分離の形成方法 | |
| JPH03280429A (ja) | 半導体装置の製造方法 | |
| JPH05335407A (ja) | 半導体装置の製造方法 | |
| JPH0228936A (ja) | 半導体装置の製造方法 | |
| JPS6046046A (ja) | 半導体装置の製造方法 | |
| JPS6072244A (ja) | 半導体装置の製造方法 | |
| JPH05136123A (ja) | 素子分離方法 | |
| JPH0431176B2 (ja) |