JPH0239552A - 配線形成方法および半導体装置 - Google Patents
配線形成方法および半導体装置Info
- Publication number
- JPH0239552A JPH0239552A JP18840388A JP18840388A JPH0239552A JP H0239552 A JPH0239552 A JP H0239552A JP 18840388 A JP18840388 A JP 18840388A JP 18840388 A JP18840388 A JP 18840388A JP H0239552 A JPH0239552 A JP H0239552A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- cvd
- semiconductor device
- island
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はエネルギービームとＣＶＤ５術を用いてＬＳＩ
上に配線を直接形成する方法に係り、特に配線数が多い
場合、互いの父差を避けて長い距離配線を引ぎ姻し、配
線抵抗を扁める事態を回避するのに好適な配線形成方法
および半導体装置に関する。
上に配線を直接形成する方法に係り、特に配線数が多い
場合、互いの父差を避けて長い距離配線を引ぎ姻し、配
線抵抗を扁める事態を回避するのに好適な配線形成方法
および半導体装置に関する。
ＬＳＩ等半導体装置の開発過程において、多くの場合、
論理ミス、プロセスミス等が発生し、その手直しが必要
となる。この時、ミスの発生原因を確かめるため、ある
いは一定期間ミスのあるＬＳＩを正常に動作させ次の段
階のデバッグへ進むために第５図に示すようにＬＳＩチ
ップ上で配線を切断・接続゛するチップ修正技術の開発
が進んでいる。これにより従来マスクから作り直してい
たために必要でありた幾つかの工程を削除でき、ＬＳＩ
の開発期間を大幅に短縮できる。なお、第６図はチップ
修正部の斜視図を示したもので、同図ｆＯＬ＋は、窓開
け・切断の様子を、また、同図（，６＋は、接続の様子
を示したものである。この図において、１はパッジベー
ジ冒ン膜、２はＬＳＩ配ｍＣＡｌ（アルミニウム）配線
）、５は５ｉｎ２腹、４は、５ｔ（シリコン）基板、５
はＣＶＤ配線（ジャンパ称）をそれぞれ示す。
論理ミス、プロセスミス等が発生し、その手直しが必要
となる。この時、ミスの発生原因を確かめるため、ある
いは一定期間ミスのあるＬＳＩを正常に動作させ次の段
階のデバッグへ進むために第５図に示すようにＬＳＩチ
ップ上で配線を切断・接続゛するチップ修正技術の開発
が進んでいる。これにより従来マスクから作り直してい
たために必要でありた幾つかの工程を削除でき、ＬＳＩ
の開発期間を大幅に短縮できる。なお、第６図はチップ
修正部の斜視図を示したもので、同図ｆＯＬ＋は、窓開
け・切断の様子を、また、同図（，６＋は、接続の様子
を示したものである。この図において、１はパッジベー
ジ冒ン膜、２はＬＳＩ配ｍＣＡｌ（アルミニウム）配線
）、５は５ｉｎ２腹、４は、５ｔ（シリコン）基板、５
はＣＶＤ配線（ジャンパ称）をそれぞれ示す。
チップ上での配線切断・窓開け、および、接続を実現す
る手段には第１表に示すように幾つかの方法がある。切
断・窓開けでは集束イオンビーム工が熱加工であるレー
ザ加工に比べ、加工時間以外で有利であり、技術開発が
活発である。しかし、レーザ学会学術講演会第７回大会
予稿集Ｐ、１４Ｂに記載されているように紫外レーザを
使いノ（ツシベーション換にバイアホールを開ける方法
も検討されている。侑度を必要としない、表層の配線へ
の窓開けには加工時間が短く、この方法が有効である。
る手段には第１表に示すように幾つかの方法がある。切
断・窓開けでは集束イオンビーム工が熱加工であるレー
ザ加工に比べ、加工時間以外で有利であり、技術開発が
活発である。しかし、レーザ学会学術講演会第７回大会
予稿集Ｐ、１４Ｂに記載されているように紫外レーザを
使いノ（ツシベーション換にバイアホールを開ける方法
も検討されている。侑度を必要としない、表層の配線へ
の窓開けには加工時間が短く、この方法が有効である。
−万、接続の方法にはＦｉＢ−ＣＶＤ、レーザＣＶＤ、
９公魚層法、リフトオフ法等様々な方法があるが、部分
蒸層法とリフトオフ法はプロセスかｖｉ雑となり、配線
形成時間か長（実用的でない。
９公魚層法、リフトオフ法等様々な方法があるが、部分
蒸層法とリフトオフ法はプロセスかｖｉ雑となり、配線
形成時間か長（実用的でない。
なお、ＣＶＤは周知のＣｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｇｐｏｚ器ｔ＊ｏｎの略語である。ＦｉＢ−ＣＶＤと
レーザＣＶＤについては以下に述べるような報告がある
。ＦｉＢ−ＣＶＤに関しては精密工学会誌’ ８７ Ｌ
Ｉｏｌ、５５ 、％５Ｐ、１５ に記載されているよ
５に５−幅のＷ配線を０．０９μｍ ／Ｊ’ ｔ ｃの
速度で形成している。本論文には比抵抗についての具体
的記述は無いが第４７回応用物理学会学術講演会膳演予
桶果’８７ ｐ、５４Ｂ 、 ２８α−ＺＧ−９には１
０−４Ω・Ｃｒｎオータノ比抵抗が報告されている。ま
た、レーザＣＶＤに関しては上記のレーザ学会学術講演
会第７回大会予稿果Ｐ、１４８にｌｆｏ 配線の形成
例が報告されている。そこでの配趣幅、比抵抗、形成速
度はそれぞれ５μｍ。
Ｄｇｐｏｚ器ｔ＊ｏｎの略語である。ＦｉＢ−ＣＶＤと
レーザＣＶＤについては以下に述べるような報告がある
。ＦｉＢ−ＣＶＤに関しては精密工学会誌’ ８７ Ｌ
Ｉｏｌ、５５ 、％５Ｐ、１５ に記載されているよ
５に５−幅のＷ配線を０．０９μｍ ／Ｊ’ ｔ ｃの
速度で形成している。本論文には比抵抗についての具体
的記述は無いが第４７回応用物理学会学術講演会膳演予
桶果’８７ ｐ、５４Ｂ 、 ２８α−ＺＧ−９には１
０−４Ω・Ｃｒｎオータノ比抵抗が報告されている。ま
た、レーザＣＶＤに関しては上記のレーザ学会学術講演
会第７回大会予稿果Ｐ、１４８にｌｆｏ 配線の形成
例が報告されている。そこでの配趣幅、比抵抗、形成速
度はそれぞれ５μｍ。
４ Ｘ １０−’Ωｍｃｍ 、 ４ｐｙｎｆｉｔｃ
である二上記２件の報告において、′配線幅にあまり差
がないが、ＦＬＢ −ＣＶＤでは〜０．１μｍφのビー
ム走査幅をさらに狭くすることで１μｍ以下の配線も形
成可能である。
である二上記２件の報告において、′配線幅にあまり差
がないが、ＦＬＢ −ＣＶＤでは〜０．１μｍφのビー
ム走査幅をさらに狭くすることで１μｍ以下の配線も形
成可能である。
一方、レーザＣＶＤではビーム径（〜１μｍ）と熱の拡
がりで配線幅が決まり最小配線幅は３μｍ程匿と考えら
れる。したかって、配線幅の微細化ではＦｉＢ−ＣＶＤ
が有利である。しかし、抵抗値はレーザＣＶＤが約１桁
良好で、形成速度についてはほぼ４５倍レーザＣＶＤの
方が速く、両者にそれぞれ有利な点、不利な点かある。
がりで配線幅が決まり最小配線幅は３μｍ程匿と考えら
れる。したかって、配線幅の微細化ではＦｉＢ−ＣＶＤ
が有利である。しかし、抵抗値はレーザＣＶＤが約１桁
良好で、形成速度についてはほぼ４５倍レーザＣＶＤの
方が速く、両者にそれぞれ有利な点、不利な点かある。
どちらにせよ、形成される配線はＣＶＤガスから析出し
た金属のため、もし、配線を父差させた場合、２本の配
線は短絡する事になる。数本の配線を形成すれは良い時
には互いに姻り込ませても大きな問題とはならないが、
第７図の様に１０本以上のＣＶＤ配線５を形成する事に
なると互いに交差しない様に配線を走らせると廻り込ま
せる距離が極めて長くなる。−万、配線抵抗は配線長に
比例して太き（なり、バイポーラロジックＬＳＩの様に
電流を配線に流す必要がある場合、実際のＬＳＩを正常
に動作させられた（なる。さらに、配線形成時間も長く
なり、記載修正のスループットも低く抑えられてしまう
。そこで、アブライドフィズイクス レターズ５０ （
１５） 、 １３ （１９８７年４月）第１０１６頁か
ら第１０１８頁（Ａｐｐｌ 、ｐｈｙｓ 。
た金属のため、もし、配線を父差させた場合、２本の配
線は短絡する事になる。数本の配線を形成すれは良い時
には互いに姻り込ませても大きな問題とはならないが、
第７図の様に１０本以上のＣＶＤ配線５を形成する事に
なると互いに交差しない様に配線を走らせると廻り込ま
せる距離が極めて長くなる。−万、配線抵抗は配線長に
比例して太き（なり、バイポーラロジックＬＳＩの様に
電流を配線に流す必要がある場合、実際のＬＳＩを正常
に動作させられた（なる。さらに、配線形成時間も長く
なり、記載修正のスループットも低く抑えられてしまう
。そこで、アブライドフィズイクス レターズ５０ （
１５） 、 １３ （１９８７年４月）第１０１６頁か
ら第１０１８頁（Ａｐｐｌ 、ｐｈｙｓ 。
Ｌｔｔｔ、５０＜１５）、１５ Ａｐｒｉｌ、１９８７
）に記載されている様Ｋ、１層目の配線を形成した後
に絶縁膜をＬＳＩ全面に形成し、その上で２膚目の配線
を形成する方法も考えられる。しかし、第８図に示す様
に交差するＣＶＤ配線５の数に従い絶縁膜８を重ねてい
（必要がある。とすると、その都度絶縁膜のデボ工程を
加える上、ＬＳＩ配線への窓開は加工も各絶縁膜デボ後
に行なわねばならず、結局、マスク作り直し圧匹敵する
工程を経る事になり、チップ上での修正のメリットか失
われ、わざわざチップ上で行なう必要がなくなる。
）に記載されている様Ｋ、１層目の配線を形成した後
に絶縁膜をＬＳＩ全面に形成し、その上で２膚目の配線
を形成する方法も考えられる。しかし、第８図に示す様
に交差するＣＶＤ配線５の数に従い絶縁膜８を重ねてい
（必要がある。とすると、その都度絶縁膜のデボ工程を
加える上、ＬＳＩ配線への窓開は加工も各絶縁膜デボ後
に行なわねばならず、結局、マスク作り直し圧匹敵する
工程を経る事になり、チップ上での修正のメリットか失
われ、わざわざチップ上で行なう必要がなくなる。
上記従来技術では全てをＣＶＤによる配線形成以後の工
程で解決しようとしていた所に無理があり、配−長が長
くなるため、配線抵抗が高く、形成時間が長い゛問題、
あるいは、絶縁膜デボ工程とＬＳＩ配線への窓開は工程
を積み重ねる必要があるため、やはり、形成時間が長く
なるという課題があった。
程で解決しようとしていた所に無理があり、配−長が長
くなるため、配線抵抗が高く、形成時間が長い゛問題、
あるいは、絶縁膜デボ工程とＬＳＩ配線への窓開は工程
を積み重ねる必要があるため、やはり、形成時間が長く
なるという課題があった。
本発明の目的は上記課題を解決丁べく、ＣＶＤ配線を他
の回路と短絡することなく短く形成して形成時間の短縮
をはかれるようにした配線形成方法および半導体装置で
ある。
の回路と短絡することなく短く形成して形成時間の短縮
をはかれるようにした配線形成方法および半導体装置で
ある。
本発明は、上記目的を達成するために、エネルギービー
ムの照射によって導電物質を析出せしめるＣＶＤガスの
存在下において、エネルギービームを半導体装置表面に
照射して導電物質を析出させつつ上記エネルギービーム
の照射位置と上記半導体装置との相対位置を移動させ、
上記半導体装置表面上に上記導電物質より形成したＣＶ
Ｄ配線同士を交差させる際、上記半導体装置内に存在す
る記載の一部に一友上記ＣＶＤ配線を接続し、上記配線
の一部の別の箇所から引き出し、他のＣＶＤ配線を上記
配線の一部の上記接続点を避けて形成することにより、
１本または複数本の上記ＣＶＤ配線を客層させることを
特徴とする配線形成方法である。
ムの照射によって導電物質を析出せしめるＣＶＤガスの
存在下において、エネルギービームを半導体装置表面に
照射して導電物質を析出させつつ上記エネルギービーム
の照射位置と上記半導体装置との相対位置を移動させ、
上記半導体装置表面上に上記導電物質より形成したＣＶ
Ｄ配線同士を交差させる際、上記半導体装置内に存在す
る記載の一部に一友上記ＣＶＤ配線を接続し、上記配線
の一部の別の箇所から引き出し、他のＣＶＤ配線を上記
配線の一部の上記接続点を避けて形成することにより、
１本または複数本の上記ＣＶＤ配線を客層させることを
特徴とする配線形成方法である。
また本発明は、半導体装置におい又、上層に近い導電層
中に他の導電配麿と接続していなく、ＣＶＤ配線を接続
するための島状の導電領域を形成したことを特徴とする
半導体装置である。
中に他の導電配麿と接続していなく、ＣＶＤ配線を接続
するための島状の導電領域を形成したことを特徴とする
半導体装置である。
本発明は、立体的に交差させる事により、ＣＶＤ配諒を
短（でき、配線形成時間の短縮をはかることができる。
短（でき、配線形成時間の短縮をはかることができる。
交差点では予め作り込んでおいた表面保護膜下を走るＬ
ＳＩ配線へＣＶＤ配線を結ぎ、ＬＳＩ配線の他端からま
たＣＶＤ配蛛記載を出発させる。これに交差させるＣＶ
Ｄ配線は表面の保護膜上を通るため、先に形成したＣＶ
Ｄ配線と接触する事はなく、配線形成の時間を短縮する
ことができる。
ＳＩ配線へＣＶＤ配線を結ぎ、ＬＳＩ配線の他端からま
たＣＶＤ配蛛記載を出発させる。これに交差させるＣＶ
Ｄ配線は表面の保護膜上を通るため、先に形成したＣＶ
Ｄ配線と接触する事はなく、配線形成の時間を短縮する
ことができる。
以下、図面に従い本発明の詳細な説明する。
〈実施例１〉
通常のＬ Ｓ’ｌの最上層には電源ラインが配置されて
いる。これは下島の信号線に比べると電力の安定供給の
ため、幅の広い配線となっている。したかって、１部分
切り離したとしても、ＬＳＩの動作にはほとんど影響を
及さない。そこで、第１図の様に最上層配線１８を切り
欠（。この時、レーザ加工では長い狭い溝の加工は困難
なため１．集束イオンビームな用いた加工を用いた方が
有利である。次に最上層配線層の２ケ所に窓開け９して
お（。この様な形状に加工した部分をＣＶＤ配線５を交
差させる位置ごとに作る。次のＣＶＤ配線工程で第１囚
の様に配線を形成すれは、ＣＶＤ配蔵５同士は短絡しな
い。
いる。これは下島の信号線に比べると電力の安定供給の
ため、幅の広い配線となっている。したかって、１部分
切り離したとしても、ＬＳＩの動作にはほとんど影響を
及さない。そこで、第１図の様に最上層配線１８を切り
欠（。この時、レーザ加工では長い狭い溝の加工は困難
なため１．集束イオンビームな用いた加工を用いた方が
有利である。次に最上層配線層の２ケ所に窓開け９して
お（。この様な形状に加工した部分をＣＶＤ配線５を交
差させる位置ごとに作る。次のＣＶＤ配線工程で第１囚
の様に配線を形成すれは、ＣＶＤ配蔵５同士は短絡しな
い。
上記は最上層の幅広い配線１８を使用した例だが、どの
層にあるＬＳＩ配線２でも第２図の様に切断した上で窓
開けしておけば、ＣＶＤ配線の交差点として使用できる
。
層にあるＬＳＩ配線２でも第２図の様に切断した上で窓
開けしておけば、ＣＶＤ配線の交差点として使用できる
。
く実施例２〉
実施例１ではすでにあるＬＳＩ配線を切／ｌｌｌ離し、
窓開けして、ＣＶＤ配線の交差点として使用した。
窓開けして、ＣＶＤ配線の交差点として使用した。
しかし、ＬＳＩ配線の切り離しは時間がかかる上、切り
離した場所、例えば、切り欠き溝ではＬＳＩ配？ｆＭ層
が露出しているため、その部分を避けてＣＶＤ配線を走
らせねばならず、配線形成工程が複体となる。そこで、
本実施例では、最初から孤立した島領域をＬＳＩ上に組
み込んでおく事とした。
離した場所、例えば、切り欠き溝ではＬＳＩ配？ｆＭ層
が露出しているため、その部分を避けてＣＶＤ配線を走
らせねばならず、配線形成工程が複体となる。そこで、
本実施例では、最初から孤立した島領域をＬＳＩ上に組
み込んでおく事とした。
したがって、第５図に示す球に、ＣＶＤ配縁５を交差さ
せるには、最初に島領域１１０両端に窓を開け、ＣＶＤ
配線５を結ぎ込む。その間を通す様に別のＣＶＤ配置５
を走らせ旦体父差させれば良く。
せるには、最初に島領域１１０両端に窓を開け、ＣＶＤ
配線５を結ぎ込む。その間を通す様に別のＣＶＤ配置５
を走らせ旦体父差させれば良く。
切り離し時間を節約し、配線を曲げる必要もな（なった
。
。
〈実施例５〉
本実施例では実施例２でレーザ、または、集束イオンビ
ームを用いて行なっていた窓開げを最初から行った状態
にＬＳＩを作っておき、窓開は時間も節約する方式とし
た。第４図は通常のポンディングパッドを作成する工程
を用いＬＳＩ内に散らす交差点の構造である。通常プロ
セスで作る場合、露出し【いる金属はアルミである。ア
ルミは酸化しやす（、表面にはアルミナのＮ１２があり
、そのままではＣＶＤ配線５をつけても、接触抵抗が高
過ぎる。そこでこの構造体を使用する場合にはＣＶＤ配
線を結ぐ直前にアルミ表面をスパッタエッチしてアルミ
ナを飛ばすか、集束イオンビームを用いた加工工程の最
後にアルミ表面を軽（スパッタし、そのまま真空を破ら
ずに矢のＣＶ Ｄ 配線形成工程に入るかの対応が必要
となる。
ームを用いて行なっていた窓開げを最初から行った状態
にＬＳＩを作っておき、窓開は時間も節約する方式とし
た。第４図は通常のポンディングパッドを作成する工程
を用いＬＳＩ内に散らす交差点の構造である。通常プロ
セスで作る場合、露出し【いる金属はアルミである。ア
ルミは酸化しやす（、表面にはアルミナのＮ１２があり
、そのままではＣＶＤ配線５をつけても、接触抵抗が高
過ぎる。そこでこの構造体を使用する場合にはＣＶＤ配
線を結ぐ直前にアルミ表面をスパッタエッチしてアルミ
ナを飛ばすか、集束イオンビームを用いた加工工程の最
後にアルミ表面を軽（スパッタし、そのまま真空を破ら
ずに矢のＣＶ Ｄ 配線形成工程に入るかの対応が必要
となる。
上記の様にアルミ露出では表面のクリーニングが不可欠
である。そこで、アルミ表面を金、プラチナ、パラジウ
ム等の酸化しに（い金属で被覆すれは、上記クリーニン
グは不要となる。その構造体を巣５図に示す。ここでは
ＬＳＩ配線のアルミ２の上に金膜１４をデボしようとし
たが、アルミの好直接金はつきに（いため、数種のバリ
アメタル１５を間に介在させた。第４図、第５図の構造
体共に実施例２の第２因と同様に使用し、ＣＶＤ配線５
の立体交差構造として有効である。
である。そこで、アルミ表面を金、プラチナ、パラジウ
ム等の酸化しに（い金属で被覆すれは、上記クリーニン
グは不要となる。その構造体を巣５図に示す。ここでは
ＬＳＩ配線のアルミ２の上に金膜１４をデボしようとし
たが、アルミの好直接金はつきに（いため、数種のバリ
アメタル１５を間に介在させた。第４図、第５図の構造
体共に実施例２の第２因と同様に使用し、ＣＶＤ配線５
の立体交差構造として有効である。
なお、本実力例では開口部が２つの短い構造体を示した
が、第６図に示す様に長い電源ラインの端を切り離して
利用し、ラインに沿った形で多孔の構造体１５を何本か
配置しておけば多数本の交差か容易であると共に、長距
離の接続も短いＣＶＤ配Ｎ配子５なえる。この時、どう
しても必要であれは、レーザ、または、集束イオンビー
ムで構造体を切りＨして、使用する事も可能である。第
５図右側の構造体はこの例で中央部を切り離し、上下別
々の配縁の交差用に使っている。
が、第６図に示す様に長い電源ラインの端を切り離して
利用し、ラインに沿った形で多孔の構造体１５を何本か
配置しておけば多数本の交差か容易であると共に、長距
離の接続も短いＣＶＤ配Ｎ配子５なえる。この時、どう
しても必要であれは、レーザ、または、集束イオンビー
ムで構造体を切りＨして、使用する事も可能である。第
５図右側の構造体はこの例で中央部を切り離し、上下別
々の配縁の交差用に使っている。
本発明によれは、チップ上でＬＳＩの配線を切断、接続
する配線修正工程において、ＣＶＤによって形成する配
縁を立体交差させられるため、全配線の長さを短くでき
るため、配縁の形成時間を短くでき、かつ、配脈抵抗を
低くできるため、配Ｉｖｌｌ修正のスループットと歩留
りが向上する。
する配線修正工程において、ＣＶＤによって形成する配
縁を立体交差させられるため、全配線の長さを短くでき
るため、配縁の形成時間を短くでき、かつ、配脈抵抗を
低くできるため、配Ｉｖｌｌ修正のスループットと歩留
りが向上する。
第１図と第２図は実施例１での配祿状悪の平面図と断面
・図、第３図は実施例２での配線状態の平面図と断面図
、第４図と第５図は実施例５の構造体の平面図と断ｍ１
図、第６図は実施例３での長尺構造体を使った配縁状態
の平面図、第７図はＬＳＩチップ１し止部の斜視図、第
８図はＬＳＩチップ上でのＣ” Ｖ Ｄ配線経路の平面
図、第９図は絶縁製デボ工程を含んだＣＶＤ配縁工程を
進めているＬＳＩチップの平面図と断面図である。 １・・・パッシベーション族 ２・・・ＬＳＩ配線（アルミ配線） ３・・・絶縁製（Ｓｔ、、膜） ４・・・ＳＬ基板５・
・・ＣＶＤ自己紛（ジャンパー？１Ｍ）６・・・ＬＳＩ
チップ ７・・・接続点８・・・絶縁製
９・・・窓開は接成部１０・・・切り火ざ
１１・・・島領域１２・・・酸化膜〔アルミナ）１６・
・・バリアメタル１４・・・金膜 １５・
・・父優用檜遺体１６・・・電源ライン １７・
・・ＣＶＤ配腺接合部１８・・・最上層配線 １９・・・切断部 第２図 Ａ−Ａ断面 ＼＼ 賢 １０ 切り失さ １８最よＭ配舟呆 第５図 ２ ＬＳＩ配繊 １４金膜 第６図 １５交秀用７ｉ苺体 ｑ 切断部 パッジベージヨシＩ’ｌ莫 ＡｆＬ翫稀泉 ５ｒＯｚ月党 ８１基板 ジやシバ上線 第８図
・図、第３図は実施例２での配線状態の平面図と断面図
、第４図と第５図は実施例５の構造体の平面図と断ｍ１
図、第６図は実施例３での長尺構造体を使った配縁状態
の平面図、第７図はＬＳＩチップ１し止部の斜視図、第
８図はＬＳＩチップ上でのＣ” Ｖ Ｄ配線経路の平面
図、第９図は絶縁製デボ工程を含んだＣＶＤ配縁工程を
進めているＬＳＩチップの平面図と断面図である。 １・・・パッシベーション族 ２・・・ＬＳＩ配線（アルミ配線） ３・・・絶縁製（Ｓｔ、、膜） ４・・・ＳＬ基板５・
・・ＣＶＤ自己紛（ジャンパー？１Ｍ）６・・・ＬＳＩ
チップ ７・・・接続点８・・・絶縁製
９・・・窓開は接成部１０・・・切り火ざ
１１・・・島領域１２・・・酸化膜〔アルミナ）１６・
・・バリアメタル１４・・・金膜 １５・
・・父優用檜遺体１６・・・電源ライン １７・
・・ＣＶＤ配腺接合部１８・・・最上層配線 １９・・・切断部 第２図 Ａ−Ａ断面 ＼＼ 賢 １０ 切り失さ １８最よＭ配舟呆 第５図 ２ ＬＳＩ配繊 １４金膜 第６図 １５交秀用７ｉ苺体 ｑ 切断部 パッジベージヨシＩ’ｌ莫 ＡｆＬ翫稀泉 ５ｒＯｚ月党 ８１基板 ジやシバ上線 第８図
Claims (1)
- 【特許請求の範囲】 １、エネルギービームの照射によりて導電物質を析出せ
しめるＣＶＤガスの存在下において、エネルギービーム
を半導体装置表面に照射して導電物質を析出させつつ上
記エネルギービームの照射位置と上記半導体装置との相
対位置を移動させ、上記半導体装置表面上に上記導電物
質より形成したＣＶＤ配線同士を交差させる際、上記半
導体装置内に存在する配線の一部に一度上記ＣＶＤ配線
を接続し、上記配線の一部の別の箇所から引き出し、他
のＣＶＤ配線を上記配線の一部の上記接続点を避けて形
成することにより、１本または複数本の上記ＣＶＤ配線
を交差させることを特徴とする配線形成方法。 ２、上記配線の一部として上記半導体装置の配線層の一
部をエネルギービームの照射による加工工程で切り離し
た領域を使用することを特徴とする請求項１記載の配線
形成方法。 ３、上記配線の一部として上記半導体装置の製造工程に
おいて形成した他の配線に接続していない島領域を使用
することを特徴とする請求項１記載の配線形成方法。 ４、上記配線の一部として上記半導体装置の製造工程に
おいて形成した他の配線と接続していない島領域上の２
ケ所以上の場所の上記島領域上に存在する保護膜を除去
した上記島領域を使用することを特徴とする請求項１記
載の配線形成方法。 ５、上記保護膜を一部除去した部分に酸素に対する反応
速度の遅い金属で被覆、または、埋め込んだ上記島領域
を使用することを特徴とする請求項４記載の配線形成方
法。 ６、半導体装置において、上層に近い導電層中に他の導
電配線と接続していなく、ＣＶＤ配線を接続するための
島状の導電領域を形成したことを特徴とする半導体装置
。 ７、上記島状の導電領域上の２ケ所以上の部分において
上層に存在する保護膜を除去したことを特徴とする請求
項６記載の半導体装置。 ８、上記保護膜を除去した部分に酸素との反応速度の遅
い金属を充填、または、上記金属で被覆したことを特徴
とする請求項７記載の半導体装置。 ９、上記酸素との反応速度の遅い金属と上記島状の導電
領域を形成する金属との間に別種の金属を介在させるこ
とを特徴とする請求項６記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18840388A JPH0239552A (ja) | 1988-07-29 | 1988-07-29 | 配線形成方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18840388A JPH0239552A (ja) | 1988-07-29 | 1988-07-29 | 配線形成方法および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0239552A true JPH0239552A (ja) | 1990-02-08 |
Family
ID=16223036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18840388A Pending JPH0239552A (ja) | 1988-07-29 | 1988-07-29 | 配線形成方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0239552A (ja) |
-
1988
- 1988-07-29 JP JP18840388A patent/JPH0239552A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100402222B1 (ko) | 자동 설계 방법, 노광용 마스크 세트, 반도체 집적 회로장치, 반도체 집적 회로 장치의 제조 방법 및 자동 설계프로그램을 기록한 기록 매체 | |
| EP0162145A1 (en) | Method of melting a fuse using a laser beam | |
| US6376919B1 (en) | Circuit edit interconnect structure through the backside of an integrated circuit die | |
| Raffel et al. | A Wafer-Scale Digital Integrator Using Restructurable VSLI | |
| JPH04107951A (ja) | 多層配線方法 | |
| US6150718A (en) | Method and apparatus for performing a circuit edit through the back side of an integrated circuit die | |
| TW486785B (en) | Semiconductor device having a fuse | |
| JPH0239552A (ja) | 配線形成方法および半導体装置 | |
| US7300825B2 (en) | Customizing back end of the line interconnects | |
| US20110101495A1 (en) | Fuse box for semiconductor device and method of forming same | |
| JPH0225027A (ja) | 半導体集積回路装置の製造方法 | |
| JP3206377B2 (ja) | 配線形成方法 | |
| JPH0430471A (ja) | 半導体装置及びその製造方法 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2949830B2 (ja) | 半導体装置の故障解析方法 | |
| JP3199012B2 (ja) | 半導体装置の評価方法 | |
| JPS624352A (ja) | 半導体記憶装置 | |
| JPH02183536A (ja) | 半導体装置 | |
| JPS59163859A (ja) | 半導体装置の製造方法 | |
| JPH05243216A (ja) | 半導体集積回路装置 | |
| JPH04116827A (ja) | 半導体装置 | |
| JPH0283952A (ja) | 半導体装置の製造方法およびそれによって製造される半導体装置 | |
| JPS63207153A (ja) | 半導体装置の製造方法 | |
| JPH0335831B2 (ja) | ||
| KR20100005611A (ko) | 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법 |