JPH0283952A - 半導体装置の製造方法およびそれによって製造される半導体装置 - Google Patents
半導体装置の製造方法およびそれによって製造される半導体装置Info
- Publication number
- JPH0283952A JPH0283952A JP63236158A JP23615888A JPH0283952A JP H0283952 A JPH0283952 A JP H0283952A JP 63236158 A JP63236158 A JP 63236158A JP 23615888 A JP23615888 A JP 23615888A JP H0283952 A JPH0283952 A JP H0283952A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- ion beam
- conductive pattern
- conductive
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造技術に関し、特にレーザＣ
ＶＤ技術と集束イオンビーム技術とを用いた配線間の接
続の修正に適用して有効な技術に関するものである。
ＶＤ技術と集束イオンビーム技術とを用いた配線間の接
続の修正に適用して有効な技術に関するものである。
マイクロプロセッサやゲートアレイなどの論理ＬＳＩは
、その開発時に論理構成の修正（論理修正）を行うこと
がしばしばある。論理修正は、論理ゲート間を接続する
配線のパターンを変更することによって行う。
、その開発時に論理構成の修正（論理修正）を行うこと
がしばしばある。論理修正は、論理ゲート間を接続する
配線のパターンを変更することによって行う。
しかしながら、論理修正を配線用マスクパターンの変更
から行うのでは、ＬＳＩの開発期間が長期化してしまう
。そこで、あらかじめ論理ゲート間を接続する配線の全
領域に予備配線や予備ゲートを設けておき、必要に応じ
てこの予備配線や予備ゲートを使用して配線間の接続の
修正を行う技術が実用化されている。なお、予備配線に
関する技術については、例えば特願昭５９−２４５９８
号に記載されている。
から行うのでは、ＬＳＩの開発期間が長期化してしまう
。そこで、あらかじめ論理ゲート間を接続する配線の全
領域に予備配線や予備ゲートを設けておき、必要に応じ
てこの予備配線や予備ゲートを使用して配線間の接続の
修正を行う技術が実用化されている。なお、予備配線に
関する技術については、例えば特願昭５９−２４５９８
号に記載されている。
ところで、配線間の接続の修正を行う方法として、近年
、集束イオンビーム（Ｆｏｃｕｓｅｄ Ｊｏｎ Ｂｅａ
ｍ；ＦＩＢ）とレーザＣＶＤとを組み合わせた技術が実
用化されつつある。
、集束イオンビーム（Ｆｏｃｕｓｅｄ Ｊｏｎ Ｂｅａ
ｍ；ＦＩＢ）とレーザＣＶＤとを組み合わせた技術が実
用化されつつある。
これは、半導体ウエノ＼（以下、ウエノ＼という）上に
形成された集積回路の保護膜を集束イオンビームでエツ
チングして切断すべき箇所の配線を露出させ、さらに、
この配線を集束イオンビームで切断した後、レーザＣＶ
Ｄを用いて所定の予備配線と論理ゲートとの間にモリブ
デン（ＭＯ）やタングステン（Ｗ）などからなる導電パ
ターンを選択的にデポジションする技術である。
形成された集積回路の保護膜を集束イオンビームでエツ
チングして切断すべき箇所の配線を露出させ、さらに、
この配線を集束イオンビームで切断した後、レーザＣＶ
Ｄを用いて所定の予備配線と論理ゲートとの間にモリブ
デン（ＭＯ）やタングステン（Ｗ）などからなる導電パ
ターンを選択的にデポジションする技術である。
上記集束イオ〉ノビームは、イオンビームのスポットサ
イズを約０．１μｍまで絞ることができるため、微細な
配線を精度良く切断加工することができるという利点を
備えている。なお、集束イオンビーム技術については、
例えば株式会社工業調査会、昭和６１年ｔｉ月１８日発
行、「電子材料・別冊（超ＬＳＩ％１造・試験装置ガイ
ドブック）」Ｐ １２１−Ｐ Ｉ ２７に記載されてい
る。
イズを約０．１μｍまで絞ることができるため、微細な
配線を精度良く切断加工することができるという利点を
備えている。なお、集束イオンビーム技術については、
例えば株式会社工業調査会、昭和６１年ｔｉ月１８日発
行、「電子材料・別冊（超ＬＳＩ％１造・試験装置ガイ
ドブック）」Ｐ １２１−Ｐ Ｉ ２７に記載されてい
る。
本発明者は、前記集束イオンビームとレーザＣＶＤとを
用いる論理修正技術を検討した結果、次のような問題点
を見出した。
用いる論理修正技術を検討した結果、次のような問題点
を見出した。
上記レーザＣＶＤによる導電パターンの形成には、レー
ザ照射部での温度上昇による熱反応を利用している。す
なわち、ウェハの表面にレーデビームを照射すると、レ
ーザビームを照射した箇所の絶縁膜の温度が上昇し、そ
の熱によってＷ（Ｃ０６）、ＭＯ（ｃｏｇ）などの反応
ガスが分解する結果、レーザビームを照射した箇所の絶
縁膜表面に選択的にＷ、Ｍｏなどの導電膜がデポジショ
ンされる。そこで、ウェハの表面にレーデビームを照射
しながらウェハまたはレーザビームを所定方向に移動す
ると、その軌跡に台って導電パターンを形成することが
できる。
ザ照射部での温度上昇による熱反応を利用している。す
なわち、ウェハの表面にレーデビームを照射すると、レ
ーザビームを照射した箇所の絶縁膜の温度が上昇し、そ
の熱によってＷ（Ｃ０６）、ＭＯ（ｃｏｇ）などの反応
ガスが分解する結果、レーザビームを照射した箇所の絶
縁膜表面に選択的にＷ、Ｍｏなどの導電膜がデポジショ
ンされる。そこで、ウェハの表面にレーデビームを照射
しながらウェハまたはレーザビームを所定方向に移動す
ると、その軌跡に台って導電パターンを形成することが
できる。
ところが、絶縁膜の表面にレーザビームを照射すると、
絶縁膜の熱伝導のため、レーザビームを照射した箇所の
絶縁膜のみならず、その近傍の絶縁膜の温度も上昇する
結果、レーザビームのスポットサイズを例えば２μｍ程
度に絞っても、得られる導電パターンの幅は、５μｍ程
度まで広がってしまう。
絶縁膜の熱伝導のため、レーザビームを照射した箇所の
絶縁膜のみならず、その近傍の絶縁膜の温度も上昇する
結果、レーザビームのスポットサイズを例えば２μｍ程
度に絞っても、得られる導電パターンの幅は、５μｍ程
度まで広がってしまう。
また、レーデビームのスポットサイズが一定であっても
、レーザビームを照射した箇所の絶縁膜の下層に配線が
形成されている場合とそうでない場合とでは、得られる
導電パターンの幅に差が生じてしまうことがある。すな
わち、下層に配線が形成されている箇所では、絶縁膜の
熱が速やかに下層の配線に伝わるため、絶縁膜の温度は
あまり上昇しないのに対し、下層に配線が形成されてい
ない箇所では、絶縁膜の温度は上昇し易い。その結果、
下層に配線が形成されていない箇所では、導電パターン
の幅が他の箇所よりも相対的に広くなってしまう。
、レーザビームを照射した箇所の絶縁膜の下層に配線が
形成されている場合とそうでない場合とでは、得られる
導電パターンの幅に差が生じてしまうことがある。すな
わち、下層に配線が形成されている箇所では、絶縁膜の
熱が速やかに下層の配線に伝わるため、絶縁膜の温度は
あまり上昇しないのに対し、下層に配線が形成されてい
ない箇所では、絶縁膜の温度は上昇し易い。その結果、
下層に配線が形成されていない箇所では、導電パターン
の幅が他の箇所よりも相対的に広くなってしまう。
このように、レーデＣＶＤを利用する導電バ々−ンの形
成技術においては、得られる導電パターンの幅が必要以
上に広くなったり、場所によって幅にばらつきが生じた
りするため、ｉ数本の導電パターンを近接した位置に配
置しようとすると、隣接する導電パターン同士が短絡し
てしまうという問題が生じる。
成技術においては、得られる導電パターンの幅が必要以
上に広くなったり、場所によって幅にばらつきが生じた
りするため、ｉ数本の導電パターンを近接した位置に配
置しようとすると、隣接する導電パターン同士が短絡し
てしまうという問題が生じる。
本発明は、上記した問題点に着目してなされたものであ
り、その目的は、集束イオンビームとレーデＣＶＤとを
用いて配線間の接続の修正を行う際、互いに近接した位
置に配置される導電パターン間の短絡をを効に防止する
ことができる技術を提供することにある。
り、その目的は、集束イオンビームとレーデＣＶＤとを
用いて配線間の接続の修正を行う際、互いに近接した位
置に配置される導電パターン間の短絡をを効に防止する
ことができる技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明
細書の記述および添付図面から明らかになるであろう。
細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。
要を簡単に説明すれば、以下のとおりである。
すなわち、ウェハ上に形成された集積回路の保護膜を集
束イオンビームでエツチングして切断すべき箇所の配線
を露出させ、次いで、前記配線を集束イオンビームで切
断した後、レーザＣＶＤを用いて接続すべき配線間に幅
の広い導電パターンを選択的に被着し、次いで、前記幅
の広い導電パターンを前記集束イオンビームでエツチン
グすることによって、幅の狭い複数本の導電パターンを
形成する半導体装置の製造方法およびそれによって！２
造される半導体装置である。
束イオンビームでエツチングして切断すべき箇所の配線
を露出させ、次いで、前記配線を集束イオンビームで切
断した後、レーザＣＶＤを用いて接続すべき配線間に幅
の広い導電パターンを選択的に被着し、次いで、前記幅
の広い導電パターンを前記集束イオンビームでエツチン
グすることによって、幅の狭い複数本の導電パターンを
形成する半導体装置の製造方法およびそれによって！２
造される半導体装置である。
上記した手段によれば、レーザＣＶＤで幅の広い導電パ
ターンを形成した後、この導電パターンを集束イオンビ
ームでエツチングして幅の狭い複数本の導電パターンを
形成するので、レーデＣＶＤで幅の広い導電パターンを
形成する際に導電パターンの幅が必要以上に広くなって
も、隣接する導電パターン同士が短絡することはない。
ターンを形成した後、この導電パターンを集束イオンビ
ームでエツチングして幅の狭い複数本の導電パターンを
形成するので、レーデＣＶＤで幅の広い導電パターンを
形成する際に導電パターンの幅が必要以上に広くなって
も、隣接する導電パターン同士が短絡することはない。
第１図は本発明の一実施例である半導体装置の製造方法
を示す半導体ウェハの要部拡大平面図、第２図は同じく
半導体ウェハの要部拡大平面図、第３図は同じく半導体
ウェハの要部拡大平面図、第４図はこの半導体ウェハ上
に形成された配線パターンの平面図、第５図は同じく配
線パターンの平面図、第６図は集束イオンビーム装置の
要部斜視図、第７図はこの半導体ウェハの部分断面図、
第８図はこの半導体ウェハの要部拡大平面図、第９図は
この半導体ウェハ上に形成された配線パターンの平面図
、第１０図はレーザＣＶＤ装胃の要部斜視図、第１１図
は第９（！ＩのＩＸ−ＩＸ線断面図、第１２図はこの半
導体ウェハ上に形成された配線パターンの平面図、第１
３図は論理ゲート間の接続を等価的に示す半導体ウェハ
の平面図である。
を示す半導体ウェハの要部拡大平面図、第２図は同じく
半導体ウェハの要部拡大平面図、第３図は同じく半導体
ウェハの要部拡大平面図、第４図はこの半導体ウェハ上
に形成された配線パターンの平面図、第５図は同じく配
線パターンの平面図、第６図は集束イオンビーム装置の
要部斜視図、第７図はこの半導体ウェハの部分断面図、
第８図はこの半導体ウェハの要部拡大平面図、第９図は
この半導体ウェハ上に形成された配線パターンの平面図
、第１０図はレーザＣＶＤ装胃の要部斜視図、第１１図
は第９（！ＩのＩＸ−ＩＸ線断面図、第１２図はこの半
導体ウェハ上に形成された配線パターンの平面図、第１
３図は論理ゲート間の接続を等価的に示す半導体ウェハ
の平面図である。
第４図において、Ｇ１． Ｇ２． Ｇｓ、 Ｇ４． Ｇ
ｎ は、論理ゲートである。図示はしていないが、この
半導体装置は、例えばｐ形シリコン単結晶からなる半導
体ウェハ１に形成されたバイポーラトランジスタによっ
て構成され、各バイポーラトランジスタは、フィールド
絶縁膜２によって互いに分離されている。
ｎ は、論理ゲートである。図示はしていないが、この
半導体装置は、例えばｐ形シリコン単結晶からなる半導
体ウェハ１に形成されたバイポーラトランジスタによっ
て構成され、各バイポーラトランジスタは、フィールド
絶縁膜２によって互いに分離されている。
論理ゲート０１〜Ｇｎ の上層には、例えば第二層目の
導電層からなる信号用配線３ａ、電源用配線３ ｂ （
Ｖｃｃ） 、 ３ Ｃ（Ｖｓｓ） が図の上下方向に
複数本延在している。この場合、図示しない第一７１目
の導電層は、バイポーラトランジスタのベースおよびコ
レクタに接続されている。第一層目の導電層および第二
層目の導電層は、例えばＡＩ！−３ｉ−Ｃｕ合金によっ
て構成されている。
導電層からなる信号用配線３ａ、電源用配線３ ｂ （
Ｖｃｃ） 、 ３ Ｃ（Ｖｓｓ） が図の上下方向に
複数本延在している。この場合、図示しない第一７１目
の導電層は、バイポーラトランジスタのベースおよびコ
レクタに接続されている。第一層目の導電層および第二
層目の導電層は、例えばＡＩ！−３ｉ−Ｃｕ合金によっ
て構成されている。
配線３３〜３ｃと同層の余領域には、複数本の予備配線
３ｄが配線３ａ〜３ｃと平行に延在している。予備配線
３ｄは、例えばＡＲ−３ｉ−Ｃｕ合金からなり、配線３
ａ〜３ｃと同一のマスクを用いて同一工程で作成された
ものである。
３ｄが配線３ａ〜３ｃと平行に延在している。予備配線
３ｄは、例えばＡＲ−３ｉ−Ｃｕ合金からなり、配線３
ａ〜３ｃと同一のマスクを用いて同一工程で作成された
ものである。
配線３ａ〜３ｄの上層には、それらと直交する方向（図
の左右方向）に第三層目の導電層からなる信号用配置１
Ａ ４ ａ 、電源用配線４ ｂ （Ｖｃｃ） 、４ｃ
（Ｖｓｓ） が複数本延在している。この配線４ａ〜
４ｃも、例えばＡｌ−３ｉ−（ｕ合金によって構成され
ている。
の左右方向）に第三層目の導電層からなる信号用配置１
Ａ ４ ａ 、電源用配線４ ｂ （Ｖｃｃ） 、４ｃ
（Ｖｓｓ） が複数本延在している。この配線４ａ〜
４ｃも、例えばＡｌ−３ｉ−（ｕ合金によって構成され
ている。
配線４ａ〜４Ｃと同層の余領域には、複数本の予備配線
４ｄが配線４ａ〜４ｃと平行に延在している。予備配線
４ｄも、例えばへβ−３ｉ−Ｃｕ合金からなり、配線４
ａ〜４ｃと同一のマスクを用いて同一工程で作成された
ものである。
４ｄが配線４ａ〜４ｃと平行に延在している。予備配線
４ｄも、例えばへβ−３ｉ−Ｃｕ合金からなり、配線４
ａ〜４ｃと同一のマスクを用いて同一工程で作成された
ものである。
配線４ａ〜４ｄの上層には、それらと直交する方向に図
示しない第四層目の導電層が形成されている。第四層目
の導電層は、例えばＡｅ−３ｉ−Ｃｕ合金からなり、主
として電源用配線（Ｖｃｅ。
示しない第四層目の導電層が形成されている。第四層目
の導電層は、例えばＡｅ−３ｉ−Ｃｕ合金からなり、主
として電源用配線（Ｖｃｅ。
Ｖｓｓ） を構成している。
なお、第４図は、配線３ａ 〜３ｄ、４ａ 〜４ｄのレ
イアウトを解り易くするため、フィールド絶縁膜２以外
の絶縁膜は図示していない。
イアウトを解り易くするため、フィールド絶縁膜２以外
の絶縁膜は図示していない。
次に、本実施例における論理修正工程を説明する。
前記第４図に示されているように、例えば論理ゲートＧ
１ と論理ゲートＧ２ とは、信号用配線３ａを介し
て接続されている。ところが、シミュレーションを行っ
た結果、論理ゲートＧ１ と論理ゲー）Ｇ、 との間
に論理ゲートＧ３ を接続しなければならないことが判
明したとする。
１ と論理ゲートＧ２ とは、信号用配線３ａを介し
て接続されている。ところが、シミュレーションを行っ
た結果、論理ゲートＧ１ と論理ゲー）Ｇ、 との間
に論理ゲートＧ３ を接続しなければならないことが判
明したとする。
このような場合には、まず、第５図に示すように、論理
ゲートＧＩ と信号配線３ａとを接続する第三層目の配
線４ｅを点線で囲んだに７点で切断する。配線４ｅを切
断するには、集束イオンビームを用いる。
ゲートＧＩ と信号配線３ａとを接続する第三層目の配
線４ｅを点線で囲んだに７点で切断する。配線４ｅを切
断するには、集束イオンビームを用いる。
すなわち、第６図に示すように、集束イオンビーム装置
のｘ−Ｙテーブル５にウェハ１を載置し、配線４ｅのに
２点がイオン源６の直下にくるよう、ウェハ１の位置決
めを行い、例えばガリウム（Ｇａ）イオンからなるイオ
ンビームＩ、をに、点に照射する。
のｘ−Ｙテーブル５にウェハ１を載置し、配線４ｅのに
２点がイオン源６の直下にくるよう、ウェハ１の位置決
めを行い、例えばガリウム（Ｇａ）イオンからなるイオ
ンビームＩ、をに、点に照射する。
そして、第７図に示すように、イオンビーム■によるス
パッタ効果を利用して保護膜（パッシベーション膜）７
および層間絶縁膜８をエツチングして配線４ｅを露出さ
せ、さらに、この配線４Ｃをエツチングして切断する。
パッタ効果を利用して保護膜（パッシベーション膜）７
および層間絶縁膜８をエツチングして配線４ｅを露出さ
せ、さらに、この配線４Ｃをエツチングして切断する。
これにより、論理ゲー） Ｇ ＋ と論理ゲートＧ２
とは、電気的に切り離される。
とは、電気的に切り離される。
ここで、上記第７図における断面構造を説明する。
フィールドａ！縁膜２の表面の絶縁膜９は、例えばＣＶ
Ｄで被着した酸化シリコン（Ｓ ＋ ０２）である。こ
の絶縁膜９は、図示はしていないが、バイポーラトラン
ジスタのエミッタに接続されたポリノリコン電極を覆っ
ている。
Ｄで被着した酸化シリコン（Ｓ ＋ ０２）である。こ
の絶縁膜９は、図示はしていないが、バイポーラトラン
ジスタのエミッタに接続されたポリノリコン電極を覆っ
ている。
絶縁膜９の表面の第二の絶縁膜１０は、例えばＣＶＤで
被着した酸化シリコンであり、バイポーラトランジスタ
のベースおよびコレクタに接続された第一層目の導電層
を覆っている。
被着した酸化シリコンであり、バイポーラトランジスタ
のベースおよびコレクタに接続された第一層目の導電層
を覆っている。
絶縁膜１００表面には、第二層目の導電層（配線３ａ）
が延在し、その上層には、それと直交する方向に第三層
目の導電層（配線４ｅ）が延在している。
が延在し、その上層には、それと直交する方向に第三層
目の導電層（配線４ｅ）が延在している。
配線３ａとその上層の配線４ｅとの間には、例えば、Ｃ
ＶＤで被着したＰ Ｓ Ｇ （Ｐｈｏｓｐｈｏ ５ｉｌ
ｉｃａｔｅ（，１ａｓｓ） からなる第一の層間絶縁
膜１１が形成されている。また、配線４ｅとその上層の
第四層目の導電層との開には、例えば、ＣＶＤで被着し
たＰＳＧからなる第二の層間絶縁膜３が形成されている
。
ＶＤで被着したＰ Ｓ Ｇ （Ｐｈｏｓｐｈｏ ５ｉｌ
ｉｃａｔｅ（，１ａｓｓ） からなる第一の層間絶縁
膜１１が形成されている。また、配線４ｅとその上層の
第四層目の導電層との開には、例えば、ＣＶＤで被着し
たＰＳＧからなる第二の層間絶縁膜３が形成されている
。
次に、第８図に示すように、例えば論理ゲートＧ、を構
成するバイポーラトランジスタのうち、二つのトランジ
スタｕｌ、 Ｑ２ のそれぞれのベースＢ、Ｂに接続さ
れた第一層目の導電層からなる配線１２３．１２ｂの上
層をエツチング′して配線１２ ａ、 ｌ ２ ｂｌ
ご達するス）ｋ−ホールＴｈ、、Ｔｈ２ を形成する。
成するバイポーラトランジスタのうち、二つのトランジ
スタｕｌ、 Ｑ２ のそれぞれのベースＢ、Ｂに接続さ
れた第一層目の導電層からなる配線１２３．１２ｂの上
層をエツチング′して配線１２ ａ、 ｌ ２ ｂｌ
ご達するス）ｋ−ホールＴｈ、、Ｔｈ２ を形成する。
なお、トランジスタＱ、、Ｑ２ において、Ｅはエミッ
タ、Ｃはコレクタである。
タ、Ｃはコレクタである。
スルーホールＴｈ１．ＴＦｌｚ を形成するには、前記
論理デートＧ１ の配線４ｅを切断するのに用いたイオ
ンビームＬ を配線１２ａ、１２ｂのそれぞれ真上に照
射し、保護膜７、層間絶縁膜８．１１、絶！！膜１０を
エツチングして配線１２ａ、１２ｂを露出させる。
論理デートＧ１ の配線４ｅを切断するのに用いたイオ
ンビームＬ を配線１２ａ、１２ｂのそれぞれ真上に照
射し、保護膜７、層間絶縁膜８．１１、絶！！膜１０を
エツチングして配線１２ａ、１２ｂを露出させる。
次に、第９図に示すように、例えば論理ゲートＧ３の近
傍を延在している予備配線３ｄ上の点線で囲んだ位置に
、にイオンビーム■、を照射して予備配置３ｄに達する
スルーホールＴｈｔ を形成する。同様の方法で、論理
ゲー）Ｇ３ の近傍を延在しているＰ備配線４ｄ上の点
線で囲んだ位置Ｋ。
傍を延在している予備配線３ｄ上の点線で囲んだ位置に
、にイオンビーム■、を照射して予備配置３ｄに達する
スルーホールＴｈｔ を形成する。同様の方法で、論理
ゲー）Ｇ３ の近傍を延在しているＰ備配線４ｄ上の点
線で囲んだ位置Ｋ。
にイオンビームＩ、を照射して予備配線４ｄに達するス
フ１−ホールＴｈ、を形成する。また、同様の方法で、
論理ゲートＧ、から延在している配線４ｒ上の点線で囲
んだ位置に、にイオンビーム■６を照射して配ａ４ｆに
達するスルーホールＴｈ、を形成すると出も１ご、論理
ゲートＧｊ の近傍を延在している予備配線４ｄ上の点
線で囲んだ位１ｆＫｓにイオンビーム■、を照射して予
備配線４ｄに達するスルーホールＴｈ、を形成する。次
いで、同様方法で、論理ゲートＧ、から延在している配
線４ｅ上の点線で囲んだ位置に６ にイオンビーム■。
フ１−ホールＴｈ、を形成する。また、同様の方法で、
論理ゲートＧ、から延在している配線４ｒ上の点線で囲
んだ位置に、にイオンビーム■６を照射して配ａ４ｆに
達するスルーホールＴｈ、を形成すると出も１ご、論理
ゲートＧｊ の近傍を延在している予備配線４ｄ上の点
線で囲んだ位１ｆＫｓにイオンビーム■、を照射して予
備配線４ｄに達するスルーホールＴｈ、を形成する。次
いで、同様方法で、論理ゲートＧ、から延在している配
線４ｅ上の点線で囲んだ位置に６ にイオンビーム■。
を照射して配線４ｅに達するスルーホールＴｈ、を形成
するとともに、論理ゲートＧｌ の近傍を延在している
予備配線４ｄ上の点線で囲んだ位置Ｋ。
するとともに、論理ゲートＧｌ の近傍を延在している
予備配線４ｄ上の点線で囲んだ位置Ｋ。
にイオンビームＩ、を照射して予備配線４ｄに達するス
ルーホールＴｈｅ を形成する。さらに、同様の方法で
、予備配線３ｄと予備配置１４ｄとが交差している箇所
のうち、点線で囲んだＰｌ 点および配線３ａと予備配
線４ｄとが交差している箇所のうち、点線で囲んだ２７
点にイオンビームＩ、ヲ照射し、それぞれ下層の予備配
線３ｄおよび配線３ａに達するスルーホールＴｈｓ、Ｔ
ｆｉ＋ｏを形成する。
ルーホールＴｈｅ を形成する。さらに、同様の方法で
、予備配線３ｄと予備配置１４ｄとが交差している箇所
のうち、点線で囲んだＰｌ 点および配線３ａと予備配
線４ｄとが交差している箇所のうち、点線で囲んだ２７
点にイオンビームＩ、ヲ照射し、それぞれ下層の予備配
線３ｄおよび配線３ａに達するスルーホールＴｈｓ、Ｔ
ｆｉ＋ｏを形成する。
次に、上記のようにして形成したスルーホールＴｈ、
〜Ｔｈ、。の内部に導電膜１３を選択的に埋込む。
〜Ｔｈ、。の内部に導電膜１３を選択的に埋込む。
導電膜１３を埋込むには、レーｔ’ｃＶＤを用いる。
すなわち、第１０図に示すように、レーザＣＶＤ装置の
Ｘ−Ｙテーブル１４にウェハｌを載置し、例工ばまず、
スルーホールＴｈ、がレーザ光源１５の直下にくるよう
、ウェハｌの位置決めを行った後、例えばアルゴン（Ａ
ｒ）からなるレーザビームＬ８ をスルーホールＴｈ、
に照射するとともに、反応ガス供給１１６を通じて
Ｗ（Ｃｏ、）あるいはＭ ｏ （ＣＯｓ）などの反応ガ
スをウェハ１上に供給する。すると、スルーホールＴｈ
、の内部の温度が上昇し、その熱によって反応ガスが分
解し、第１１図に示すように、スルーホールＴｈ、 の
内部にＷあるいはＭＯなどからなる導電膜１３が選択的
に埋込まれる。なお、第１１図は、第９図のＩＸ−ＩＸ
Ｊｕｌごおけるウェハ１の断面図である。
Ｘ−Ｙテーブル１４にウェハｌを載置し、例工ばまず、
スルーホールＴｈ、がレーザ光源１５の直下にくるよう
、ウェハｌの位置決めを行った後、例えばアルゴン（Ａ
ｒ）からなるレーザビームＬ８ をスルーホールＴｈ、
に照射するとともに、反応ガス供給１１６を通じて
Ｗ（Ｃｏ、）あるいはＭ ｏ （ＣＯｓ）などの反応ガ
スをウェハ１上に供給する。すると、スルーホールＴｈ
、の内部の温度が上昇し、その熱によって反応ガスが分
解し、第１１図に示すように、スルーホールＴｈ、 の
内部にＷあるいはＭＯなどからなる導電膜１３が選択的
に埋込まれる。なお、第１１図は、第９図のＩＸ−ＩＸ
Ｊｕｌごおけるウェハ１の断面図である。
このようにして、各スルーホールＴｈ＋ 〜Ｔｈ、、
の内部に順次導電膜１３を埋込む。
の内部に順次導電膜１３を埋込む。
次に、トランジスタＱ、のベース已に接続された配線！
２ａと予備配線４ｄとの間、およびトランジスタＱ２
のベースＢに接続された配置１２ｂと予備配線３ｄとの
間に、第１図に示すような導電パターン１７ａ、１７ｂ
を形成する。導電パターン１７ａ、１７ｂを形成するに
は、前記レーザＣＶＤを用いる。
２ａと予備配線４ｄとの間、およびトランジスタＱ２
のベースＢに接続された配置１２ｂと予備配線３ｄとの
間に、第１図に示すような導電パターン１７ａ、１７ｂ
を形成する。導電パターン１７ａ、１７ｂを形成するに
は、前記レーザＣＶＤを用いる。
すなわち、前記第１Ｏ図に示したレーザＣＶＤ装置のＸ
−Ｙテーブル１４にウェハ１を載置し、レーデ光源１５
の直下に、例えばまず、配線３ｄ上のスルーホールＴｈ
３ がくるよう、ウェハｌの位置決めを行う。次いで、
ウェハ１の表面に前記組成の反応ガスを供給するととも
に、スポットサイズを１μｍ程度に絞ったレーザビーム
ＬＩｌを照射しながら、Ｘ−Ｙテーブル１４を第２図の
左方向に移動すると、その軌跡に沿って、スルーホール
丁り、と配置１１２ａ、１２ｂのス）Ｌｒ−ホー／しＴ
ｈ１．Ｔｈとの間の保護膜７の表面に、ＷあるいはＭＯ
などからなる幅約２〜３μｍの導電パターン１８ｂが選
択的に形成される。
−Ｙテーブル１４にウェハ１を載置し、レーデ光源１５
の直下に、例えばまず、配線３ｄ上のスルーホールＴｈ
３ がくるよう、ウェハｌの位置決めを行う。次いで、
ウェハ１の表面に前記組成の反応ガスを供給するととも
に、スポットサイズを１μｍ程度に絞ったレーザビーム
ＬＩｌを照射しながら、Ｘ−Ｙテーブル１４を第２図の
左方向に移動すると、その軌跡に沿って、スルーホール
丁り、と配置１１２ａ、１２ｂのス）Ｌｒ−ホー／しＴ
ｈ１．Ｔｈとの間の保護膜７の表面に、ＷあるいはＭＯ
などからなる幅約２〜３μｍの導電パターン１８ｂが選
択的に形成される。
レーザビームＬ、のスポットサイズを１μｍ４呈度に絞
ったとき、導電パターン＋８ｂの幅が約２〜３μｍに広
がってしまうのは、保護膜７の熱伝導により、レーザビ
ームし、を照射した箇所の保護膜７のみならず、その周
囲の保護膜７の温度も上昇するからである。
ったとき、導電パターン＋８ｂの幅が約２〜３μｍに広
がってしまうのは、保護膜７の熱伝導により、レーザビ
ームし、を照射した箇所の保護膜７のみならず、その周
囲の保護膜７の温度も上昇するからである。
次に、レーザ光Ｒ１５の直下に、配線４ｄ上のスルーホ
ールＴｈ、がくるよう、ウェハ１の位置決めを行った後
、同様の方法でｘ−Ｙテーブル１４を第３図の上方向に
移動すると、その軌跡に沿って、スルーホールＴｈ４ト
導１＜ターン１８ｂとの間に幅約２〜３μｍの導電パタ
ーン１８ａが選択的に形成される。これにより、論理ゲ
ートＧ、は、導電パターン１８ｂを介して配線３ｄと、
また、導電パターン１８ａを介して配線４ｄとそれぞれ
電気的に接続される。
ールＴｈ、がくるよう、ウェハ１の位置決めを行った後
、同様の方法でｘ−Ｙテーブル１４を第３図の上方向に
移動すると、その軌跡に沿って、スルーホールＴｈ４ト
導１＜ターン１８ｂとの間に幅約２〜３μｍの導電パタ
ーン１８ａが選択的に形成される。これにより、論理ゲ
ートＧ、は、導電パターン１８ｂを介して配線３ｄと、
また、導電パターン１８ａを介して配線４ｄとそれぞれ
電気的に接続される。
しかし、このままでは、導電パターン１８ａと導電パタ
ーン＋８ｂとが短絡した状態になっているため、導電パ
ターン１８ａと導電パターン１８ｂとを切り離す必要が
ある。導電パターン１８２と導電パターン１８ｂとを切
り離すには、前記した集束イオンビームを用いる。
ーン＋８ｂとが短絡した状態になっているため、導電パ
ターン１８ａと導電パターン１８ｂとを切り離す必要が
ある。導電パターン１８２と導電パターン１８ｂとを切
り離すには、前記した集束イオンビームを用いる。
すなわち、前記第６図に示した集束イオンビーム装置の
Ｘ−Ｙテーブル５にウェハｌを載置し、スポットサイズ
を０．２〜０．３μｍ程度に絞ったイオンビーム■、を
、例えば導電パターン１８ｂに照射しながらＸ−Ｙテー
ブル５を移動させる。すると、導電パターン１８ｂの一
部がＸ−Ｙテ・−プル５の軌跡に沿って、例えば１字状
にエツチングされ、第１図に示すように、互いに近接し
た位置に配置された２本の導電パターン１７ａ、１７ｂ
が得られる。なお、イオンビーム１８ で導電パターン
１８ｂをエツチングする際、導電パターン１７ｂの下層
の保護膜７が深くエツチングされないよう、Ｘ−Ｙテー
ブル５の移動速度を制御する必要がある。
Ｘ−Ｙテーブル５にウェハｌを載置し、スポットサイズ
を０．２〜０．３μｍ程度に絞ったイオンビーム■、を
、例えば導電パターン１８ｂに照射しながらＸ−Ｙテー
ブル５を移動させる。すると、導電パターン１８ｂの一
部がＸ−Ｙテ・−プル５の軌跡に沿って、例えば１字状
にエツチングされ、第１図に示すように、互いに近接し
た位置に配置された２本の導電パターン１７ａ、１７ｂ
が得られる。なお、イオンビーム１８ で導電パターン
１８ｂをエツチングする際、導電パターン１７ｂの下層
の保護膜７が深くエツチングされないよう、Ｘ−Ｙテー
ブル５の移動速度を制御する必要がある。
最後に、第１２図に示すように、論理ゲー）Ｇから延在
している配線４「上スルーホールＴｈｓと論理ゲートＧ
１ の近傍を延在している予備配線４ｄ上のスルーホー
ルＴｈ、との間の保護膜７の表面に、前記レーデＣＶＤ
を用いてＷｌあるいはＭＯなどからなる導電パターン】
９を選択的に形成する。
している配線４「上スルーホールＴｈｓと論理ゲートＧ
１ の近傍を延在している予備配線４ｄ上のスルーホー
ルＴｈ、との間の保護膜７の表面に、前記レーデＣＶＤ
を用いてＷｌあるいはＭＯなどからなる導電パターン】
９を選択的に形成する。
以上の工程により、第１３図に示すように、論理ゲー）
Ｇ＋ と論理ゲートＧ２との間に論理ゲー）Ｇ）を接
続する論理修正工程が完了する。
Ｇ＋ と論理ゲートＧ２との間に論理ゲー）Ｇ）を接
続する論理修正工程が完了する。
このように、本実施例によれば、以下の効果を得ること
ができる。
ができる。
〔］） レーデＣＶＤで幅の広い導電パターン１８ａ
１８ｂを形成し、次いで、導電パターン１８ｂ（または
１８ａ）を集束イオンビームでエツチングすることによ
って、互いに近接した位置に配置された２本の導電パタ
ーン１７ａ、１７ｂを形成するので、レーザＣＶＤで導
電パターン１８ａ、１８ｂを形成する際にそれるの幅が
必要以上に広くなっても、最終的に得られる導電パター
ン１７ａ。
１８ｂを形成し、次いで、導電パターン１８ｂ（または
１８ａ）を集束イオンビームでエツチングすることによ
って、互いに近接した位置に配置された２本の導電パタ
ーン１７ａ、１７ｂを形成するので、レーザＣＶＤで導
電パターン１８ａ、１８ｂを形成する際にそれるの幅が
必要以上に広くなっても、最終的に得られる導電パター
ン１７ａ。
１７ｂ同士が短絡することはない。
（２）、上記（１）により、論理ＬＳＩの歩留りが向上
する。
する。
（３）、上記（１）により、配線パターン修正率が向上
する。また、これにより、マスク修正に要する時間を短
縮することができ、論理ＬＳＩの開発期間の短縮化が促
進される。
する。また、これにより、マスク修正に要する時間を短
縮することができ、論理ＬＳＩの開発期間の短縮化が促
進される。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
例えば、前記実施例では、幅の広い導電パターンを集束
イオンビームでエツチングすることによって、互いに近
接した位置に配置された２本の導電パターンを形成した
が、３本以上の導電パターンを形成することもできる。
イオンビームでエツチングすることによって、互いに近
接した位置に配置された２本の導電パターンを形成した
が、３本以上の導電パターンを形成することもできる。
また、前記実施例では、予備配線を利用して論理修正を
行う場合について説明したが、例えば予備ゲートを利用
して論理修正を行う場合にも適用することができる。
行う場合について説明したが、例えば予備ゲートを利用
して論理修正を行う場合にも適用することができる。
以上の説明では、主として本発明者によってなされた発
明をその背景となった論理修正技術に適用した場合につ
いて説明したが、本発明はそれに限定されるものではな
く、例えば不良解析やコンピュータプログラムの訂正（
デバッグ）を目的として行われる配線間の接続の修正技
術に適用することもできる。
明をその背景となった論理修正技術に適用した場合につ
いて説明したが、本発明はそれに限定されるものではな
く、例えば不良解析やコンピュータプログラムの訂正（
デバッグ）を目的として行われる配線間の接続の修正技
術に適用することもできる。
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
すなわち、ウェハ上に形成された集積回路の保護膜を集
束イオンビームでエツチングして切断すべき箇所の配線
を露出させ、次いで、前記配線を集束イオンビームで切
断した後、レーザＣＶＤを用いて接続すべき配線間に幅
の広い導電パターンを選択的に被着し、次いで、前記幅
の広い導電パターンを前記集束イオンビームでエツチン
グして幅の狭い複数本の導電パターンを形成する本発明
の半導体装置の製造方法によれば、複数本の導電パター
ンを互いに近接した位置に配置する際の導電パターン同
士の短絡を有効に防止することができる。
束イオンビームでエツチングして切断すべき箇所の配線
を露出させ、次いで、前記配線を集束イオンビームで切
断した後、レーザＣＶＤを用いて接続すべき配線間に幅
の広い導電パターンを選択的に被着し、次いで、前記幅
の広い導電パターンを前記集束イオンビームでエツチン
グして幅の狭い複数本の導電パターンを形成する本発明
の半導体装置の製造方法によれば、複数本の導電パター
ンを互いに近接した位置に配置する際の導電パターン同
士の短絡を有効に防止することができる。
第１図は本発明の一実施例である半導体装置の製造方法
を示す半導体ウェハの要部拡大平面図、第２図は同じく
半導体ウェハの要部拡大平面図、第３図は同じく半導体
ウェハの要部拡大平面図、第４図はこの半導体ウェハ上
に形成された配線パターンの平面図、 第５図は同じく配線パターンの平面図、第６図は集束イ
オンビーム装置の要部斜視図、第７図はこの半導体ウェ
ハの部分断面図、第８図はこの半導体ウェハの要部拡大
平面図、第９図はこの半導体ウェハ上に形成された配線
パターンの平面図、 第１０図はレーザＣＶＤ装置の要部斜視図、第１１図は
第９図のＩＸ−ＩＸ線断面図、第１２図はこの半導体ウ
ェハ上に形成された配線パターンの平面図、 第１３図は論理ゲート間の接続を等価的に示す半導体ウ
ェハの平面図である。 ■・・・半導体ウェハ ２・・・フィールド絶縁膜、３
ａ、３ｂ、３ｃ、３ｄ、４ａ、４ｂ、４Ｃ，４ｄ、４ｅ
、１２ａ、１２ｂ−・−配線、５゜１４・・・Ｘ−Ｙテ
ーブル、６・・・イオン源、７・・・保護膜、ｇ、ｉｉ
・・・層間絶縁膜、９１０・・・絶縁膜、１３・・・導
電膜、１５・・・レーザ光源、１６・・・反応ガス供給
管、１７ａ、１７ｂ、１８ａ、１８ｂ、１’ｌｌ・・導
電パターン、Ｇ＋、 Ｇｉ、 Ｇｓ、 Ｇ４． Ｇｎ
Ｈ・・論理ゲート、Ｂ・・・ベース、Ｅ・・・エミッ
タ、Ｃ・・・コレクタ、Ｉｎ ・・・イオンビーム、
ＬＢ ・・・レーデビーム、Ｔｈ ｌ＋ Ｔｈ、、
Ｔｈ３． Ｔｈ、、 Ｔｈｓ、 Ｔｈ６． Ｔｈ、、
Ｔｈｅ・φ・スルーホール。 代理人 弁理士 筒 井 大 和 第 図 Ｔｈ４ Ｌ−一一一一一 第 図 ｎ Ｉ 第 図 第 図 ｎ Ｋ菫 ｌ 第 図。 第１１ 図 １２＆ ２ｂ 第１３ 図
を示す半導体ウェハの要部拡大平面図、第２図は同じく
半導体ウェハの要部拡大平面図、第３図は同じく半導体
ウェハの要部拡大平面図、第４図はこの半導体ウェハ上
に形成された配線パターンの平面図、 第５図は同じく配線パターンの平面図、第６図は集束イ
オンビーム装置の要部斜視図、第７図はこの半導体ウェ
ハの部分断面図、第８図はこの半導体ウェハの要部拡大
平面図、第９図はこの半導体ウェハ上に形成された配線
パターンの平面図、 第１０図はレーザＣＶＤ装置の要部斜視図、第１１図は
第９図のＩＸ−ＩＸ線断面図、第１２図はこの半導体ウ
ェハ上に形成された配線パターンの平面図、 第１３図は論理ゲート間の接続を等価的に示す半導体ウ
ェハの平面図である。 ■・・・半導体ウェハ ２・・・フィールド絶縁膜、３
ａ、３ｂ、３ｃ、３ｄ、４ａ、４ｂ、４Ｃ，４ｄ、４ｅ
、１２ａ、１２ｂ−・−配線、５゜１４・・・Ｘ−Ｙテ
ーブル、６・・・イオン源、７・・・保護膜、ｇ、ｉｉ
・・・層間絶縁膜、９１０・・・絶縁膜、１３・・・導
電膜、１５・・・レーザ光源、１６・・・反応ガス供給
管、１７ａ、１７ｂ、１８ａ、１８ｂ、１’ｌｌ・・導
電パターン、Ｇ＋、 Ｇｉ、 Ｇｓ、 Ｇ４． Ｇｎ
Ｈ・・論理ゲート、Ｂ・・・ベース、Ｅ・・・エミッ
タ、Ｃ・・・コレクタ、Ｉｎ ・・・イオンビーム、
ＬＢ ・・・レーデビーム、Ｔｈ ｌ＋ Ｔｈ、、
Ｔｈ３． Ｔｈ、、 Ｔｈｓ、 Ｔｈ６． Ｔｈ、、
Ｔｈｅ・φ・スルーホール。 代理人 弁理士 筒 井 大 和 第 図 Ｔｈ４ Ｌ−一一一一一 第 図 ｎ Ｉ 第 図 第 図 ｎ Ｋ菫 ｌ 第 図。 第１１ 図 １２＆ ２ｂ 第１３ 図
Claims (1)
- 【特許請求の範囲】 １、半導体ウェハ上に形成された集積回路の保護膜を集
束イオンビームでエッチングして切断すべき箇所の配線
を露出させ、次いで、前記配線を集束イオンビームで切
断した後、レーザＣＶＤを用いて接続すべき配線間に幅
の広い導電パターンを選択的に被着し、次いで、前記幅
の広い導電パターンを前記集束イオンビームでエッチン
グすることによって、幅の狭い複数本の導電パターンを
形成する工程を含むことを特徴とする半導体装置の製造
方法。 ２、導電パターンがタングステンまたはモリブデンから
なることを特徴とする請求項１記載の半導体装置の製造
方法。 ３、請求項１または２記載の製造方法によって製造され
ることを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63236158A JPH0283952A (ja) | 1988-09-20 | 1988-09-20 | 半導体装置の製造方法およびそれによって製造される半導体装置 |
| US07/584,180 US6753253B1 (en) | 1986-06-18 | 1990-09-18 | Method of making wiring and logic corrections on a semiconductor device by use of focused ion beams |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63236158A JPH0283952A (ja) | 1988-09-20 | 1988-09-20 | 半導体装置の製造方法およびそれによって製造される半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0283952A true JPH0283952A (ja) | 1990-03-26 |
Family
ID=16996625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63236158A Pending JPH0283952A (ja) | 1986-06-18 | 1988-09-20 | 半導体装置の製造方法およびそれによって製造される半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0283952A (ja) |
-
1988
- 1988-09-20 JP JP63236158A patent/JPH0283952A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2731288B2 (ja) | 多層配線方法 | |
| EP0210397A1 (en) | LSI circuits adaptable for custom design methods | |
| JPH02270342A (ja) | 半導体装置の製造方法 | |
| JPH0283952A (ja) | 半導体装置の製造方法およびそれによって製造される半導体装置 | |
| CN100442492C (zh) | 集成电路结构及其制造方法 | |
| US7199039B2 (en) | Interconnect routing over semiconductor for editing through the back side of an integrated circuit | |
| JPH0225027A (ja) | 半導体集積回路装置の製造方法 | |
| JP2995979B2 (ja) | Ｌｓｉの製造方法 | |
| JPS6379337A (ja) | 半導体基板 | |
| JPH01276744A (ja) | 超伝導配線及びその製造方法 | |
| JP2005109417A (ja) | 模擬回路パターン評価方法、半導体集積回路の製造方法、テスト基板、及びテスト基板群 | |
| JPH0227732A (ja) | 低抵抗配線接続加工方法 | |
| JP2585774B2 (ja) | 薄膜配線、配線方法および薄膜配線形成装置、ならびに、ｉｃ | |
| JP3198160B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS62150847A (ja) | 配線接続方法 | |
| JPS6437035A (en) | Formation of wiring and device therefor | |
| JPS60105251A (ja) | 半導体集積回路 | |
| JP3199012B2 (ja) | 半導体装置の評価方法 | |
| JPH0239552A (ja) | 配線形成方法および半導体装置 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS62229957A (ja) | 半導体装置の配線方法 | |
| Van Doorselaer et al. | Golden Devices II: Alchemy in the 0.35 μm Era | |
| JPH02100324A (ja) | 半導体装置の製造方法 | |
| JPS58124268A (ja) | 集積回路装置 | |
| JPH10223702A (ja) | Ｔａｂテープ |