JPH0240569A - 周波数検波回路 - Google Patents
周波数検波回路Info
- Publication number
- JPH0240569A JPH0240569A JP19058388A JP19058388A JPH0240569A JP H0240569 A JPH0240569 A JP H0240569A JP 19058388 A JP19058388 A JP 19058388A JP 19058388 A JP19058388 A JP 19058388A JP H0240569 A JPH0240569 A JP H0240569A
- Authority
- JP
- Japan
- Prior art keywords
- output
- value
- outputs
- phase
- phase information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明は、アナログ信号、データ信号等によって周波数
変調が施された信号の復調や、入力信号の周波数偏差の
計測等に供せられる周波数検波回路に関するものである
。
変調が施された信号の復調や、入力信号の周波数偏差の
計測等に供せられる周波数検波回路に関するものである
。
（従来技術とその問題点）
入力信号の瞬時周波数の、予め定められた中心周波数に
対する偏差量を検出する周波数検波回路としては、 従
来から、セラミックディスクリミネータ、クオドラチャ
検波回路等が広く用いられている。
対する偏差量を検出する周波数検波回路としては、 従
来から、セラミックディスクリミネータ、クオドラチャ
検波回路等が広く用いられている。
しかしながらこれらは、セラミック素子や９０゜位相シ
フト用インダクタンス素子など、ＩＣ化に適さないデバ
イスを必要とし、また処理対象となる搬送波が特定の中
間周波に限定されるため、ヘテロダイン受信機にしか適
用できない等、小形化。
フト用インダクタンス素子など、ＩＣ化に適さないデバ
イスを必要とし、また処理対象となる搬送波が特定の中
間周波に限定されるため、ヘテロダイン受信機にしか適
用できない等、小形化。
汎用化に問題があった。
このため、近年では、入力信号である受信波または中間
周波と同一の周波数を有し、互いに位相がπ／２ラジア
ンだけ異なる２つの局部発振波と入力信号とを周波数混
合することによって、２つの互いに直交する位相関係に
あるベースバンド信号を抽出し、これら２つのベースバ
ンド信号の−方をπ／２ラジアン移相した後に他方とア
ナログ乗算することによって得られる２つの乗算出力の
差を周波数検波出力とする、いわゆる直交検波形が、Ｉ
Ｃ化に適合する回路方式の一つとして着目されている。
周波と同一の周波数を有し、互いに位相がπ／２ラジア
ンだけ異なる２つの局部発振波と入力信号とを周波数混
合することによって、２つの互いに直交する位相関係に
あるベースバンド信号を抽出し、これら２つのベースバ
ンド信号の−方をπ／２ラジアン移相した後に他方とア
ナログ乗算することによって得られる２つの乗算出力の
差を周波数検波出力とする、いわゆる直交検波形が、Ｉ
Ｃ化に適合する回路方式の一つとして着目されている。
この方式は中間周波を用いない場合にも適用できるので
、汎用化、小形化に適するという利点があるが、ＦＳＫ
検波の場合を除いて一般のアナログ信号の検波の場合、
２つのアナログ乗算器を必要とする。アナログ乗算器を
実現するには半導体の物理特性を利用するアナログ動作
による乗算器、またＡ／Ｄ変換器、Ｄ／Ａ変換器を介し
たディジタル乗算器の応用等が考えられるが、前者は特
性の温度、経年変化に問題点があり、また後者は回路規
模、消費電力が増大する等、弊害が大きく、いずれも実
用化への障害が大きいという問題点があった。
、汎用化、小形化に適するという利点があるが、ＦＳＫ
検波の場合を除いて一般のアナログ信号の検波の場合、
２つのアナログ乗算器を必要とする。アナログ乗算器を
実現するには半導体の物理特性を利用するアナログ動作
による乗算器、またＡ／Ｄ変換器、Ｄ／Ａ変換器を介し
たディジタル乗算器の応用等が考えられるが、前者は特
性の温度、経年変化に問題点があり、また後者は回路規
模、消費電力が増大する等、弊害が大きく、いずれも実
用化への障害が大きいという問題点があった。
（発明の目的）
本発明の目的は、上記従来の欠点を取り除くために行っ
たもので、乗算器を使用しないディジタル信号処理を用
いることにより、小形化、ＩＣ化が容易であり、かつ、
アナログ信号、データ信号のいずれの周波数変調波にも
適用できる等、汎用性に優れた周波数検波回路を提供す
ることにある。
たもので、乗算器を使用しないディジタル信号処理を用
いることにより、小形化、ＩＣ化が容易であり、かつ、
アナログ信号、データ信号のいずれの周波数変調波にも
適用できる等、汎用性に優れた周波数検波回路を提供す
ることにある。
（発明の構成および作用）
〔構 成］
第１図（Ａ）は、本発明による周波数検波回路の第１の
構成例を示すブロック図である。
構成例を示すブロック図である。
第１図（Ａ）において、ｘ、ｙは受信信号から得られる
２つの互いに直交する位相関係にあるベースバンド信号
であって、受信信号と同一の周波数を有し、互いに９０
°の位相差を有する２つの局部発振波（図示せず）と、
入力信号との周波数混合によって得られる信号である。
２つの互いに直交する位相関係にあるベースバンド信号
であって、受信信号と同一の周波数を有し、互いに９０
°の位相差を有する２つの局部発振波（図示せず）と、
入力信号との周波数混合によって得られる信号である。
１１、１２はそれぞれｘ、ｙを入力し、これをディジタ
ル数値Ｘ、Ｙに変換するＡ／Ｄ変換器、２１は前記Ｘ、
Ｙを入力し、これらをそれぞれ直交座標の横軸、縦軸に
配置するときに得られる２次元ベクトルの横軸を基準と
した位相角を第１の位相情報θ、（０≦θ１≦２π）と
して出力する位相検出回路であって、ＲＯＭ （Ｒｅａ
ｄ ０ｎｌｙ Ｍｅｍｏｒｙ）等を用いて容易に実現で
きる。
ル数値Ｘ、Ｙに変換するＡ／Ｄ変換器、２１は前記Ｘ、
Ｙを入力し、これらをそれぞれ直交座標の横軸、縦軸に
配置するときに得られる２次元ベクトルの横軸を基準と
した位相角を第１の位相情報θ、（０≦θ１≦２π）と
して出力する位相検出回路であって、ＲＯＭ （Ｒｅａ
ｄ ０ｎｌｙ Ｍｅｍｏｒｙ）等を用いて容易に実現で
きる。
ここで受信信号の瞬時位相φと第１の位相情報θ１との
関係を第２図に実線で示す。図示の通り、θ１は周期２
πラジアンで直線的上昇（又は下降でもよい）を繰り返
す鋸歯状形を呈する。
関係を第２図に実線で示す。図示の通り、θ１は周期２
πラジアンで直線的上昇（又は下降でもよい）を繰り返
す鋸歯状形を呈する。
３１は２πを法とする加算器で前記θ１及び定数値πを
入力し、第２の位相情報θ２を出力する。
入力し、第２の位相情報θ２を出力する。
このため、第２図の破線で示す様に、θ２はθ１に対し
、瞬時位相φがπラジアンだけオフセントした特性を呈
することになる。
、瞬時位相φがπラジアンだけオフセントした特性を呈
することになる。
４１、４２は夫々θ１．θ２を入力し、ディジタル信号
処理のタイミング周期Ｔの間だけ遅延保持して出力する
遅延回路、５１．５２は夫々θ１．θ２及び遅延回路４
１．４２の遅延出力を入力し、これらの差Δθ１．Δθ
２を出力する減算器である。
処理のタイミング周期Ｔの間だけ遅延保持して出力する
遅延回路、５１．５２は夫々θ１．θ２及び遅延回路４
１．４２の遅延出力を入力し、これらの差Δθ１．Δθ
２を出力する減算器である。
６１は切替回路であって、減算器５１．５２の出力を被
切替入力とし、さらに切替制御信号としてθ。
切替入力とし、さらに切替制御信号としてθ。
を入力して、θ、がその最小値よりπ／２だけ大きい値
と最大値よりπ／２だけ小さい値との間の値（第２図の
例では、上下２本の一点鎖線で囲まれる範囲、即ちπ／
２≦θ、く３π／２）を示す時は減算器５１の出力を、
又、上記以外の値（第２図の例で、θ、くπ／２．θ１
≧３π／２）を示すときは減算器５２の出力を、夫々選
択し出力する機能を有する。この様な回路は、ディジタ
ル数値の比較器と切替ゲート回路を用いて容易に構成で
きる。また、切替制御信号としては、第２の位相情報を
用いても同様の切替制御動作を得ることは明らかである
。なお、Δφは６１による切替出力である。
と最大値よりπ／２だけ小さい値との間の値（第２図の
例では、上下２本の一点鎖線で囲まれる範囲、即ちπ／
２≦θ、く３π／２）を示す時は減算器５１の出力を、
又、上記以外の値（第２図の例で、θ、くπ／２．θ１
≧３π／２）を示すときは減算器５２の出力を、夫々選
択し出力する機能を有する。この様な回路は、ディジタ
ル数値の比較器と切替ゲート回路を用いて容易に構成で
きる。また、切替制御信号としては、第２の位相情報を
用いても同様の切替制御動作を得ることは明らかである
。なお、Δφは６１による切替出力である。
７１はΔφを入力し、これをアナログ値に変換して周波
数検波出力ｄを得るＤ／Ａ変換器である。
数検波出力ｄを得るＤ／Ａ変換器である。
次に第１図（Ｂ）は、本発明における周波数検波回路の
第２の構成例を示すブロック図であって、（Ａ）におけ
る減算器５１．５２を１つの減算器５３にまとめた形態
となっている。同図において、６２は第１図（Ａ）の６
１と同様の切替回路で被切替入力は夫々０．πの定数値
に固定される。また４３．４４は第１図（Ａ）の４１．
４２と同様の遅延回路、３２゜３３、３４は第１図（Ａ
）の３１と同様の２πを法とする加算器、５３は第１図
（Ａ）の５１．５２と同様の減算器である。切替回路６
２は切替制御信号として第１図（Ａ）と同じくθ、を入
力し、加算器３２．３３の夫々の一方の入力及び遅延回
路４３へその出力θ３を供給する。加算器３２はθ１を
、また加算器３３は遅延回路４３の出力を夫々他方の入
力とする共に、夫々の出力θ４．θ、を夫々遅延回路４
４及び加算器３４へ供給する。さらに加算器３２．３４
の出力θ４゜θ６は減算器５３に入力され、これらの差
がΔφとしてＤ／Ａ変換器７１に入力される。
第２の構成例を示すブロック図であって、（Ａ）におけ
る減算器５１．５２を１つの減算器５３にまとめた形態
となっている。同図において、６２は第１図（Ａ）の６
１と同様の切替回路で被切替入力は夫々０．πの定数値
に固定される。また４３．４４は第１図（Ａ）の４１．
４２と同様の遅延回路、３２゜３３、３４は第１図（Ａ
）の３１と同様の２πを法とする加算器、５３は第１図
（Ａ）の５１．５２と同様の減算器である。切替回路６
２は切替制御信号として第１図（Ａ）と同じくθ、を入
力し、加算器３２．３３の夫々の一方の入力及び遅延回
路４３へその出力θ３を供給する。加算器３２はθ１を
、また加算器３３は遅延回路４３の出力を夫々他方の入
力とする共に、夫々の出力θ４．θ、を夫々遅延回路４
４及び加算器３４へ供給する。さらに加算器３２．３４
の出力θ４゜θ６は減算器５３に入力され、これらの差
がΔφとしてＤ／Ａ変換器７１に入力される。
第１図及び第２図に示した構成例に基づく本発明の周波
数検波動作を、数式を用いて以下に詳細に説明する。
数検波動作を、数式を用いて以下に詳細に説明する。
まず第１図（Ａ）の構成例において、θ１．θ２゜Δθ
１．Δθ２．Δφ及び瞬時位相φの時刻１Ｔ（ｉは整数
）における値を夫々θ、（ｉ）、 θ２（ｉ）、 Δ
θ、 （ｉ）、 Δθ２（ｉ）、 Δφ（ｉ）、φ
（ｉ）とおくと、Δθ１（ｉ）、Δθ２（ｉ）は夫々次
式 ％式％ また、θ１（ｉ）とθ２（ｉ）の間には下式の関係が常
に成り立つ θ２（ｉ）−［θｔ （ｉ） ＋ ｙｔ ） ｍｏｄ
２ π−−−−−−−−（３）（〔・］ｍｏｄ２πは２
πを法とする値）ここで、Δφ（ｉ）は、切替回路６１
の切替動作によっ（但し、ｎは任意の整数） で与えられるものとすると、（１）〜（４）式から、時
間的に隣接する２つの瞬時位相サンプルの差の絶対値１
φ（ｉ）−φ（ｉ−１） ｌがπ／２より小さい場合
−は、第２図より明らかに次式 ％式％（５） が成立している。
１．Δθ２．Δφ及び瞬時位相φの時刻１Ｔ（ｉは整数
）における値を夫々θ、（ｉ）、 θ２（ｉ）、 Δ
θ、 （ｉ）、 Δθ２（ｉ）、 Δφ（ｉ）、φ
（ｉ）とおくと、Δθ１（ｉ）、Δθ２（ｉ）は夫々次
式 ％式％ また、θ１（ｉ）とθ２（ｉ）の間には下式の関係が常
に成り立つ θ２（ｉ）−［θｔ （ｉ） ＋ ｙｔ ） ｍｏｄ
２ π−−−−−−−−（３）（〔・］ｍｏｄ２πは２
πを法とする値）ここで、Δφ（ｉ）は、切替回路６１
の切替動作によっ（但し、ｎは任意の整数） で与えられるものとすると、（１）〜（４）式から、時
間的に隣接する２つの瞬時位相サンプルの差の絶対値１
φ（ｉ）−φ（ｉ−１） ｌがπ／２より小さい場合
−は、第２図より明らかに次式 ％式％（５） が成立している。
よって、Δφ（ｉ）は瞬時位相φのディジタル差分値、
即ちディジタル値で表された周波数情報を与えることに
なり、第２図に示したφ＝ （２ｎ＋１）π及びφ−２
ｎπの点におけるそれぞれθ２．θ２の２πラジアンの
位相ジャンプに起因する誤った検波出力（大きさ２πの
パルス状の信号）がΔφに現れることはなく、ΔφをＤ
／Ａ変換器７１によってアナログ値ｄとして出力するこ
とにより正しい周波数検波動作を得ることがわかる。
即ちディジタル値で表された周波数情報を与えることに
なり、第２図に示したφ＝ （２ｎ＋１）π及びφ−２
ｎπの点におけるそれぞれθ２．θ２の２πラジアンの
位相ジャンプに起因する誤った検波出力（大きさ２πの
パルス状の信号）がΔφに現れることはなく、ΔφをＤ
／Ａ変換器７１によってアナログ値ｄとして出力するこ
とにより正しい周波数検波動作を得ることがわかる。
なお、第１図（Ａ）の破線で示す様に、切替回路６１の
切替制御信号として、θ１の代りに減算器５１（または
５２）の出力を用いる様に構成し、５１（又は５２）の
出力に絶対値がπラジアン以上の値が現れた時のみ減算
器５２（又は５１）の出力を選択する様に切替回路６Ｉ
を構成すれば、１φ（ｉ）−φ（ｉ−１）１がπより小
さい場合には、同様に（４）式が成立し、正しい周波数
検波動作を得ることも明らかである。
切替制御信号として、θ１の代りに減算器５１（または
５２）の出力を用いる様に構成し、５１（又は５２）の
出力に絶対値がπラジアン以上の値が現れた時のみ減算
器５２（又は５１）の出力を選択する様に切替回路６Ｉ
を構成すれば、１φ（ｉ）−φ（ｉ−１）１がπより小
さい場合には、同様に（４）式が成立し、正しい周波数
検波動作を得ることも明らかである。
次に第１図（Ｂ）の構成例の動作について説明する。同
図（Ｂ）において、θ３．θ４．・θ、。
図（Ｂ）において、θ３．θ４．・θ、。
θ６の時刻ｉＴにおける値を、前記と同様にθ、 （ｉ
）、 θ、 （ｉ）、 θ、 （ｉ）、 θ６（
ｉ）とおくと、θ４（ｉ）、 θ、（ｉ）、 θ、
（ｉ）、Δφ（ｉ）は夫々次式で与えられる。
）、 θ、 （ｉ）、 θ、 （ｉ）、 θ６（
ｉ）とおくと、θ４（ｉ）、 θ、（ｉ）、 θ、
（ｉ）、Δφ（ｉ）は夫々次式で与えられる。
（６）式と（８）式より、θ６（ｉ）はさらに次式で表
される。
される。
θ、 （ｉ）＝ （（θＩ（ｉ−１） ＋θｚ（ｉ−１
）） ｍｏｄ２ｘ＋θｓ （ｉ）） ｍｏｄ２ｇ
−−−、−、、−、−００）ここでθ３（ｉ）は、
切替回路６２の切替動作によって、下式 上表と（９）式により、Δφ（ｉ）は最終的に次式で与
えられるものとすると、θ３（ｉ）、 θ３ （ｉ
−１）ｃ （０，π）の全ての値の組（４ｍ）に対し、
θ、 （ｉ）、 θ５（ｉ）、 θ、（ｉ）は（３
）、 （６）、 （７）、 Ｑωの各式により、次の表
に示す値となる。
）） ｍｏｄ２ｘ＋θｓ （ｉ）） ｍｏｄ２ｇ
−−−、−、、−、−００）ここでθ３（ｉ）は、
切替回路６２の切替動作によって、下式 上表と（９）式により、Δφ（ｉ）は最終的に次式で与
えられるものとすると、θ３（ｉ）、 θ３ （ｉ
−１）ｃ （０，π）の全ての値の組（４ｍ）に対し、
θ、 （ｉ）、 θ５（ｉ）、 θ、（ｉ）は（３
）、 （６）、 （７）、 Ｑωの各式により、次の表
に示す値となる。
で与えられることがわかるが、これは第１図（Ａ）の場
合の（４）式と同等であり、第１図（Ａ）と（Ｂ）の構
成例における動作は等価であることがわかる。
合の（４）式と同等であり、第１図（Ａ）と（Ｂ）の構
成例における動作は等価であることがわかる。
以上の第１図（Ａ）および（Ｂ）に示した本発明の構成
を一例として、最大周波数偏移ｒ、ｔｅｖ（ｕｚ３を有
する周波数変調信号に適用した場合に、有効な周波数検
波動作を得るための条件と実現性について、次に吟味す
る。
を一例として、最大周波数偏移ｒ、ｔｅｖ（ｕｚ３を有
する周波数変調信号に適用した場合に、有効な周波数検
波動作を得るための条件と実現性について、次に吟味す
る。
作用の説明において示した様に、ディジタル信号処理の
タイミング周期Ｔ内の瞬時位相サンプル相互間の差の絶
対値はπ／２より小さい事が必要であるから、Δφ（ｉ
）の最大値Δφ（ｉ）□８はΔφ（ｉ）□８ 〈−−一
−−・・−−−−一・−−−−−一−−−−−−−−−
−−−−−−−０３）を満足する必要がある。
タイミング周期Ｔ内の瞬時位相サンプル相互間の差の絶
対値はπ／２より小さい事が必要であるから、Δφ（ｉ
）の最大値Δφ（ｉ）□８はΔφ（ｉ）□８ 〈−−一
−−・・−−−−一・−−−−−一−−−−−−−−−
−−−−−−−０３）を満足する必要がある。
他方、最大周波数偏移ｆｄ＊ｖは次式で与えられる。
従って、０３）、 Ｑ４）式より次式を得る。
（ｆｓ−−−：サンプリング周波数）
０９式よりディジタル信号処理上のサンプリング周波数
ｆ ％ 、は少なくとも最大周波数偏移ｆｄｅｖの４倍
以上の値でなければならないが、例えば１チヤネルの音
声通信を１つのＦＭ搬送波で伝送する無線回線の場合、
ｆｄ、ｖが高々５ｋｌｌｚ程度であるので、ｒ、は２０
ｋＨｚ以上となる。この速度は、ＴＴＬやＣＭＯ３を用
いた論理回路や、変換時間が数マイクロ秒以下のＡ／Ｄ
変換器、Ｄ／Ａ変換器を用いることにより、余裕を以て
実現できることは明らかである。
ｆ ％ 、は少なくとも最大周波数偏移ｆｄｅｖの４倍
以上の値でなければならないが、例えば１チヤネルの音
声通信を１つのＦＭ搬送波で伝送する無線回線の場合、
ｆｄ、ｖが高々５ｋｌｌｚ程度であるので、ｒ、は２０
ｋＨｚ以上となる。この速度は、ＴＴＬやＣＭＯ３を用
いた論理回路や、変換時間が数マイクロ秒以下のＡ／Ｄ
変換器、Ｄ／Ａ変換器を用いることにより、余裕を以て
実現できることは明らかである。
（発明の効果）
以上詳細に説明したように、本発明によれば、ディジタ
ル信号処理によって回路特性の高精度化。
ル信号処理によって回路特性の高精度化。
安定化がはかれると共に、従来、直交する位相関係にあ
るベースバンド信号を用いた周波数検波方法に必要であ
った乗算器を用いないので、回路規模を小さくでき、Ｉ
Ｃ化に適するという利点がある。
るベースバンド信号を用いた周波数検波方法に必要であ
った乗算器を用いないので、回路規模を小さくでき、Ｉ
Ｃ化に適するという利点がある。
また本発明は、アナログ信号（音声等）、データ信号（
ＦＳＫ等）のいずれの周波数変調波にも適用できるので
、汎用性にも優れている。
ＦＳＫ等）のいずれの周波数変調波にも適用できるので
、汎用性にも優れている。
第１図（Ａ）は本発明による周波数検波回路の第１の構
成例を示すブロック図、第１図（Ｂ）は本発明による周
波数検波回路の第２の構成例を示すブロック図、第２図
は瞬時位相と第１の位相情報との関係を示した特性図で
ある。 １１、１２・・・Ａ／Ｄ変換器、 ２１・・・位相検出
回路、３１、３２．３３．３４・・・加算器、 ４１．
４２．４３．４４・・・遅延回路、 ５１．５２．５３
・・・減算器、 ６１．６２・・・切替回路、 ７１・
・・Ｄ／Ａ変換器。 第 図 （ハ） 第２図 θ１．θ２：イ立相今責１長
成例を示すブロック図、第１図（Ｂ）は本発明による周
波数検波回路の第２の構成例を示すブロック図、第２図
は瞬時位相と第１の位相情報との関係を示した特性図で
ある。 １１、１２・・・Ａ／Ｄ変換器、 ２１・・・位相検出
回路、３１、３２．３３．３４・・・加算器、 ４１．
４２．４３．４４・・・遅延回路、 ５１．５２．５３
・・・減算器、 ６１．６２・・・切替回路、 ７１・
・・Ｄ／Ａ変換器。 第 図 （ハ） 第２図 θ１．θ２：イ立相今責１長
Claims (3)
- （１）受信信号から得られる２つの互いに直交する位相
関係にあるベースバンド信号を夫々ディジタル数値に変
換する第１、第２のＡ／Ｄ変換器と、 該第１、第２のＡ／Ｄ変換器の出力を入力し、これら２
入力値がそれぞれ直交座標の横軸と縦軸に配置されると
きに得られる２次元ベクトルの横軸を基準とした位相角
値を与える第１の位相情報を出力する位相検出回路と、 前記第１の位相情報と定数値πとを入力し、２πを法と
して加算し第２の位相情報を出力する第１の加算器と、 前記第１及び第２の位相情報をそれぞれ入力し、時間周
期Ｔの間これを遅延保持して出力するそれぞれ第１及び
第２の遅延回路と、 該第１、第２の遅延回路の入力と出力との差を算出する
夫々第１、第２の減算器と、 該第１、第２の減算器の出力を被切替入力とし、かつ前
記第１（又は第２）の位相情報を切替制御信号として、
前記第１（又は第２）の位相情報の値がその最大値より
π／２だけ小さい値と最小値よりπ／２だけ大きい値と
に挟まれる範囲内にあるときは前記第１（又は第２）の
減算器の出力を選択し、前記の範囲外をあるときは前記
第２（又は第１）の減算器の出力を選択してこれを出力
する切替回路と、 前記切替回路の出力をアナログ値に変換し、周波数検波
信号として出力するＤ／Ａ変換器と、を具備したことを
特徴とする周波数検波回路。 - （２）受信信号から得られる２つの互いに直交する位相
関係にあるベースバンド信号を夫々ディジタル数値に変
換する第１、第２のＡ／Ｄ変換器と、 該第１、第２のＡ／Ｄ変換器の出力を入力し、これら２
入力値がそれぞれ直交座標の横軸と縦軸に配置されると
きに得られる２次元ベクトルの横軸を基準とした位相角
値を与える第１の位相情報を出力する位相検出回路と、 前記第１の位相情報と定数値πとを入力し、２πを法と
して加算し第２の位相情報を出力する第１の加算器と、 前記第１及び第２の位相情報をそれぞれ入力し、時間周
期Ｔの間これを遅延保持して出力するそれぞれ第１及び
第２の遅延回路と、 該第１、第２の遅延回路の入力と出力との差を算出する
夫々第１、第２の減算器と、 該第１、第２の減算器の出力を被切替入力としかつ前記
第１（又は第２）の減算器の出力を切替制御信号として
、前記第１（又は第２）の減算器の出力の絶対値がπラ
ジアン以上の値が現れたときにのみ前記第２（又は第１
）の減算器を選択して出力する切替回路と、 前記切替回路の出力をアナログ値に変換し、周波数検波
信号として出力するＤ／Ａ変換器と、を具備したことを
特徴とする周波数検波回路。 - （３）受信信号から得られる２つの互いに直交する位相
関係にあるベースバンド信号をそれぞれディジタル数値
に変換する第１、第２のＡ／Ｄ変換器と、 該第１、第２のＡ／Ｄ変換器出力を入力し、これら２入
力値が夫々直交座標の横軸、縦軸に配置されるときに得
られる２次元ベクトルの横軸を基準とした位相角値を与
える第１の位相情報を出力する位相検出回路と、 定数値０とπとを被切替入力とし、前記第１の位相情報
を切替制御信号として前記第１の位相情報の値がその最
大値よりπ／２だけ小さい値と最小値よりπ／２だけ大
きい値とに挟まれる範囲内にあるときは定数値０を選択
し、前記の範囲外にあるときは定数値πを選択してこれ
を出力する切替回路と、 該切替回路の出力を入力し、時間周期Ｔの間これを遅延
保持して出力する第１の遅延回路と、該第１の位相情報
と前記切替回路の出力を入力し、２πを法として加算し
第２の位相情報を得る第１の加算器と、 前記第１の遅延回路の入力と出力とを２πを法として加
算する第２の加算器と、 前記第２の位相情報を入力し、時間周期Ｔの間これを遅
延保持して出力する第２の遅延回路と、 該第２の遅延回路の出力と前記第２の加算器の出力とを
２πを法として加算し、第３の位相情報を出力する第３
の加算器と、 前記第２の位相情報と第３の位相情報とを入力し、これ
らの差を算出する減算器と、 該記減算器の出力をアナログ値に変換し、周波数検波信
号として出力するＤ／Ａ変換器とを具備したことを特徴
とする周波数検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63190583A JP2897877B2 (ja) | 1988-08-01 | 1988-08-01 | 周波数検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63190583A JP2897877B2 (ja) | 1988-08-01 | 1988-08-01 | 周波数検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0240569A true JPH0240569A (ja) | 1990-02-09 |
| JP2897877B2 JP2897877B2 (ja) | 1999-05-31 |
Family
ID=16260477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63190583A Expired - Fee Related JP2897877B2 (ja) | 1988-08-01 | 1988-08-01 | 周波数検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2897877B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN120195532A (zh) * | 2025-05-22 | 2025-06-24 | 上海安其威微电子科技有限公司 | 相位切换稳定时间的测试方法及控制模块和程序产品 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57199360A (en) * | 1981-05-27 | 1982-12-07 | Philips Nv | Radio receiver |
-
1988
- 1988-08-01 JP JP63190583A patent/JP2897877B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57199360A (en) * | 1981-05-27 | 1982-12-07 | Philips Nv | Radio receiver |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN120195532A (zh) * | 2025-05-22 | 2025-06-24 | 上海安其威微电子科技有限公司 | 相位切换稳定时间的测试方法及控制模块和程序产品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2897877B2 (ja) | 1999-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0692867B1 (en) | FM modulation circuit and method | |
| CA1067587A (en) | Multi-phase psk demodulator | |
| JPH0240569A (ja) | 周波数検波回路 | |
| JPH03157033A (ja) | 復調器 | |
| JPH01151307A (ja) | デジタルｆｍ復調装置 | |
| JPS58114654A (ja) | 基準搬送波再生回路 | |
| JPH0422225A (ja) | 通信方式 | |
| JP2581306B2 (ja) | ディジタル方式直交位相検波回路 | |
| JP3164944B2 (ja) | 同期検出回路 | |
| JPS61238144A (ja) | 位相調整回路 | |
| JPH06291553A (ja) | Ｆｍ復調器 | |
| JPH033424A (ja) | 受信機 | |
| JP3413902B2 (ja) | 周波数シフトキーイング・データ復調器 | |
| JPH02277390A (ja) | クロマ復調回路 | |
| JPH0423542A (ja) | 直交形ｇｍｓｋ変調装置 | |
| JPS6046157A (ja) | 準同期検波回路 | |
| JPS58161555A (ja) | 遅延検波回路 | |
| JPH05103027A (ja) | 遅延検波回路 | |
| JP2553643B2 (ja) | キャリア同期装置 | |
| JPH0568065A (ja) | 直交変調器 | |
| JPH0332933B2 (ja) | ||
| JPH01158854A (ja) | ディジタル無線通信システムの復調器 | |
| JPS60172822A (ja) | デイジタル位相同期回路 | |
| JPH0648828B2 (ja) | 回線モニタ回路 | |
| JPH01152845A (ja) | Ｆｓｋ検波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |