JPH0241173B2 - - Google Patents
Info
- Publication number
- JPH0241173B2 JPH0241173B2 JP56122993A JP12299381A JPH0241173B2 JP H0241173 B2 JPH0241173 B2 JP H0241173B2 JP 56122993 A JP56122993 A JP 56122993A JP 12299381 A JP12299381 A JP 12299381A JP H0241173 B2 JPH0241173 B2 JP H0241173B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- thin film
- film thickness
- film forming
- foreign matter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
本発明は２以上の検査項目を必要とする半導体
ウエーハ処理方法に関するものである。
ウエーハ処理方法に関するものである。
半導体装置の製造に際しては非常に多くの製造
工程を必要とするため、各製造工程途中の品質管
理が十分でないと大量の不良品を発生させるおそ
れがあり、したがつて品質管理、即ち半導体の検
査（測定を含む）は極めて重要なものとされてい
る。このため、従来から(1)半導体基板上の微細異
物付着状態の検査（異物検査）、(2)半導体に形成
した薄膜厚さの検査（薄膜測定）、(3)半導体に形
成したパターン形状や寸法の検査（パターン検
査）等で代表される多種類の検査項目を多岐にわ
たる工程で行なつている。
工程を必要とするため、各製造工程途中の品質管
理が十分でないと大量の不良品を発生させるおそ
れがあり、したがつて品質管理、即ち半導体の検
査（測定を含む）は極めて重要なものとされてい
る。このため、従来から(1)半導体基板上の微細異
物付着状態の検査（異物検査）、(2)半導体に形成
した薄膜厚さの検査（薄膜測定）、(3)半導体に形
成したパターン形状や寸法の検査（パターン検
査）等で代表される多種類の検査項目を多岐にわ
たる工程で行なつている。
ところで、従来ではこれらの検査は単能検査に
より、一つの検査項目を一つの検査機にて行なつ
ている。このため、検査項目が２以上にわたると
きには作業が面倒でかつ作業効率が悪いという問
題が生じている。例えば、半導体製造工程の一つ
である薄膜形成工程後には、異物検査と薄膜の厚
さ測定があるが、従来ではこれらの検査を全く独
立して個別に行なつているために、各検査機では
夫々被検体であるウエーハを一枚毎にセツト、リ
セツトしなければならない。また、従来の検査で
は各検査機が夫々独立して相互の関連性が少ない
ため、検査結果から不良品が生じてもその不良原
因を系統的に認識してこれに対応することが難か
しいという問題も生じている。
より、一つの検査項目を一つの検査機にて行なつ
ている。このため、検査項目が２以上にわたると
きには作業が面倒でかつ作業効率が悪いという問
題が生じている。例えば、半導体製造工程の一つ
である薄膜形成工程後には、異物検査と薄膜の厚
さ測定があるが、従来ではこれらの検査を全く独
立して個別に行なつているために、各検査機では
夫々被検体であるウエーハを一枚毎にセツト、リ
セツトしなければならない。また、従来の検査で
は各検査機が夫々独立して相互の関連性が少ない
ため、検査結果から不良品が生じてもその不良原
因を系統的に認識してこれに対応することが難か
しいという問題も生じている。
したがつて本発明の目的は、半導体ウエーハの
検査を高効果でかつ自動的に行なうことができ、
しかも不良原因の解析により不良半導体の製造を
可及的に防止することができる半導体ウエーハの
製造方法を提供することにある。
検査を高効果でかつ自動的に行なうことができ、
しかも不良原因の解析により不良半導体の製造を
可及的に防止することができる半導体ウエーハの
製造方法を提供することにある。
以下、本発明を図示の実施例に基づいて説明す
る。
る。
第１図は本発明を半導体ウエーハ上へ薄膜を形
成する実施例のフローチヤートであり、前工程と
しての薄膜形成工程と、次工程との間に微細異物
数検査と薄膜の厚さ検査を行なうようにしてい
る。そして、各検査の良品は正規の流れにより順
次送られるが、微細異物数検査の不良品や、厚さ
検査の不良品でしかも膜厚が規格よりも大きいも
のは不良として処理される。また、厚さ検査の不
良品でも膜厚が規格よりも小さいものは再生に回
され、再度薄膜形成工程に付されるようになつて
いる。
成する実施例のフローチヤートであり、前工程と
しての薄膜形成工程と、次工程との間に微細異物
数検査と薄膜の厚さ検査を行なうようにしてい
る。そして、各検査の良品は正規の流れにより順
次送られるが、微細異物数検査の不良品や、厚さ
検査の不良品でしかも膜厚が規格よりも大きいも
のは不良として処理される。また、厚さ検査の不
良品でも膜厚が規格よりも小さいものは再生に回
され、再度薄膜形成工程に付されるようになつて
いる。
第２図および第３図は以上の工程を行なうため
の本発明の実施例装置であり、１は異物検査機、
２は薄厚検査機である。異物検査機１は薄膜形成
工程３の下流位置に設置され、被検体としてのウ
エーハ４を載置する試料台５の上方には異物検出
光学系６の配設して試料台５上のウエーハ表面の
異物を検出する。試料台５の上流位置にはローダ
としてのマガジン７を設置し、マガジン７内に収
納したウエーハ（薄膜形成工程により表面に薄膜
を形成したウエーハ）４を搬送トラツク８にて前
記試料台５上に１枚毎に移送する。９はXYテー
ブルであり、前記試料台をXY移動させる。
の本発明の実施例装置であり、１は異物検査機、
２は薄厚検査機である。異物検査機１は薄膜形成
工程３の下流位置に設置され、被検体としてのウ
エーハ４を載置する試料台５の上方には異物検出
光学系６の配設して試料台５上のウエーハ表面の
異物を検出する。試料台５の上流位置にはローダ
としてのマガジン７を設置し、マガジン７内に収
納したウエーハ（薄膜形成工程により表面に薄膜
を形成したウエーハ）４を搬送トラツク８にて前
記試料台５上に１枚毎に移送する。９はXYテー
ブルであり、前記試料台をXY移動させる。
一方、前記薄厚検査機２は、前記異物検査機１
の下流に配置され、ウエーハを載置し得る試料台
１０の上方には光の干渉と利用して膜厚を測定す
る膜厚測定器１１を配設している。また、試料台
１０の上、下流位置には夫々搬送トラツク１２，
１３を設けるとともに、下流側のトラツク１３の
更に下流位置には新たにウエーハを収納し得るア
ンローダとしての複数個のマガジン１４，１５，
１６を配置し、前記異物検査機１からのウエーハ
４をマガジン１２によつて試料台１０上に移動さ
せ、更にこの試料台１０上のウエーハをトラツク
１３にてマガジン１４，１５，１６内に移動かつ
収納させる。マガジン１４，１５，１６は良品、
不良品、再生品の夫々のマガジンとして設けら
れ、搬送トラツク１３に具備させた図外の選別機
構によつてウエーハをいずれかのマガジン１４，
１５，１６内に収納する。
の下流に配置され、ウエーハを載置し得る試料台
１０の上方には光の干渉と利用して膜厚を測定す
る膜厚測定器１１を配設している。また、試料台
１０の上、下流位置には夫々搬送トラツク１２，
１３を設けるとともに、下流側のトラツク１３の
更に下流位置には新たにウエーハを収納し得るア
ンローダとしての複数個のマガジン１４，１５，
１６を配置し、前記異物検査機１からのウエーハ
４をマガジン１２によつて試料台１０上に移動さ
せ、更にこの試料台１０上のウエーハをトラツク
１３にてマガジン１４，１５，１６内に移動かつ
収納させる。マガジン１４，１５，１６は良品、
不良品、再生品の夫々のマガジンとして設けら
れ、搬送トラツク１３に具備させた図外の選別機
構によつてウエーハをいずれかのマガジン１４，
１５，１６内に収納する。
更に、前記異物検出光学系６と膜厚測定器１１
は夫々磁気記憶装置１７に電気的に接続し、これ
ら光学系６と測定器１１の検出結果をコンピユー
タ１８に入力する。コンピユータ１８は各検出値
に基づいてこれを集計しかつ所定のプログラムに
よりウエーハの良否を判定して前記選別機構を作
動する。また、コンピユータ１８は検出結果に基
づいて異物は膜厚不良の原因を推定する機能を有
し、この推定結果に応じて前記薄膜形成工程３の
制御機構を作動制御することができる。
は夫々磁気記憶装置１７に電気的に接続し、これ
ら光学系６と測定器１１の検出結果をコンピユー
タ１８に入力する。コンピユータ１８は各検出値
に基づいてこれを集計しかつ所定のプログラムに
よりウエーハの良否を判定して前記選別機構を作
動する。また、コンピユータ１８は検出結果に基
づいて異物は膜厚不良の原因を推定する機能を有
し、この推定結果に応じて前記薄膜形成工程３の
制御機構を作動制御することができる。
以上の構成によれば、薄膜形成工程３を終了し
たウエーハ４は一旦マガジン７内に収納され、次
に搬送トラツク８により異物検査機１の試料台５
上に載置され、ここで異物検出光学系６により異
物検査が行なわれる。検査の出力は磁気記憶装置
１７およびコンピユータ１８に入力される。次に
ウエーハは搬送トラツク１２により薄膜検査機２
に移動され、試料台１０上において膜厚測定器１
１により膜厚が測定される。このとき、異物検査
により不良とされたウエーハは試料台１０上に停
止されることなく更に搬送トラツク１３により移
動されて不良品マガジン１５内へ収納される。ま
た、膜厚測定の終了したウエーハは搬送トラツク
１３にて下流側へ移動されるが、良品は良品マガ
ジン１４内へ、膜厚の小さい不良品は再生マガジ
ン１６内へ、膜厚の大きい不良品は不良品マガジ
ン１５内へ夫々収納されるように、コンピユータ
１８が選別機構を作動する。そして、各検査の結
果が磁気記憶装置１７を通してコンピユータ１８
に入力されると、コンピユータ１８では検査結果
を解析して異物付着や膜厚大小の原因を推定ない
し判定し、薄膜形成工程３をフイードバツク制御
して不良品の発生を防止する。
たウエーハ４は一旦マガジン７内に収納され、次
に搬送トラツク８により異物検査機１の試料台５
上に載置され、ここで異物検出光学系６により異
物検査が行なわれる。検査の出力は磁気記憶装置
１７およびコンピユータ１８に入力される。次に
ウエーハは搬送トラツク１２により薄膜検査機２
に移動され、試料台１０上において膜厚測定器１
１により膜厚が測定される。このとき、異物検査
により不良とされたウエーハは試料台１０上に停
止されることなく更に搬送トラツク１３により移
動されて不良品マガジン１５内へ収納される。ま
た、膜厚測定の終了したウエーハは搬送トラツク
１３にて下流側へ移動されるが、良品は良品マガ
ジン１４内へ、膜厚の小さい不良品は再生マガジ
ン１６内へ、膜厚の大きい不良品は不良品マガジ
ン１５内へ夫々収納されるように、コンピユータ
１８が選別機構を作動する。そして、各検査の結
果が磁気記憶装置１７を通してコンピユータ１８
に入力されると、コンピユータ１８では検査結果
を解析して異物付着や膜厚大小の原因を推定ない
し判定し、薄膜形成工程３をフイードバツク制御
して不良品の発生を防止する。
したがつて、本実施例によれば、薄膜形成工程
が完了したウエーハを連続して異物検査および膜
厚検査することができ、しかもこれらの検査を自
動的に行なうことができるので、作業の簡易化を
図るとともに作業効率の向上を達成できる。ま
た、不良原因の解析により薄膜形成工程における
不良品の発生を可及的すみやかに防止することも
できる。
が完了したウエーハを連続して異物検査および膜
厚検査することができ、しかもこれらの検査を自
動的に行なうことができるので、作業の簡易化を
図るとともに作業効率の向上を達成できる。ま
た、不良原因の解析により薄膜形成工程における
不良品の発生を可及的すみやかに防止することも
できる。
なお、前記実施例では薄膜形成工程と次工程と
の間における異物検査と膜厚測定について説明し
たが、この工程および検査に限定されるものでは
なく他の工程や検査の場合にも同様に実施でき
る。
の間における異物検査と膜厚測定について説明し
たが、この工程および検査に限定されるものでは
なく他の工程や検査の場合にも同様に実施でき
る。
以上のように本発明の半導体製造ウエーハ処理
方法によれば、２以上の検査機を機械的に一体構
成するとともに、各検査機には不良品の不良原因
を解析可能なコンピユータを夫々接続し、この不
良原因に基づいて半導体の前工程の作動を自動制
御し得るように構成しているので、半導体の製造
工程間における種々の検査を高効率でかつ自動的
に行なうことができ、しかも不良原因の解析によ
り不良半導体の製造を可及的すみやかに防止する
ことができるという効果を奏する。
方法によれば、２以上の検査機を機械的に一体構
成するとともに、各検査機には不良品の不良原因
を解析可能なコンピユータを夫々接続し、この不
良原因に基づいて半導体の前工程の作動を自動制
御し得るように構成しているので、半導体の製造
工程間における種々の検査を高効率でかつ自動的
に行なうことができ、しかも不良原因の解析によ
り不良半導体の製造を可及的すみやかに防止する
ことができるという効果を奏する。
第１図は本発明の一実施例の製造、検査工程を
示すフローチヤート図、第２図および第３図は本
発明の一実施例装置の平面図および正面図であ
る。 １……異物検査機、２……薄厚検査機、３……
前工程（薄膜形成工程）、４……ウエーハ、６…
…異物検出光学系、１１……膜厚測定器、１４，
１５，１６……マガジン、１８……コンピユー
タ。
示すフローチヤート図、第２図および第３図は本
発明の一実施例装置の平面図および正面図であ
る。 １……異物検査機、２……薄厚検査機、３……
前工程（薄膜形成工程）、４……ウエーハ、６…
…異物検出光学系、１１……膜厚測定器、１４，
１５，１６……マガジン、１８……コンピユー
タ。
Claims (1)
- １ 複数の処理工程により半導体ウエーハを処理
する半導体ウエーハ処理方法において、前記複数
の処理工程のうちの薄膜形成工程と、この薄膜形
成工程の後の次の処理工程との間に異物検査手段
と、この異物検査手段の後に連続する膜厚測定検
査手段を有する検査工程を設け、前記検査工程の
各検査結果を不良品の不良原因を解析するコンピ
ユータに入力して不良品の不良原因を判定し、こ
の判定結果に基づいて前記薄膜形成工程の処理条
件を制御するとともに、前記異物検査で良品と判
定された半導体ウエーハを前記膜厚測定検査に送
り、更に、前記膜厚測定検査で膜厚小と判定され
た半導体ウエーハを再生のために前記薄膜形成工
程に戻すようにしたことを特徴とする半導体ウエ
ーハ処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56122993A JPS5825243A (ja) | 1981-08-07 | 1981-08-07 | 半導体ウェーハ処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56122993A JPS5825243A (ja) | 1981-08-07 | 1981-08-07 | 半導体ウェーハ処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5825243A JPS5825243A (ja) | 1983-02-15 |
| JPH0241173B2 true JPH0241173B2 (ja) | 1990-09-14 |
Family
ID=14849622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56122993A Granted JPS5825243A (ja) | 1981-08-07 | 1981-08-07 | 半導体ウェーハ処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5825243A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3656337B2 (ja) * | 1996-09-06 | 2005-06-08 | 東京エレクトロン株式会社 | 膜厚測定装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3751647A (en) * | 1971-09-22 | 1973-08-07 | Ibm | Semiconductor and integrated circuit device yield modeling |
| JPS5317471A (en) * | 1976-07-30 | 1978-02-17 | Zenji Ishikawa | Chair with reclining mechanism |
| JPS5843226Y2 (ja) * | 1977-12-02 | 1983-09-30 | 日本電気株式会社 | 素子検査装置 |
| JPS5839758B2 (ja) * | 1978-09-18 | 1983-09-01 | 新日本製鐵株式会社 | カンチレバ−式橋型クレ−ン |
-
1981
- 1981-08-07 JP JP56122993A patent/JPS5825243A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5825243A (ja) | 1983-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3455458B2 (ja) | 塗布、現像装置及び塗布現像処理における基板再生システム | |
| EP0898300B1 (en) | Method for processing a semiconductor wafer on a robotic track having access to in situ wafer backside particle detection | |
| US6341241B1 (en) | Defect analysis method and process control method | |
| KR20030016372A (ko) | 처리 장치의 유지 보수 방법, 처리 장치의 자동 검사방법, 처리 장치의 자동 복귀 방법 및 처리 장치를구동하는 소프트웨어의 자기 진단 방법 | |
| WO2013173468A2 (en) | Method and device for using substrate geometry to determine substrate analysis sampling | |
| US20070165211A1 (en) | Semiconductor manufacturing apparatus, semiconductor surface inspection apparatus, and surface inspection method | |
| US6149507A (en) | Wafer polishing apparatus having measurement device and polishing method | |
| JP2016163042A (ja) | 研磨装置 | |
| JP2001196283A (ja) | 半導体製造装置及びその製造方法 | |
| JP2005286102A (ja) | 真空処理装置および真空処理方法 | |
| US6515469B2 (en) | Testing apparatus for semiconductor integrated circuits and a method for managing the same | |
| JPH0241173B2 (ja) | ||
| JP4781505B2 (ja) | 処理装置の自動検査方法および自動復帰方法 | |
| CN110108713A (zh) | 一种表面异物缺陷快速过滤方法及系统 | |
| US6724476B1 (en) | Low defect metrology approach on clean track using integrated metrology | |
| JPH0215647A (ja) | 半導体製造装置 | |
| JPS5831407Y2 (ja) | 電子部品用ハンドリング装置 | |
| KR20190030045A (ko) | 기판처리장치용 기판검사방법 | |
| JP2583250B2 (ja) | 欠陥検査方法 | |
| JPS59195645A (ja) | 露光マスク洗浄装置 | |
| KR100567623B1 (ko) | 반도체 기판 가공 방법 및 반도체 기판 가공 장비 | |
| EP1290726A1 (en) | Semiconductor device inspection system | |
| KR100621622B1 (ko) | 기판 처리 방법 | |
| JPS633156Y2 (ja) | ||
| JP2969822B2 (ja) | 半導体装置の製造管理システム |