JPH0241215B2 - - Google Patents

Info

Publication number
JPH0241215B2
JPH0241215B2 JP20964885A JP20964885A JPH0241215B2 JP H0241215 B2 JPH0241215 B2 JP H0241215B2 JP 20964885 A JP20964885 A JP 20964885A JP 20964885 A JP20964885 A JP 20964885A JP H0241215 B2 JPH0241215 B2 JP H0241215B2
Authority
JP
Japan
Prior art keywords
code
value
input signal
digital integrator
sign
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP20964885A
Other languages
English (en)
Other versions
JPS6269729A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP20964885A priority Critical patent/JPS6269729A/ja
Publication of JPS6269729A publication Critical patent/JPS6269729A/ja
Publication of JPH0241215B2 publication Critical patent/JPH0241215B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はデイジタル伝送装置等で伝送路符号誤
りを監視するために受信部に設けられる符号誤り
検出回路、さらに詳しくいえばmBnB符号を使用
したデイジタル伝送装置において、符号列の直流
分の和(Running Digital Sum、以下「RDS」
と略す)をカウントし、この値が入力信号の符号
列の構成によつて定められる範囲内にあるか否か
を検出することにより入力信号の符号誤りを検出
する符号誤り検出回路に関する。
(従来の技術) まず、mBnB符号について説明する。この符号
は情報mビツトとこれに続く1ビツトの合計nビ
ツトの符号であつて符号「1」と符号「0」が同
程度の割合で出現し、符号「1」が極端に多く継
続したり符号「0」が極端に多く継続したりする
ことのないように構成された符号である。
例えば5B6B符号の場合、5ビツトで表現され
る情報は25通りの組合せとなるが、この情報の倍
の情報すなわち25×2=26の情報を送ることがで
きる6ビツトに変換する。その際「0」または
「1」が連続するような符号列は使用しないよう
にする。これにより未使用符号列には「0」また
は「1」が連続するものが含まれるが、送るべき
情報は「0」または「1」が同程度に出現する符
号列で表現することができる。
したがつてmBnB符号を使用したデイジタル装
置では符号「1」を+1とし、符号「0」を−1
としてRDSを求めたとき、この値は一定の範囲、
例えば5B6B符号では−3〜+3の範囲内に入る
ことになる。この範囲外になつたときは入力信号
の符号誤りであると判断できる。
従来はこの種の符号誤り検出回路としては入力
信号をnビツト展開し、nビツト毎のワード同期
をとつた後、ワード単位でバイオレーシヨン(符
号則違反)を検出する方式が採用されている。
(発明が解決しようとする問題点) しかし、この方式を採用する回路は入力信号を
nビツトに展開する部分、ワード同期をとる部
分、ワード単位でバイオレーシヨンを検出する部
分が必要となるので、回路規模が大きくなり構成
が複雑になるという欠点がある。
本発明の目的は上記欠点を解決するもので、回
路規模の小さい、構成の簡単なmBnB符号の符号
誤り検出回路を提供することにある。
(問題点を解決するための手段) 前記目的を達成するために本発明による符号誤
り検出回路は伝送路符号にmBnB符号を用いたデ
イジタル伝送装置の受信部に設けられ、入力信号
の符号列の積分値を求め、入力信号の積分値が符
号列の構成によつて定められる正常値の範囲内に
あるか否かを判定して受信した入力信号の符号誤
りを検出する符号誤り検出回路において、入力信
号をデイジタル積分するデイジタル積分器と、前
記デイジタル積分器出力が正常値の範囲外である
とき、mBnB符号の符号則違反としてエラーを出
力するバイオレーシヨン検出器と、前記デイジタ
ル積分器出力が正常範囲内の最大値より大きくな
つた場合、入力信号の符号が1のときは前記最大
値に、入力信号の符号が0のときは前記最大値よ
り−1少ない値に、前記デイジタル積分器出力が
正常範囲内の最小値より少さくなつた場合、入力
信号の符号が0のときは前記最小値に、入力信号
の符号が1のときは前記最小値より+1大きい値
に、デイジタル積分器のクランプ値を設定するク
ランプ値設定器とで構成してある。
(実施例) 以下、図面を参照して本発明をさらに詳しく説
明する。第1図は本発明による符号誤り検出回路
の一実施例を示すブロツク図である。デイジタル
積分器1とバイオレーシヨン検出器2とクランプ
値設定器3よりなる。
デイジタル積分器1は入力信号4の符号列を順
次積分し、入力信号4のRDSを求める。
また、バイオレーシヨン検出器2がエラーパル
ス6を送出したときは積分値をクランプ値設定器
3によつて設定された値に戻す。
バイオレーシヨン検出器2はデイジタル積分器
1で求められたRDS信号5が符号によつて定め
られた範囲内にあるかどうか判断し、範囲外のと
きはエラーパルス6を出力する。
クランプ値設定器3は入力信号4の符号とデイ
ジタル積分器1の出力RDS5によりデイジタル
積分器1の積分値を設定するためクランプ値7を
出力する。
クランプ値設定器3は以下に説明するmBnB符
号の本質的な特徴にしたがい、2つの入力に対す
るクランプ値を決定する。
mBnB符号列のデイジタル積分値は正常範囲内
を連続的に動いている。
デイジタル積分器1の値が正常範囲の最大境界
値を越えた場合、この値が本来的に正常範囲内に
あるべきとするならばデイジタル積分器1の値を
大きくするような符号が入力されているときは最
大境界値となるべきである。これは、このときの
符号列はエラーとなつているが、エラーが発生し
なかつた場合正常範囲内では最大境界値となつて
いる可能性が大だからである。また、デイジタル
積分器1の値を小さくするような符号が入力され
ているときは最大境界値より1つ少ない値になつ
ているべきであると考えられる。
同様にデイジタル積分器1の値が正常範囲の最
小境界値を越えた場合、この値が本来的に正常範
囲内にあるべきとするならばデイジタル積分器1
の値を小さくするような符号が入力されていると
きは最小境界値となるべきである。また、デイジ
タル積分器1の値を大きくするような符号が入力
されているときは最小境界値より1つ少ない値に
なつているべきであると考えられる。
クランプ値設定器3はこのような入出力の関係
を満足するような構成となつている。
第2図は入力信号4が5B6B符号の場合のクラ
ンプ値設定器3のクランプ値信号7の例を示して
いる。
5B6B符号において、符号「1」を+1とし、
符号「0」を−1としてRDSを求めたとき、
RDSは−3〜+3の範囲内にある。したがつて
RDSが+4または−4となつたとき、バイオレ
ーシヨン検出器2はバイオレーシヨンと判断し、
エラーパルス6を送出する。このときデイジタル
積分器1の積分値をそのままにしておくと正常な
符号誤り検出ができなくなる。
クランプ値設定器3において、デイジタル積分
器1のRDS5出力と入力信号4の符号によつて
デイジタル積分器1の積分値をRDS=+4で入
力信号4の符号が「1」のときは+3に、「0」
のときは+2に設定し、RDS=−4で入力信号
4の符号が「1」のときは−2に、「0」のとき
は−3に設定する。
9B10B符号の場合はデイジタル積分器の出力
が+5〜−5が正常範囲となるが、この場合のク
ランプ値設定器の出力も上記と同様に決定され
る。
(発明の効果) 以上、詳しく説明したように本発明による符号
誤り検出回路は入力信号を積分するデイジタル積
分器、デイジタル積分器出力より符号のバイオレ
ーシヨンを検出するバイオレーシヨン検出器およ
び入力信号の符号とデイジタル積分器出力により
デイジタル積分器の積分値を設定するクランプ値
設定器により構成されるので回路規模が小さくて
構成が簡単になるという効果がある。
【図面の簡単な説明】
第1図は本発明による符号誤り検出回路の一実
施例を示すブロツク図、第2図は入力信号が
5B6B符号の場合のクランプ値設定器の入出力の
関係を示す図である。 1……デイジタル積分器、2……バイオレーシ
ヨン(符号則誤り)検出器、3……クランプ値設
定器、4……入力信号、5……RDS信号、6…
…エラーパルス、7……クランプ値信号。

Claims (1)

    【特許請求の範囲】
  1. 1 伝送路符号にmBnB符号を用いたデイジタル
    伝送装置の受信部に設けられ、入力信号の符号列
    の積分値を求め、入力信号の積分値が符号列の構
    成によつて定わられる正常値の範囲内にあるか否
    かを判定して受信した入力信号の符号誤りを検出
    する符号誤り検出回路において、入力信号をデイ
    ジタル積分するデイジタル積分器と、前記デイジ
    タル積分器出力が正常値の範囲外であるとき、
    mBnB符号の符号則違反としてエラーを出力する
    バイオレーシヨン検出器と、前記デイジタル積分
    器出力が正常範囲内の最大値より大きくなつた場
    合、入力信号の符号が1のときは前記最大値に、
    入力信号の符号が0のときは前記最大値より−1
    少ない値に、前記デイジタル積分器出力が正常範
    囲内の最小値より小さくなつた場合、入力信号の
    符号が0のときは前記最小値に、入力信号の符号
    が1のときは前記最小値より+1大きい値に、デ
    イジタル積分器のクランプ値を設定するクランプ
    値設定器とで構成したことを特徴とする符号誤り
    検出回路。
JP20964885A 1985-09-20 1985-09-20 符号誤り検出回路 Granted JPS6269729A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20964885A JPS6269729A (ja) 1985-09-20 1985-09-20 符号誤り検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20964885A JPS6269729A (ja) 1985-09-20 1985-09-20 符号誤り検出回路

Publications (2)

Publication Number Publication Date
JPS6269729A JPS6269729A (ja) 1987-03-31
JPH0241215B2 true JPH0241215B2 (ja) 1990-09-17

Family

ID=16576277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20964885A Granted JPS6269729A (ja) 1985-09-20 1985-09-20 符号誤り検出回路

Country Status (1)

Country Link
JP (1) JPS6269729A (ja)

Also Published As

Publication number Publication date
JPS6269729A (ja) 1987-03-31

Similar Documents

Publication Publication Date Title
US5134632A (en) Decoding binary-coded transmissions
EP0831616A3 (en) Frame synchronization circuit and communications system
US5148453A (en) Parallel sync detection
JPS5577260A (en) Error detection system of digital communication unit
JPH0241215B2 (ja)
JP2611770B2 (ja) 誤り率検出方式
US4656633A (en) Error concealment system
JPS62281523A (ja) 変調回路
US5504761A (en) Apparatus for detecting error in a communications line
JPS6194428A (ja) エラ−検出回路
JPH0535936B2 (ja)
JPH0518297B2 (ja)
JPS62108623A (ja) 信号断検出方式
JPS61172437A (ja) 符号誤り検出回路
JPH0124386B2 (ja)
JPS5563154A (en) Error detection system for digital communication equipment
JP2626900B2 (ja) ブロック同期方式
JPS58114651A (ja) Fsk復調方式
JPS62145932A (ja) B8zs符号化回路
JPS60144046A (ja) フレ−ム同期回路
JP2616228B2 (ja) 回線品質監視装置
JPH02223244A (ja) エラーカウンタ
JPS62115936A (ja) エラ−レ−ト検出方式
JPH0360248A (ja) Cmi信号の入力断検知回路
JPS57160239A (en) Encoding system