JPH0241513A - 時刻修正システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 遠隔保守センタから通信回線を介して情報処理システム
内の時計回路の時刻を自動修正する時刻修正システムに
関し、 オペレータによる煩雑な操作を必要とせず、且つ、計算
機システムにおいて各時刻によって起動される制御との
連携を乱すことなく時刻の修正を行なうことが可能にす
ることを目的とし、情報処理システムに時刻情報を提供
する時計回路の時刻を修正する時刻修正システムにおい
て、該情報処理システムの保守を行なう保守センタシス
テムにおいては、標準時刻を出力する標準時計と、該標
準時刻を通信回線上に送出する標準時刻送出手段とを備
え、前記情報処理システムにおいては、前記時計回路の
出力と、前記通信回線を介して伝送された標準時刻との
差を検出する時刻比較手段と、前記時刻比較手段の出力
に応じて前記時計回路の時刻を修正する時刻修正回路と
を有してなるように構成する。

〔産業上の利用分野〕

本発明は、遠隔保守センタから通信回線を介して情報処
理システム内の時計回路の時刻を自動修正する時刻修正
システムに関する。

計算機システムの本体装置内には、時刻情報を提供する
時計回路が備えられている。−船釣な計算機システムに
おいては、上記のような時計回路には、月差１秒以内の
精度が要求されている。しかしながら、電源のノイズや
発振回路への供給電圧の変動等によりクロックパルスに
よるタイミングが変動することがあり、このクロックパ
ルスを用いる上記の時計回路にも誤差が生ずる。

そのため、上記の時計回路の時刻の修正が必要となる。

〔従来の技術、および発明が解決しようとする課題〕

従来、各計算機システムが備える時計回路の時刻の修正
は、各計算機システムのオペレータが、適宜、上記の時
刻を監視して、誤差が生じていれば、本体装置のコンソ
ール等から、オペレータが正しいと信じる時刻を人力す
ることにより行なっていた。

しかしながら、従来のオペレータによ４る時刻修正の方
法は、オペレータにとっても煩雑である上、該計算機シ
ステムにおいて各時刻によって起動される制御との連携
がとれなくなる恐れがあるという問題があった。

本発明は上記の問題点に鑑み、なされたもので、オペレ
ータによる煩雑な操作を必要とせず、且つ、計算機シス
テムにおいて各時刻によって起動される制御との連携を
乱すことなく時刻の修正を行なうことが可能な時刻修正
システムを提供することを目的とするものである。

〔課題を解決するための手段〕

第１図は本発明の基本構成図である。本図において、１
は保守センタシステム、２は情報処理システム、１１は
標準時計、１２は標準時刻送出手段、２１は時計回路、
２２は時刻修正回路、そして、２３は時刻比較手段であ
る。

時計回路２１は、情報処理システム２に備えられ、該情
報処理システム２に時刻情報を提供する。

保守センタシステム１は、該情報処理システム２の保守
を行ない、前記情報処理システム２とは、通信回線３に
よって接続されている。

前記保守センタシステム１は、本発明により、標準時計
１１、および、標準時刻送出手段１２を備える。

標準時計１１は標準時刻を出力する。

標準時刻送出手段１２は、上記標準時刻を通信回線３上
に送出する。

また、前記情報処理システム２は、本発明により、時刻
修正回路２２、および、時刻比較手段２３を備える。

時刻比較手段２３は、前記時計回路２１の出力と、前記
通信回線３を介して伝送された標準時刻との差を検出す
る。

時刻修正回路２２は、前記時刻比較手段２３の出力に応
じて前記時計回路２１の時刻を修正する。

さらに、本発明の付加的な構成として、前記時刻修正回
路２２が前記時計回路２１の動作速度を変化させること
により該時計回路２１の時刻を修正するようにする。

〔作　用〕

時計回線２１を備える情報処理システム２と通信回線３
によって接続される保守センタシステム１に備えられた
標準時計１１から出力された標準時刻は、標準時刻送出
手段１２によって通信回線３上に送出される。該標準時
刻は、情報処理システム２に備えられた時刻比較手段２
３にふいて、該情報処理システム２が備える時計回路２
１の出力との差が検出される。

そして、時刻修正回路２２によって、該時刻比較手段２
３の出力に応じて時計回路２１の時刻が修正される。

このように、本発明の時刻修正システムによれば、オペ
レータによる煩雑な操作を必要とすることなく、情報処
理システム内の時計回路の時刻の修正を行なうことがで
きる。

また、時刻の修正が、情報処理システム内のソフトウェ
ア手段を介して行なわれるので、該情報処理システムに
おいて各時刻によって起動される制御との連携も容易と
なる。

上記の連携を確実にする手段として、前記の本発明の付
加的な構成によれば、前記時刻修正回路２２が前記時計
回路２１の動作速度を変化させることにより該時計回路
２１の時刻を修正するようにするので、情報処理システ
ム２に時刻情報を提供する時計回路２１は、上記の修正
を受ける間も時刻情報を連続的に提供するので、情報処
理システムにおいて各時刻によって起動される制御との
連携が乱されることはなくなる。

〔実施例〕

第２図は、本発明の時刻修正システムの実施例の構成図
である。

第２図において、第１図におけると同様に、１は保守セ
ンタシステムで、２は、時刻修正の対象となる時計回路
２１を備える情報処理システムである。そして、上記保
守センタシステム１と上記情報処理システム２とは、各
々のシステムが有するモデム３１および３２を介して通
信回線３０によって接続されている。

保守センタシステム１は、保守ソフトウェアによって制
御されており、また、情報処理システム２においては、
前記の時計回路２１は、システムの監視、システムの電
源の制御、システムのエラーの制御、コンソールの制御
等のシステムの全体的な制御を行なうサービス・プロセ
ッサ（ＳＶＰ）の制御のもとにある。

保守センタシステム１においては、第１図の標準時刻送
出手段１２０機能は、上記保守ソフトウェアによって、
特に、該保守ソフトウェアに含まれる制御ソフトウェア
エによって実現される。すなわち、該制御ソフトウェア
Ｉによって、該保守センタシステム１が備える標準時計
１１が出力する標準時刻がモデム３１を介して通信回線
３０上に送出される。前記情報処理システム２において
は、第１図の時刻比較手段２は、前記サービス・プロセ
ッサ（ＳＶＰ）を動作させるＳＶＰソフトウェアに含ま
れる制御ソフトウェアＩＩによって実現される。

前記標準時刻は、モデム３２を介して情報処理システム
２に入力され、前記制御ソフトウェアＩＩにおいて、該
情報処理システム２内の時計回路２１の時刻と比較され
、該時計回路２１の時刻が、該標準時刻に対して、どれ
だけ進んでいるか、あるいは、遅れているかが求められ
る。そして、その結果を、後述する信号Ｓ１およびＳ２
として、クロックパルス制御回路２２′に印加する。ク
ロックパルス制御回路２２′は、第１図の時刻修正回路
２２に対応するものである。すなわち、該クロックパル
ス制御回路２２′の出力によって時計回路２１の時刻が
修正される。

さらに、第２図の構成図においては、ファイル・アダプ
タ４１を介してフロッピ・ディスク４２が設けられてい
る。このフロッピ・ディスク４２は、上記制御ソフトウ
ェアＩＩの制御によって時計回路２１の時刻を修正した
ときに、必要に応じて該修正の開始時刻および終了時刻
を記憶するためのものである。

第４図は、上記の情報処理システム内の制御ソフトウェ
アＩＩによる処理の手順を示すものである。

まず、ステップ４０１において、前記モデム３２を介し
て保守センタシステム１からの標準時刻情報を受は取っ
たＳＶＰソフトウェアは、制御ソフトウェアＩＩを起動
する。制御ソフトウェアＩＩは、ステップ４０２におい
て初期化を行なった後、該標準時刻を基準とする正確な
時刻を維持するために、ステップ４０３において、該ソ
フトウェア内部で時計（時刻テーブル）を作成し、該時
計（時刻テーブル）に上記標準時刻をセットして、ソフ
トウェアのループ等を用いて以後の処理の間、１秒毎に
該時計（時刻テーブル）を更新する。

そして、ステップ４０４において、時計回路２１の時刻
と、上記の制御ソフトウェアＩＩ内部で維持している標
準時刻を基準とする正確な時刻との比較を行なう。ステ
ップ４０５において、上記の比較の結果、誤差がないと
判断されると、ステップ４１５に進み、前記の時計（時
刻テーブル）の処理を終了し、ステップ４１６にて全処
理を終了する。

ステップ４０５において、前記の比較の結果、誤差があ
ると判断されると、ステップ４０６にて、該誤差が計算
される。そして、ステップ４０７において、計算された
誤差が許容範囲内であるか否かが判定される。もし、許
容範囲内であれば、ステップ４１３に進み、修正処理の
終了時刻をフロッピ・ディスクに格納すべきか否かを判
定し、格納する必要がないと判定されると、ステップ４
１５に進み、前記の時計（時刻テーブル）の処理を終了
し、ステップ４１６にて全処理を終了する。

ステップ４１３において、修正処理の終了時刻をフロッ
ピ・ディスクに格納すべきであると判定されると、ステ
ップ４１４において該修正処理の終了時刻をフロッピ・
ディスク４２に格納して、ステップ４１５に進み、前記
の時計（時刻テーブル）の処理を終了し、ステップ４１
６にて全処理を終了する。

前記ステップ４０７において、時計回路２１の時刻の、
前記の制御ソフトウェアＩＩ内部で維持している標準時
刻を基準とする正確な時刻に対する誤差が、許容範囲を
超えると判定されると、ステップ４０８および４０９に
おいて修正処理の開始時刻をフロッピ・ディスク４２に
格納して、ステップ４１０に進む。

ステップ４１０においては、上記の誤差が、時計回路２
１の進みであるか、遅れであるかを判定し、進みである
ならば、ステップ４１１において該進み時間だけ、時計
遅れ信号Ｓ１を“１”、時計進み信号Ｓ２を“０”とす
る。また、ステップ４１０において遅れと判定されたと
きには、ステップ４１２において、該遅れの時間だけ、
上記時計遅れ信号Ｓ１を“０”、時計進み信号Ｓ２を“
１”とする。これらの時計遅れ信号Ｓ１、および時計進
み信号Ｓ２は、第３図を参照して後述する、第２図のク
ロックパルス制御回路２２′に印加され、このクロック
パルス制御回路２２′の作用により、時計回路２１の時
刻が修正される。

上記のステップ４１１またはステップ４１２の処理の後
、再び、ステップ４０４に戻って、時刻の修正が正しく
行なわれたか否かが確認される。

ここで、第２図のクロックパルス制御回路２２′につい
て、第３図を参照しつつ、説明する。

第３図に示されるように、第２図のクロックパルス回路
は、制御信号判定部２７、通常時クロックパルス制御部
２４、クロックパルス半減制御部２５、および進みクロ
ックパルス制御部２６からなる。

前記制御ソフトウェアＩＩから出力される時計遅れ信号
Ｓ１、および時計進み信号Ｓ２は、（３１，３２）＝　
（１，０）に対して出力を“１”とするＡＮＤ回路２７
−１、および（３１，３２）＝（０，１）に対して出力
を“１”とするＡＮＤ回路２７−２からなる前記制御信
号判定部２７と、前記通常時クロックパルス制御部２４
０入力段に設けられ、（ＳＬ、３２）＝　（１，１）ま
たは（３１，３２）＝　（０，０）に対して出力を“１
″とするＥＸ−ＮＯＲ回路２４−１とに、並行して印加
される。

上記通常時クロックパルス制御部２４の出力段ニハ、上
記ＥＸ−ＮＯＲ回路２４−１の出力と、通常、時計回路
２１を動作させるクロックパルスＣ１とを人力とするＡ
ＮＤ回路２４−２が設けられ、前記（３１，５２）＝　
（１，１）または（３１，３２）＝　（０，０）の場合
には、上記クロックパルスＣ１が、時計回路２１を動作
させるクロックパルスとなる該クロックパルス制御回路
２２′の出力信号Ｃ３として出力される、すなわち、上
記の場合には、時計回路２１には、通常、該時計回路２
１を動作させるクロックパルスＣ１が印加され、該時計
回路２１の時刻の修正は行なわれない。

前記制御信号判定部２７のＡＮＤ回路２７−１の出力は
、クロックパルス半減制御部２５のＡＮＤ回路２５−２
の一方の入力端子に印加される。

該ＡＮＤ回路２５−２の他方の入力端子には、前記クロ
ックパルスＣ１を２進カウンタ２５−１にて１／２分周
したクロックパルスが印加されている。これにより、（
Ｓｔ、５２）＝　（１，０）のときには、上記ＡＮＤ回
路２５−２からは、上記のクロックパルスＣ１を２進カ
ウンタ２５−１にて１／２分周したクロックパルスが出
力され、これが該クロックパルス制御回路２２′の出力
信号Ｃ３として、時計回路２１を動作させるクロックパ
ルスとなる。したがって、このクロックパルスＣ１を１
／２分周したクロックパルスが印加される間、時計回路
２１は通常の１／２の速さで進み、進みが修正される。

前記制御信号判定部２７のＡＮＤ回路２７−２の出力は
、進みクロック制御部２６を構成するＡＮＤ回路の一方
の入力端子に印加される。該ＡＮＤ回路の他方の入力端
子には、前記クロックパルスＣ１の２倍の周波数を有す
るクロックパルスＣ２が印加されている。これにより、
（Ｓｌ。

３２）＝　（０，１）のときには、上記進みクロック制
御部２６からは、上記のクロックパルスＣ２が出力され
、これが該クロックパルス制御回路・２２′の出力信号
Ｃ３として、時計回路２１を動作させるクロックパルス
となる。したがって、このクロックパルスＣ２が印加さ
れる間、時計回路２１は通常の２倍の速さで進み、遅れ
が修正される。

以上説明したように、本発明の時刻修正システムによれ
ば、時刻が自動的に修正されるので、オペレータによる
煩雑な操作の必要がなくなり、保守の効率が向上する。

また、上述の本発明の実施例によれば、クロックパルス
制御回路の付加により、情報処理システムに時刻情報を
出力している時計回路の進みの速さを速くしたり遅くし
たりして該時計回路の時刻の修正を行なうので、該情報
処理システムにおける、該時刻情報に基づく制御との連
携の乱れがない。

さらに、上述の実施例によれば、第４図に示されるよう
に、情報処理システムの制御ソフトウェアは、時計回路
の時刻の標準時刻に対する誤差が許容誤差範囲になるま
で処理を続けるので、信頼制御の高い時計が得られる。

加えて、第２図および第４図に示されたように、本発明
の実施例によれば、時計回路の時刻の修正の開始時刻お
よび終了時刻を記録しておくことができるので、障害の
原因究明のためのデータとして有効である。

〔発明の効果〕

本発明の時刻修正システムによれば、オペレータによる
煩雑な操作を必要とせず、且つ、計算機システムにおい
て各時刻によって起動される制御との連携を乱すことな
く時刻の修正を行なうことができる。

【図面の簡単な説明】

第１図は本発明の基本構成図、 第２図は、本発明の時刻修正システムの実施例の構成図
、 第３図は、第２図のクロックパルス制御回路の構成図、
そして 第４図は、本発明の実施例における情報処理システムで
の処理の手順を示す図である。 〔符号の説明〕 １・・・保守センタシステム、 ２・・・情報処理システム、 １１・・・標準時計、 １２・・・標準時刻送出手段、 ２１・・・時計回路、 ２２・・・時刻修正回路、 ２３・・・時刻比較手段、 ２４・・・通常時クロックパルス制御部、２５・・・ク
ロックパルス半減制御部、２６・・・進みクロックパル
ス制御部、２７・・・制御信号判定部。

Claims (1)

1. 【特許請求の範囲】 １、情報処理システム（２）に時刻情報を提供する時計
   回路（２１）の時刻を修正する時刻修正システムにおい
   て、 該情報処理システム（２）の保守を行なう保守センタシ
   ステム（１）においては、標準時刻を出力する標準時計
   （１１）と、該標準時刻を通信回線（３）上に送出する
   標準時刻送出手段（１２）とを備え、 前記情報処理システム（２）においては、前記時計回路
   （２１）の出力と、前記通信回線（３）を介して伝送さ
   れた標準時刻との差を検出する時刻比較手段（２３）と
   、前記時刻比較手段（２２）の出力に応じて前記時計回
   路（２１）の時刻を修正する時刻修正回路（２２）とを
   有してなることを特徴とする時刻修正システム。 ２、前記時刻修正回路（２２）は、前記時計回路（２１
   ）の動作速度を変化させることにより、該時計回路（２
   １）の時刻を修正する請求項１記載の時刻修正システム
   。