JPS6019869B2 - フアクシミリ装置の位相校正方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、独立同期方式によるファクシミリ受信装置に
おける位相位置校正方式に関するものである。

一般に、ファクシミリ装置においては位相整合が必要と
なり、通常これを電送開始時に行う。

送信側、受信側ともに商用電源の周波数に同期させて走
査を行う電源同期方式の場合には、電送開始時に位相整
合をとれば電送中に位相位置のずれは生じない。しかし
、独立同期方式では、送信側、受信側夫々の水晶振動子
の発振周波数の偏差により、受信画にびずみを生じる。
電送終了時の位相位置のずれ量６（肋）は‘１｝式で与
えられる。６＝ａ．ｂ．Ｆ・学■ ‘１） 章子実査蔓零麗査を夕ぎ入ｂｆ≦善書義貞袈裟（ＨＺ）
、及び△ｆｓ；送受間の同期周波数のずれ（ＨＺ）であ
る。

一例として、４〆ノ肌の走査線密度でＢ５版大原稿（ａ
＝１８２側、ｂ＝２５７側を送った場合、最悪△ｆｓ／
ｆｓ＝１×１０‐５として、ずれの量６を求めると、６
＝約１．劫肋となる。

一遍ずつ送る場合は、電送開始毎に位相整合を行うので
、通常問題はないが、途中位相整合を行わずに原稿を運
送する場合は、蓮送枚数に比例して位相位置のずれが大
きくなる。例えば第１図に示す如く、そｏの範囲では有
効画面内に位相信号が記録される結果となる。従って、
独立同期方式において、原稿毎に位相整合を行わずに運
送する場合には、電送中何らかの方法により位相信号位
層を直す必要がある。従来、最も一般的には、電送中に
、全て白画素より成るライン、即ち白ラインが続いたこ
とを確認した後、位相の再整合を行うことにより、位相
のずれを一挙に補正する方式等が用いられている。第２
図は、第１図に上記方式を適用した場合の説明図であり
、夕，，〆２，……〆５の夫々の期間において白ライン
が一定量以上続いたことを確認して位相の再整合を行っ
ている。この従釆方式は、幾つかの欠点を含んでいる。
即ち、画面に幅走査方向直線上に載る不連続線が存在す
る時、不連続線の切れ目で位相ずれを一挙に直すことに
なるが、第２図の〆ｂに示す如く、ギャップを生じ受信
画は不自然な印象を与える。また、画面上白ラインの連
続がない場合は、位相位置は直される機会がなく運送さ
れ、次第に位相ずれがきくなる結果を招く。さらに、白
ラインの連続を確認した場合、次のラインを記録する以
前位相ずれの補正を一挙に行う為、雑音等の影響により
、かえって位相整合不良を起こす恐れもある。本発明で
は、白ライン連続の確認等は行わず、例えばーラィン毎
に、位相信号位置を確認し、もし、ずれの判定がされた
場合は、受信側の主走査のタイミングを決定する繰返し
発生するパルスのタイミングを受信位相信号に応じて制
御することによって、位相位置を徐々に、即ち規定以上
のジャダが生じない範囲において直すことにより、上記
諸欠点を解決した位相位置校正方式を提供するものであ
る。

本発明によれば、独立同期式ファクシミリ受信装置にお
いて、送信側から送出される位相信号に対して位相を確
立する位相整合手段と、所定の繰返し周期で発生する第
１のパルス及び前記第１のパルスより高速で所定繰返し
周期で発生する第２のパルスを発生するパルス発生回路
と、前記第１のパルスおよび前記第２のパルスを選択す
るゲ−ト回路と、前記ゲート回路の出力パルスを計数す
るカゥンタと、前記カウント数が所定数に達した時に前
記位相信号に対する監視パルス信号を所定期間発生する
手段と、前記位相信‐号と前記監視パルスを比較して位
相信号の進み遅れを判定し、前記位相進みが判定された
ときは、前記第１のパルスに代えて前記第２のパルスを
一定期間選択し、前記位相の遅れが判定されたときは、
前記第１および第２のパルスの通過を前記一定期間禁止
する前記ゲート回路に供給する制御信号発生する判別手
段とを含み、前記ゲート回路の出力パルスをもとに主走
査し、前記カウンタの計数値が所定値に達するたびに次
走査線を記録するように制御するファクシミリ装置の位
相校正方式が得られる。したがって、独立同期方式にお
ける水晶発振器の周波数確度については、一般に使用さ
れている高確度の発振器は不必要となり、低価格の水晶
発振器の使用が可能となる。また、周知の一位相補正方
式のごとく、送信側のクロック周波数を受信側のクロッ
ク周波数より若干高く（あるいは低く）設定するなどの
制約事項がないので、システムの構成も容易となる等の
大きな利点もある。以下、図面により本発明の一実施例
として、所定の繰返し周期で発生する第１のパルスにク
ロックパルスのｎ倍の繰返し周波数をもつ高次パルスを
、また第２のパルスとしてクロックパルスか倍の繰返し
周波数をもつ高次パルスをそれぞれ使用し、位相信号位
置を１ライン毎に調べ、位相の進みが判定された場合は
、高次パルスを１ラインにｍ発増し、また位相の遅れが
判定された場合は、高次パルスを１ラインにｍ発減ずる
ことにより、徐々に位相を補正する方式について詳細に
説明する。

第３図は、本発明による位相校正方式のブロック図であ
る。図において、２値化された画信号は波形整形回路１
へ入力され、雑音時による細いパルスが取除かれて位相
信号ａが得られる。位相整合回路２は、最も一般的に用
いられている回路と同じく、電送開始時に、送信側と受
信側の位相位置を揃える役目を持ち、位相整合完了時に
、位相ずれ判定回路９へ動作開始指示を与える。一方、
クロックパルス分周系については、先ず水晶発振器３の
出力を、第１分周回路４へ入力して分周しその出力周波
数をクロックパルスｆｏのｎ塔の周波数とする。クロツ
クパルスｆｏに対する高次パルスｎｆｏを、位相校正の
為の制御ゲート５を介して、第２分周回路６へ入力し、
１／ｎ分周し、クロツクパルスｆｏを得て、ラインカゥ
ン夕７へ入力する。監視パルス発生回路８は、ラインカ
ウンタの出力パルスを用いて、位相位置の監視パルスｂ
、及び監視期間を指定するパルスｃ、を１ラインにつき
１パルスを発生する。位相ずれ判定回路９は、監視期間
内において、位相信号ａと監視パルスｂの位置関係を比
較し、現在の位相位置が正常か、或は進みか遅れかを判
定した結果、その出力信号ｄで高次パルス制御ゲート５
を制御し、位相が進んでいる場合は高次パルスを１ライ
ンｍ発増し、位相が遅れている場合は高次パルスを１ラ
インにｍ発減ずることを行い帰還ループを形成する。位
相ずれ判定回路９に入力するａ〜ｃの各パルスは、第６
図に示す如く、１ラインにつき１パルス生ずる。

第５図は位相ずれ判定回路９の具体例を示す論理回路で
あり信号ｄは第５図に示す位相ずれ判定回路９の出力パ
ルスであり、位相ずれの判定パルスとなる。位相があっ
ているとき、位相進みのとき、位相遅れのときの各パル
スａ，ｂ，ｃ，ｄの関係は第４−１図〜第４−３図に示
す。これら図面に従って位相ずれの判定方法について述
べる。第４−１図は送受間の位相位置が揃っている状態
を示しており、監視パルスｂは、位相信号ａの“Ｈ”（
Ｈｉ鮒）レベル期間内に納まっているので、判定パルス
ｄは、イ，口夫々の位置にパルスを生ずる。パルスイは
監視期間の前半、即ちＴ＾の期間に在り、またパルスロ
は監視期間の後半、即ちＴＤの期間に在る。第４−１図
の如く、Ｔ＾，Ｔｏの両期間にパルスが存在する場合に
ついては、位相位置は校正の必要がないと判定する。し
たがってこの場合には、制御ゲート５は通常の動作を行
う。第４−２図は、入力信号の位相位置が進んだ場合を
示しており、信号ｄは、監視期間の前半Ｔ＾にパルスハ
を生ずる。即ち、信号ｄのパルスが、Ｔへの期間に存在
し、かつＴｏの期間に存在しない場合は位相が進んでい
ると判定し、クロツクパルスの狐倍の周波数の高次パル
スを１ラインにｍ発増加する。Ｔｏの期間以外はクロツ
クパルスのｎ倍の周波数の高次パルスを出力する。この
結果、位相信号は相対的にクロツクパルス周期のｍ／ｎ
だけ遅れる方向へ移動する。第４−３図は、位相位置が
遅れた場合を示しており、信号ｄは監視期間の後半Ｔ。

にパルスニを生ずる。即ち、信号ｄのパルスがＴ＾の期
間に存在せず、かつＴｏの期間に存在する場合は位相が
遅れていると判定し、高次パルスを１ラインにｍ発減少
する。この結果、位相信号は相対的にクロックパルス周
期のｍ′ｎだけ進む方向へ移動する。尚、第４一２図の
１、４−３図の２の期間において画信号、雑音等による
パルスが生じた場合は、監視期間の前半、後半則ち、Ｔ
＾，Ｔｏの両期間に、信号ｄはパルスを持つことになり
、第４−１図と同じ状態となる故に、位相校正は行われ
ないこととなる。しかし、この問題は、送信装置におい
て第６図に示す如く位相信号近傍にプランキング期間を
設けること或は、通常、画信号を波形整形回路４に通し
細いパルスを取除いて位相信号とするが第７図に示すこ
の波形整形回路１の時定数７コＲＣを大きく選択するこ
とにより一定中以下のパルスには応答しないようにして
、第４−２図の１、或は第４−３図の２の期間において
画信号、或は雑音等によるパルスが生じない様にするこ
とにより解決される。次に、位相位置の判定結果に従い
、高次パルスを１ラインにｍ発減少、或は増加すること
により位相位置の制御を行う高次パルス制御ゲート５の
動作を、ｍ＝１の場合ついて、第８一１図〜第８−３図
に沿い説明する。

第８一１図のｅは、クロツクパルスの沙倍の周波数の高
次パルス（第２のパルス）、ｆ，はｎ倍の高次パルス（
第１のパルス）であり、１／２の周波数に分周される一
般的な場合を示している。第８−２図は、位相の進みが
判定された場合の制御方法を示し、高次パルス制御期間
Ｔｃの間だけパルスｆ，をパルスｅに置換することによ
り、＊印を付けたパルスは第８−１図批べ、志（Ｓｅｃ
）だけ進むこと１こなる。但し、ら（ＨＺ）はクロツク
パルス周波数とする。．また、第８−３図は、位相の遅
れが判定された場合の制御方法を示し、高次パルス制御
期間Ｔｃの間だけパルスｆ，と除去することにより、米
印を付けたパルス‘ま第８−剛こ比べて志（Ｓｅｃ）だ
け鰍ることになる。この様に、高次パルスを制御するこ
とにより容易に位相位置を直すことが可能である。次に
、上記制御を行う高次パルス制御ゲート５の一回路例を
第９図に示す。

図中、ＴＡ，Ｔｏは夫々監視期間内の前半、後半を指定
するパルスであり、位相ずれ判定パルスｄがＴ＾期間に
存在する時は、ゲートＧＩ出力により、フリップ・フｏ
ツブＦＦＩをセットする。又、ｄがＴｏ期間内にパルス
を生ずる時は、ゲートＧ２出力により、フリップ・フロ
ップＦＦ２をセットする。この結果、ＦＦＩのみセット
された場合は、単安定マルチパイプレータＯＭＩの出力
期間、即ち、高次パルス制御期間Ｔｃの間、デ−夕・セ
レクトＤＳＩ出力Ｑ＝Ｄ，＝ｅとなり全体として第８一
２図らの信号が触れ、志（Ｓｅｃ）だけ位相位置棚対的
腿れる。又、ＦＦ２のみセットされた場合は、Ｔｃの間
、ＤＳＩ出力Ｑ＝Ｄ２＝ｏとなり全体として第８−３図
もの信号縦地、志（Ｓｅｃ）だけ欄的に位相位置は進む
。一方、ＯＳＩのＡ，８入力がＡェＢの場合は、ＯＳＩ
出力：Ｑ＝Ｄｏ＝○３＝ｆ，となり、位相位置の補正は
行われない。データ・セレクＤＳＩの出力Ｑと入力Ａ，
Ｂとの関係は次の動作表によって表わされる。尚・この
時の位相位繊細量志（Ｓｅｃ）は一走査時間内における
送受間の水晶発振器出力のずれ量に比べて十分大きく、
かつ、ジヤダ（原画で走査線に垂直な直線が受信画で凹
凸のある線）となることをいうが過大とならない様、ジ
ャダ規定値以下に設定する必要がある。

即ち■式で示される。△ｆｓ で×−走査時間＜＜嶺 ＜ジャダ規定値（ｓｅｃ） ここで、篭ま、送受間の水晶発振敵数の偏差を示し、い
まクロツクパルス周波数、また、ｍ，ｎはクロックパル
スのｎ倍の周波数の高次パルスを１ラインにｍパルス増
減することを示す。

以上の説明に関しては、位相位置を１ライン毎に監視し
、位相ずれが判定された場合、クロックパルスのｎ倍の
周波数を持つ高次パルスを１ラインにｍ発増加、或は減
少することにより、位相位置を補正したが、この方法は
、以下の一般的な方法の一例例と者ることができる。即
ち、一般的には位相位置をＫライン毎に監視し、位相の
進みが判定された場合、クロツク周波数のｎ，倍の周波
数を持つ高次パルスを１ラインにｍ，発増し、また位相
の遅れが判定された場合、クロック周波数の山倍の周波
数を持つ高次パルスを１ラインにｍ２発減少することに
より位相位置を補正する方法である。これを一般的に表
示すると■，‘４｝式で表わされる。等×Ｋライン走査
時間くくｎ誌 ＜ジャダ規定値（ｓｅｃ） ・・・・・・｛
３１葦ＸＫライン走査時聞くくｎ書＜ジャダ規定値（ｓ
ｅｃ） ・・・・・・｛４１従って、上記諸
パラメータ、Ｋ，ｎ・’ｎ２’ｍ・及びｍ２を‘３’式
、及び‘４｝式の条件を満足する範囲内において、設計
する上で、装置に適合し易い値に選択して適用するのが
良い。

以上、述べた如く、本発明においては、ラクロックパル
スを用いて主走査を行う独立同期式ファクシミリ受信装
置の既存の回路、即ち、クロツクパルス分周系統、及び
位相整合回路に加えて、監視パルス発生回路、位相ずれ
判定回路、及び第１および第２のパルスを選択するゲー
ト回路、等の極めて簡易な回路を付加することにより、
白ラインの連続数等をカウントすることなく、位相信号
位置を監視することによりゲート回路を制御し、逐次位
相位置を補正する効果がある。

【図面の簡単な説明】

第１図は、独立周期方式において途中位相再整合するこ
となく運送した場合の受信例を示す図、第２図は第１図
に従来の位相校正方式を適用した場合の受信例を示す図
、第３図は本発明による位相校正回路を備えた受信装置
のブロック図、第４一１図〜第４−３図は、本発明によ
る位相ずれ判定方法の説明図、第５図は位相ずれ判定に
用いるパルスを作成する回路図、第６図は位相信号近傍
にプランキング期間を設けることの説明図、第７図は最
も一般的な、画信号から位相信号を得る場合の波形整形
回路図、第８−１図〜第８−３図は、本発明による高次
パルス制御方法の一例を説明する為のタイムチャート、
第９図は高次パルス制御方法の一実施例を示す回路図で
ある。 １・・・・・・波形整形回路、２・・・・・・位相整合
回路、３・・・・・・水晶発振器、４・・・・・・第１
分周回路、５・・・・・・高次パルス制御ゲート、６・
…・・第２分周回路、７・・・．・・ラインカゥンタ、
８・・…・監視パルス発生回路、９・・・・・・位相ず
れ判定回路、ａ・・・・・・位相信号、ｂ・・・監視パ
ルス、ｃ・・・・・・監視期間指定パルス、ｄ・・・…
位相ずれ判定パルス、ｅ・・・・・・クロック周波数の
加倍の高次パルス、ｆ．・・・・・・クロック周波数の
ｎ倍の高次パルス、Ｇ，〜Ｇ４・・・…ＡＮＤゲート、
ＦＦ１，ＦＦ２……フリツプフロップ回路、ＯＭＩ…・
・・単安定マルチパイプレータ、ＤＳ１・・・・・・デ
ータ・セレクタ。 袴７８ 努Ｊ図 猪ら図 溝７図 第８‐′図 袴８‐？図 ′発 ８．Ｊ 図 図 鯛 ８ ｈ 処 洛々‐／図 努４‐２図 群 ４ ‐了 円 鰐ヲ図

Claims (1)

【特許請求の範囲】
1. １ 独立同期式フアクシミリ受信装置において、送信側
   から送出される位相信号に対して位相を確立する位相整
   合手段と、所定の繰返し周期で発生する第１のパルス及
   び前記第１のパルスより高速で所定繰返し周期で発生す
   る第２のパルスを発生するパルス発生回路と、前記第１
   のパルスおよび前記第２のパルスを選択するゲート回路
   と、前記ゲート回路の出力パルスを計数するカウンタと
   、前記カウント数が所定数に達した時に前記位相信号に
   対する監視パルス信号を所定期間発生する手段と、前記
   位相信号と前記監視パルスとを比較して位相信号の進み
   遅れを判定し、前記位相進みが判定されたときは、前記
   第１のパルスに代えて前記第２のパルスを一定期間選択
   し、前記位相の遅れが判定されたときは前記第１および
   第２のパルスの通過を前記一定期間禁止する前記ゲート
   回路に供給する制御信号を発生する判別手段とを含み、
   前記ゲート回路の出力パルスをもとに主走査し、前記カ
   ウンタの計数値が所定値に達するたびに次走査線を記録
   するように制御するフアクシミリ装置の位相校正方式。