JPH0241902B2 - - Google Patents
Info
- Publication number
- JPH0241902B2 JPH0241902B2 JP58146262A JP14626283A JPH0241902B2 JP H0241902 B2 JPH0241902 B2 JP H0241902B2 JP 58146262 A JP58146262 A JP 58146262A JP 14626283 A JP14626283 A JP 14626283A JP H0241902 B2 JPH0241902 B2 JP H0241902B2
- Authority
- JP
- Japan
- Prior art keywords
- schottky diode
- bipolar transistor
- silicide
- schottky
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
- H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
- H10D84/617—Combinations of vertical BJTs and only diodes
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、バイポーラ素子を有し、その場合金
属導体配線面から、回路の拡散された能動領域へ
の接触が、付加的に作成された導体配線によつて
行われるような半導体集積回路に関する。本発明
は、そのほか少なくとも一つのバイポーラトラン
ジスタと少なくとも二つのシヨツトキーダイオー
ドを有し、その場合両シヨツトキーダイオードは
半導体結晶の表面の同じ導電型を示す場所に互に
並んで、第一のシヨツトキーダイオードが第二の
シヨツトキーダイオードより低い閾値電圧を有す
るように形成された半導体集積回路に関する。
属導体配線面から、回路の拡散された能動領域へ
の接触が、付加的に作成された導体配線によつて
行われるような半導体集積回路に関する。本発明
は、そのほか少なくとも一つのバイポーラトラン
ジスタと少なくとも二つのシヨツトキーダイオー
ドを有し、その場合両シヨツトキーダイオードは
半導体結晶の表面の同じ導電型を示す場所に互に
並んで、第一のシヨツトキーダイオードが第二の
シヨツトキーダイオードより低い閾値電圧を有す
るように形成された半導体集積回路に関する。
バイポーラトランジスタの可能な最小寸法は、
金属導体配線面からエミツタおよびコレクた領域
への接触もベース領域への接触も同様に作成され
なければならないから、比較的粗いメタライジン
グ用スクリーンによつて定まる。
金属導体配線面からエミツタおよびコレクた領域
への接触もベース領域への接触も同様に作成され
なければならないから、比較的粗いメタライジン
グ用スクリーンによつて定まる。
配線の問題を、例えばアイ・イー・イー・イ
ー・トランスアクシヨン、電子部品（IEEE
Trans.Electron Devices）ED−27巻、第８号
（1980年８月）、1379ないし1384ページのタング
（D.D.Tang）ほかの論文に記載されているよう
に多結晶シリコン配線によつて、あるいはアイ・
イー・イー・イー・トランスアクシヨン、電子部
品（IEEE Trans.Electron Devices）ED−27巻、
第８号（1980年８月）、1385ないし1389ページの
佐々木（Y.Sasaki）の論文に記載されているよ
うに珪化モリブデン配線によつて解くための多く
の研究が存在する。多結晶シリコン配線はしかし
比較的高抵抗でその結果高い直列抵抗が生ずる。
この処置の場合n+およびp+ドーピングが互いに
拡散するのでエミツタは通常多結晶から拡散され
るから、そのほかに高いエミツタ・ベース容量が
生じ、それによつて制限周波数が害される。佐々
木の論文に公開された珪化モリブデンからなる配
線の適用は、確かに多結晶シリコン配線にくらべ
て配線抵抗を著しく減ずる。しかしこの種の配線
作成方法は非常にマスクに費用がかかる。
ー・トランスアクシヨン、電子部品（IEEE
Trans.Electron Devices）ED−27巻、第８号
（1980年８月）、1379ないし1384ページのタング
（D.D.Tang）ほかの論文に記載されているよう
に多結晶シリコン配線によつて、あるいはアイ・
イー・イー・イー・トランスアクシヨン、電子部
品（IEEE Trans.Electron Devices）ED−27巻、
第８号（1980年８月）、1385ないし1389ページの
佐々木（Y.Sasaki）の論文に記載されているよ
うに珪化モリブデン配線によつて解くための多く
の研究が存在する。多結晶シリコン配線はしかし
比較的高抵抗でその結果高い直列抵抗が生ずる。
この処置の場合n+およびp+ドーピングが互いに
拡散するのでエミツタは通常多結晶から拡散され
るから、そのほかに高いエミツタ・ベース容量が
生じ、それによつて制限周波数が害される。佐々
木の論文に公開された珪化モリブデンからなる配
線の適用は、確かに多結晶シリコン配線にくらべ
て配線抵抗を著しく減ずる。しかしこの種の配線
作成方法は非常にマスクに費用がかかる。
本発明の目的は、ベース、エミツタおよびコレ
クタ領域の接触および接続がメタライジングン用
スクリーンに無関係であり、それ故比較的少ない
場所を要するだけで従つて高い実装密度が可能で
あるような、バイポーラ素子、特にバイポーラト
ランジスタを有する集積回路を提供することにあ
る。さらにまた拡散領域の層抵抗が低減されなけ
ればならない。
クタ領域の接触および接続がメタライジングン用
スクリーンに無関係であり、それ故比較的少ない
場所を要するだけで従つて高い実装密度が可能で
あるような、バイポーラ素子、特にバイポーラト
ランジスタを有する集積回路を提供することにあ
る。さらにまた拡散領域の層抵抗が低減されなけ
ればならない。
最初に述べた回路の、できるだけ簡単で、マス
クを用いない製造工程での製造方法を提供するこ
とも本発明の目的である。
クを用いない製造工程での製造方法を提供するこ
とも本発明の目的である。
この目的を達成するための本発明は、付加的導
体配線が直接析出させた高融点金属の珪化物から
なることを特徴とする。その際、少なくとも一つ
のバイポーラトランジスタおよび少なくとも二つ
のシヨツトキーダイオードを備え、その場合両シ
ヨツトキーダイオードが半導体結晶の表面の同じ
導電型を示す場所に並んで、第一のシヨツトキー
ダイオードが第二のシヨツトキーダイオードより
低い閾値電圧を有するように形成された半導体集
積回路に対して、バイポーラトランジスタのエミ
ツタおよびコレクタコンタクトならびに第一のシ
ヨツトキーダイオードのコンタクトがタンタル、
タングステン、モリブデンまたはチタンの珪化物
からなり、バイポーラトランジスタのベースコン
タクトならびに第二のシヨツトキーダイオードの
コンタクトがアルミニウムあるいは珪化白金／ア
ルミニウムの積層からなることが本発明の思想の
枠内にある。
体配線が直接析出させた高融点金属の珪化物から
なることを特徴とする。その際、少なくとも一つ
のバイポーラトランジスタおよび少なくとも二つ
のシヨツトキーダイオードを備え、その場合両シ
ヨツトキーダイオードが半導体結晶の表面の同じ
導電型を示す場所に並んで、第一のシヨツトキー
ダイオードが第二のシヨツトキーダイオードより
低い閾値電圧を有するように形成された半導体集
積回路に対して、バイポーラトランジスタのエミ
ツタおよびコレクタコンタクトならびに第一のシ
ヨツトキーダイオードのコンタクトがタンタル、
タングステン、モリブデンまたはチタンの珪化物
からなり、バイポーラトランジスタのベースコン
タクトならびに第二のシヨツトキーダイオードの
コンタクトがアルミニウムあるいは珪化白金／ア
ルミニウムの積層からなることが本発明の思想の
枠内にある。
そのようにして得られるメタライジング用マス
クとの無関係および付加的配線の低抵抗のほか
に、珪化物配線の（部分的だけの）使用が、珪化
物の高温安定性と結び付いて同時にイオン注入マ
スクとしての使用を可能にする。それによつて付
加的配線の利点が、付加的な光蝕刻法の適用なし
に利用できる。ベースコンタクト用マスクは省略
できる。
クとの無関係および付加的配線の低抵抗のほか
に、珪化物配線の（部分的だけの）使用が、珪化
物の高温安定性と結び付いて同時にイオン注入マ
スクとしての使用を可能にする。それによつて付
加的配線の利点が、付加的な光蝕刻法の適用なし
に利用できる。ベースコンタクト用マスクは省略
できる。
本発明の基準に基づく方法によつて、金属珪化
物をその低いバリア高さのため、多くの応用（西
ドイツ国特許第2524579号明細書参照）において
普通のアルミニウムあるいはアルミニウム／珪化
白金シヨツトキーダイオードのほかに必要な第二
のシヨツトキーダイオードタイプに対して用いる
可能性が与えられる。
物をその低いバリア高さのため、多くの応用（西
ドイツ国特許第2524579号明細書参照）において
普通のアルミニウムあるいはアルミニウム／珪化
白金シヨツトキーダイオードのほかに必要な第二
のシヨツトキーダイオードタイプに対して用いる
可能性が与えられる。
以下第１図ないし第３図を引用して、一つのバ
イポーラトランジスタと二つのタイプのシヨツト
キーダイオードとを有する本発明による集積回路
の製造のための工程を詳細に述べる。その場合図
には本発明の主要な工程段階だけを断面図で示
す。同じ部分には同一の符号が付されている。
イポーラトランジスタと二つのタイプのシヨツト
キーダイオードとを有する本発明による集積回路
の製造のための工程を詳細に述べる。その場合図
には本発明の主要な工程段階だけを断面図で示
す。同じ部分には同一の符号が付されている。
第１図：10Ω・cmの比抵抗を有する単結晶のｐ形
（100）方向シリコン基板１の上にn+にドープ
された帯域２のマスクされたイオン注入による
作成によつて回路の能動領域を確定する。それ
からエピタキシヤル析出法によつて2Ω・cmの
比電気抵抗をもつn-ドーピングされたシリコ
ン層３をn+ドープされた帯域２の上に設け、
能動領域２を覆うマスクを用いてその間に絶縁
溝をエツチングする（図には示さない）。それ
につづいて絶縁溝の領域中に絶縁酸化物４を生
成する。それから他の領域をマスクする層の設
置の後にバイポーラトランジスタのコレクタ領
域にn+の深い拡散５を、またコレクタの深い
拡散５のためのマスクの除去とベース注入のた
めの新しいマスクの設置の後にほう素イオンに
よるベース注入６を実施する。
（100）方向シリコン基板１の上にn+にドープ
された帯域２のマスクされたイオン注入による
作成によつて回路の能動領域を確定する。それ
からエピタキシヤル析出法によつて2Ω・cmの
比電気抵抗をもつn-ドーピングされたシリコ
ン層３をn+ドープされた帯域２の上に設け、
能動領域２を覆うマスクを用いてその間に絶縁
溝をエツチングする（図には示さない）。それ
につづいて絶縁溝の領域中に絶縁酸化物４を生
成する。それから他の領域をマスクする層の設
置の後にバイポーラトランジスタのコレクタ領
域にn+の深い拡散５を、またコレクタの深い
拡散５のためのマスクの除去とベース注入のた
めの新しいマスクの設置の後にほう素イオンに
よるベース注入６を実施する。
エミツタ帯域８の確定のために光蝕刻法を実
施し、その場合ベース拡散６の際に生ずるエミ
ツタ帯域８内の酸化層７を除去する。エミツタ
帯域８はひ素イオンの注入および拡散によつて
生成する。
施し、その場合ベース拡散６の際に生ずるエミ
ツタ帯域８内の酸化層７を除去する。エミツタ
帯域８はひ素イオンの注入および拡散によつて
生成する。
第２図：第一のシヨツトキーダイオード１８のコ
ンタクトならびにエミツタ帯域８およびコレク
タ帯域２，５のためのコンタクトの固着のため
に光蝕刻法を実施し、これらの領域内の酸化層
７を除去する。それから全面に金属珪化物層１
０を200nｍの層厚さで設け、バイポーラトラ
ンジスタ１７の区域内にそれにつづくベースコ
ンタクト注入１１の際に注入マスクとして役立
つように構成する。ほう素イオン１２によるベ
ースコンタクト注入１１の実施の前にシヨツト
キーダイオード区域１８，１９を感光ワニス１
３を用いて光蝕刻法によつて被覆する。
ンタクトならびにエミツタ帯域８およびコレク
タ帯域２，５のためのコンタクトの固着のため
に光蝕刻法を実施し、これらの領域内の酸化層
７を除去する。それから全面に金属珪化物層１
０を200nｍの層厚さで設け、バイポーラトラ
ンジスタ１７の区域内にそれにつづくベースコ
ンタクト注入１１の際に注入マスクとして役立
つように構成する。ほう素イオン１２によるベ
ースコンタクト注入１１の実施の前にシヨツト
キーダイオード区域１８，１９を感光ワニス１
３を用いて光蝕刻法によつて被覆する。
第３図：感光ワニス層１３の除去の後に焼なまし
過程を実施し、例えば珪化タンタルからなる珪
化物層構造１０を結晶させる。同時にベースコ
ンタクト注入１１を電気的に活性化する。中間
層として働く絶縁層１４の析出の後に、バイポ
ーラトランジスタ１７のベースコンタクト９お
よび第二のシヨツトキーダイオード１９のコン
タクト２０のためのコンタクトホール領域をエ
ツチング除去し、公知の方法でメタライジング
および外側金属導体配線面１５，１６の構成を
実施する。その場合アルミニウムあるいは珪化
白金１５／アルミニウム１６の積層からなる二
重層を用いるとよい。第３図において、括弧１
７でバイポーラトランジスタ区域を、括弧１８
で珪化タンタルコンタクトを有する第一のシヨ
ツトキーダイオードを、また括弧１９で珪化白
金／アルミニウムコンタクトを有する第二のシ
ヨツトキーダイオードを示す。珪化タンタンル
の代りにチタン、モリブデンおよびタングステ
ン各金属の珪化物を用いることができる。
過程を実施し、例えば珪化タンタルからなる珪
化物層構造１０を結晶させる。同時にベースコ
ンタクト注入１１を電気的に活性化する。中間
層として働く絶縁層１４の析出の後に、バイポ
ーラトランジスタ１７のベースコンタクト９お
よび第二のシヨツトキーダイオード１９のコン
タクト２０のためのコンタクトホール領域をエ
ツチング除去し、公知の方法でメタライジング
および外側金属導体配線面１５，１６の構成を
実施する。その場合アルミニウムあるいは珪化
白金１５／アルミニウム１６の積層からなる二
重層を用いるとよい。第３図において、括弧１
７でバイポーラトランジスタ区域を、括弧１８
で珪化タンタルコンタクトを有する第一のシヨ
ツトキーダイオードを、また括弧１９で珪化白
金／アルミニウムコンタクトを有する第二のシ
ヨツトキーダイオードを示す。珪化タンタンル
の代りにチタン、モリブデンおよびタングステ
ン各金属の珪化物を用いることができる。
第一のシヨツトキーダイオード１８は
0.59V、第二のシヨツトキーダイオード１９は
0.84Vの堰層電圧を有する。
0.59V、第二のシヨツトキーダイオード１９は
0.84Vの堰層電圧を有する。
本発明は本発明のバイポーラ素子、特にバイポ
ーラトランジスタと異なる堰層電圧を有する少な
くとも二つのシヨツトキーダイオードを含む半導
体集積回路の金属配線面から拡散能動領域への接
触のために配線およびコンタクトをTa、Ｗ、
Mo、Tiのような高融点金属の珪化物の直接析出
によつて形成するもので、これによりメタライジ
ングスクリーンとは無関係に高集積化ができ、ま
た多結晶シリコン配線を用いる場合に比して低抵
抗になるほか耐熱性を利用して後の工程のイオン
注入のマスクとして使用することができるためマ
スク費用が節減できるなどその効果が大きく、バ
イポーラIC、VLSIの製造に有効に適用できる。
ーラトランジスタと異なる堰層電圧を有する少な
くとも二つのシヨツトキーダイオードを含む半導
体集積回路の金属配線面から拡散能動領域への接
触のために配線およびコンタクトをTa、Ｗ、
Mo、Tiのような高融点金属の珪化物の直接析出
によつて形成するもので、これによりメタライジ
ングスクリーンとは無関係に高集積化ができ、ま
た多結晶シリコン配線を用いる場合に比して低抵
抗になるほか耐熱性を利用して後の工程のイオン
注入のマスクとして使用することができるためマ
スク費用が節減できるなどその効果が大きく、バ
イポーラIC、VLSIの製造に有効に適用できる。
第１図ないし第３図は本発明の一実施例のバイ
ポーラトランジスタおよび二つのシヨツトキーダ
イオードを含む半導体集積回路の製造工程を順次
示す断面図である。 １……シリコン基板、２，５……コレクタ領
域、６……ベース領域、８……エミツタ領域、１
０……金属珪化物層、１７……バイポーラトラン
ジスタ、１８……第一のシヨツトキーダイオー
ド、１９……第二のシヨツトキーダイオード。
ポーラトランジスタおよび二つのシヨツトキーダ
イオードを含む半導体集積回路の製造工程を順次
示す断面図である。 １……シリコン基板、２，５……コレクタ領
域、６……ベース領域、８……エミツタ領域、１
０……金属珪化物層、１７……バイポーラトラン
ジスタ、１８……第一のシヨツトキーダイオー
ド、１９……第二のシヨツトキーダイオード。
Claims (1)
- １ 金属導体配線面から、回路の、拡散された能
動領域へのコンタクトが付加的に作成された導体
配線によつて行われ、この付加的導体配線が高融
点金属を直接析出させた珪化物からなるバイポー
ラ素子を有する半導体集積回路において、少なく
とも一つのバイポーラトランジスタおよび少なく
とも二つのシヨツトキーダイオードを備え、その
場合両シヨツトキーダイオードが半導体結晶の表
面の同じ導電型を示す場所に並んで、第一のシヨ
ツトキーダイオードが第二のシヨツトキーダイオ
ードより低び閾値電圧を有するように形成される
ものであつて、バイポーラトランジスタのエミツ
タおよびコレクタコンタクトならびに第一のシヨ
ツトキーダイオードのコンタクトがタンタル、タ
ングステン、モリブデンまたはチタンの珪化物か
らなり、また、バイポーラトランジスタのベース
コンタクトならびに第二のシヨツトキーダイオー
ドのコンタクトがアルミニウムあるいは珪化白
金／アルミニウムの積層からなることを特徴とす
る半導体集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3230050.6 | 1982-08-12 | ||
| DE19823230050 DE3230050A1 (de) | 1982-08-12 | 1982-08-12 | Integrierte halbleiterschaltung mit bipolaren bauelementen und verfahren zur herstellung derselben |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5948958A JPS5948958A (ja) | 1984-03-21 |
| JPH0241902B2 true JPH0241902B2 (ja) | 1990-09-19 |
Family
ID=6170719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58146262A Granted JPS5948958A (ja) | 1982-08-12 | 1983-08-10 | 半導体集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0100999B1 (ja) |
| JP (1) | JPS5948958A (ja) |
| CA (1) | CA1212485A (ja) |
| DE (2) | DE3230050A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01319974A (ja) * | 1988-06-20 | 1989-12-26 | Nec Corp | 半導体装置 |
| KR930003273B1 (ko) * | 1989-03-14 | 1993-04-24 | 가부시키가이샤 도시바 | 반도체장치 |
| JPH0582772A (ja) * | 1991-09-20 | 1993-04-02 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| DE102007011406B4 (de) * | 2007-03-08 | 2009-10-22 | Austriamicrosystems Ag | Verfahren zur Herstellung einer Schottky-Diode und Halbleiterbauelement mit Schottky-Diode |
| CN113066723B (zh) * | 2021-03-19 | 2022-06-07 | 厦门市三安集成电路有限公司 | 异质结双极型晶体管及其制作方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2624409C2 (de) * | 1976-05-31 | 1987-02-12 | Siemens AG, 1000 Berlin und 8000 München | Schottky-Transistor-Logik-Anordnung |
| DE2624339C2 (de) * | 1976-05-31 | 1986-09-11 | Siemens AG, 1000 Berlin und 8000 München | Schottky-Transistorlogik |
| US4215156A (en) * | 1977-08-26 | 1980-07-29 | International Business Machines Corporation | Method for fabricating tantalum semiconductor contacts |
| US4190466A (en) * | 1977-12-22 | 1980-02-26 | International Business Machines Corporation | Method for making a bipolar transistor structure utilizing self-passivating diffusion sources |
| JPS55125666A (en) * | 1979-03-23 | 1980-09-27 | Nec Corp | Semiconductor device |
| IL61678A (en) * | 1979-12-13 | 1984-04-30 | Energy Conversion Devices Inc | Programmable cell and programmable electronic arrays comprising such cells |
| JPS56137655A (en) * | 1980-03-29 | 1981-10-27 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
| JPS582065A (ja) * | 1981-06-25 | 1983-01-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS58169971A (ja) * | 1982-03-30 | 1983-10-06 | Fujitsu Ltd | 半導体装置およびその製造方法 |
-
1982
- 1982-08-12 DE DE19823230050 patent/DE3230050A1/de not_active Withdrawn
-
1983
- 1983-08-02 EP EP83107620A patent/EP0100999B1/de not_active Expired
- 1983-08-02 DE DE8383107620T patent/DE3379564D1/de not_active Expired
- 1983-08-10 JP JP58146262A patent/JPS5948958A/ja active Granted
- 1983-08-11 CA CA000434348A patent/CA1212485A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0100999A2 (de) | 1984-02-22 |
| EP0100999B1 (de) | 1989-04-05 |
| EP0100999A3 (en) | 1986-05-14 |
| JPS5948958A (ja) | 1984-03-21 |
| DE3230050A1 (de) | 1984-02-16 |
| DE3379564D1 (en) | 1989-05-11 |
| CA1212485A (en) | 1986-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2569327B2 (ja) | シリコンベースの半導体装置のためのコンタクト構造 | |
| KR100988446B1 (ko) | 캐패시터 구조 및 이를 듀얼 다마신 공정으로 제조하는 방법 | |
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| US4874717A (en) | Semiconductor circuit containing integrated bipolar and MOS transistors on a chip and method of producing same | |
| US4785341A (en) | Interconnection of opposite conductivity type semiconductor regions | |
| JPS59205717A (ja) | 半導体集積回路の低抵抗接触生成方法 | |
| JPH07120653B2 (ja) | モノリシック集積回路の製造方法 | |
| EP0021400A1 (en) | Semiconductor device and circuit | |
| US4425379A (en) | Polycrystalline silicon Schottky diode array | |
| US4732872A (en) | Method for making a bipolar transistor and capacitors using doped polycrystalline silicon or metal silicide | |
| JPH0241902B2 (ja) | ||
| KR930020561A (ko) | 반도체 집적 회로 장치의 제조방법 | |
| EP0120918B1 (en) | An aluminum-metal silicide interconnect structure for integrated circuits and method of manufacture thereof | |
| JP3311759B2 (ja) | スクリーン構造を有する集積回路およびその製造方法 | |
| US4590093A (en) | Method of manufacturing a pattern of conductive material | |
| US20040016960A1 (en) | Integrated capacitor for sensing the voltage applied to a terminal of an integrated or discrete power device on a semiconductor substrate | |
| JPS6195565A (ja) | エミツタ直列抵抗を有するバイポーラトランジスタの製造方法 | |
| JPH09186295A (ja) | 半導体装置及びその製造方法 | |
| JPH0587137B2 (ja) | ||
| JPH04113655A (ja) | 半導体装置およびその製造方法 | |
| EP0264309A1 (en) | Self-aligned base shunt for transistor | |
| EP0078221A2 (en) | Polycrystalline silicon diode with metal silicide contact | |
| JPH0380564A (ja) | 半導体集積回路装置及びその製造方法 | |
| KR900005870B1 (ko) | 반도체 장치의 접속구조 | |
| JPH0314226A (ja) | 半導体装置の製造方法 |