JPH0241935Y2 - - Google Patents
Info
- Publication number
- JPH0241935Y2 JPH0241935Y2 JP5653385U JP5653385U JPH0241935Y2 JP H0241935 Y2 JPH0241935 Y2 JP H0241935Y2 JP 5653385 U JP5653385 U JP 5653385U JP 5653385 U JP5653385 U JP 5653385U JP H0241935 Y2 JPH0241935 Y2 JP H0241935Y2
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- gain
- circuit
- multiplier
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Networks Using Active Elements (AREA)
Description
【考案の詳細な説明】
考案の目的
産業上の利用分野
本考案は、各種のアナログ電子回路内で汎用さ
れる可変利得増幅回路に関するものである。
れる可変利得増幅回路に関するものである。
従来の技術
各種のアナログ電子回路内で汎用される可変利
得増幅回路として、利得と帯域幅を同時に増減で
きるような特殊なものが必要になる場合がある。
得増幅回路として、利得と帯域幅を同時に増減で
きるような特殊なものが必要になる場合がある。
例えば、第３図の利得−周波数特性で例示する
ように、低域における電圧利得を１，２，４，８
……と倍増させると共に、高域の遮断周波数もほ
ぼfc，2fc，4fc，8fc……と倍増させることが必
要になる場合がある。このような特殊な利得−周
波数特性を必要とする具体的回路の一例について
は、「光ヘツドのサーボ回路」と題する本出願人
の同日付け特願昭60−80791号（特開昭61−
239433号）の明細書を参照されたい。
ように、低域における電圧利得を１，２，４，８
……と倍増させると共に、高域の遮断周波数もほ
ぼfc，2fc，4fc，8fc……と倍増させることが必
要になる場合がある。このような特殊な利得−周
波数特性を必要とする具体的回路の一例について
は、「光ヘツドのサーボ回路」と題する本出願人
の同日付け特願昭60−80791号（特開昭61−
239433号）の明細書を参照されたい。
従来、第３図のような利得−周波数特性を有す
る増幅回路を実現する場合、まず、第４図に示す
ように、帯域幅制御信号によつて帯域幅をほぼ
fc，2fc，4fc，8fc……と倍増させる帯域幅可変
回路を構成し、次に、第５図に示すように、上記
帯域幅可変回路１の出力Vαと、その帯域幅を可
変するのに使用した制御信号Vyとをアナログ乗
算器２で乗算することにより、入力電圧Viと出
力電圧Voによつて記述される電力利得20log
（Vo／Vi）が第３図の特性となるような可変利
得増幅回路を実現するという２段階の思考課程を
踏んでいる。
る増幅回路を実現する場合、まず、第４図に示す
ように、帯域幅制御信号によつて帯域幅をほぼ
fc，2fc，4fc，8fc……と倍増させる帯域幅可変
回路を構成し、次に、第５図に示すように、上記
帯域幅可変回路１の出力Vαと、その帯域幅を可
変するのに使用した制御信号Vyとをアナログ乗
算器２で乗算することにより、入力電圧Viと出
力電圧Voによつて記述される電力利得20log
（Vo／Vi）が第３図の特性となるような可変利
得増幅回路を実現するという２段階の思考課程を
踏んでいる。
ここで、第４図に示す特性の可変帯域幅増幅回
路１は、第６図に示すように、縦列接続した演算
増幅器１ａ及び乗算器１ｂと、抵抗器Rs，Ｒ／
10及びコンデンサＣとによつて構成される。
路１は、第６図に示すように、縦列接続した演算
増幅器１ａ及び乗算器１ｂと、抵抗器Rs，Ｒ／
10及びコンデンサＣとによつて構成される。
すなわち、演算増幅器１ａの反転入力端子の電
圧をVn，非反転入力端子の電圧をVp，出力端子
の電圧をVβ、その電圧利得をAoとおき、さら
に、乗算器１ｂの出力端子の電圧をVαとおくと、 Vβ＝（Vp−Vn）／Ao ……(1) Vo＝VβVy／10 ……(2) （Vi−Vn）／Rs ＝jωC（Vn−Vβ） ＋（10／Ｒ）（Vn−Vα） ……(3) となる。
圧をVn，非反転入力端子の電圧をVp，出力端子
の電圧をVβ、その電圧利得をAoとおき、さら
に、乗算器１ｂの出力端子の電圧をVαとおくと、 Vβ＝（Vp−Vn）／Ao ……(1) Vo＝VβVy／10 ……(2) （Vi−Vn）／Rs ＝jωC（Vn−Vβ） ＋（10／Ｒ）（Vn−Vα） ……(3) となる。
ここで、Vp＝０，Ao≒∞と近似すれば、Vn
≒０となるから、(1)乃至(3)式から、Vo／Vi ＝−（Ｒ／10Rs）（１＋jf／fc） fc≡Vy／（2πCR） ……(4) となり、第４図のような所望の利得一周波数特性
が得られる。
≒０となるから、(1)乃至(3)式から、Vo／Vi ＝−（Ｒ／10Rs）（１＋jf／fc） fc≡Vy／（2πCR） ……(4) となり、第４図のような所望の利得一周波数特性
が得られる。
考案が解決しようとする問題点
上記従来の可変利得増幅回路では、帯域幅可変
用と利得可変用に合計２個の乗算器を縦列に接続
しているので、Ｓ／Ｎが劣化するだけでなく、回
路も高価になるという問題がある。
用と利得可変用に合計２個の乗算器を縦列に接続
しているので、Ｓ／Ｎが劣化するだけでなく、回
路も高価になるという問題がある。
考案の構成
問題点を解決するための手段
上記従来技術の問題点を解決する本考案の可変
利得増幅回路は、抵抗器を介して信号を受ける第
１の入力端子、利得制御信号が供給される第２の
入力端子及び出力端子を有するアナログ乗算器
と、このアナログ乗算器の出力端子及び第１の入
力端子間に接続されたコンデンサとを備えること
により、従来回路から乗算器と演算増幅器を１個
ずつ節減し、その分Ｓ／Ｎの向上と低価格化を達
成するように構成されている。
利得増幅回路は、抵抗器を介して信号を受ける第
１の入力端子、利得制御信号が供給される第２の
入力端子及び出力端子を有するアナログ乗算器
と、このアナログ乗算器の出力端子及び第１の入
力端子間に接続されたコンデンサとを備えること
により、従来回路から乗算器と演算増幅器を１個
ずつ節減し、その分Ｓ／Ｎの向上と低価格化を達
成するように構成されている。
以下、本考案の作用を実施例と共に詳細に説明
する。
する。
実施例
第１図は、本考案の一実施例の可変利得増幅回
路の構成を示す回路図である。
路の構成を示す回路図である。
この可変利得増幅回路は、入力端子１１、利得
制御信号Vyが供給される制御端子１２、乗算器
１３、出力端子１４、入力端子１１と乗算器１３
の第１の入力端子間に接続された抵抗器Ｒ及びこ
の第１の入力端子及び出力端子間に接続されたコ
ンデンサＣを備えている。
制御信号Vyが供給される制御端子１２、乗算器
１３、出力端子１４、入力端子１１と乗算器１３
の第１の入力端子間に接続された抵抗器Ｒ及びこ
の第１の入力端子及び出力端子間に接続されたコ
ンデンサＣを備えている。
入力端子１１、出力端子１４上の電圧をそれぞ
れVi，Voとおき、さらに、乗算器１３の第１，
第２の入力端子上の電圧をそれぞれVx，Vyとお
くと、 Vo＝Vx・Vy／10 ……(5) （Vi−Vx）／Ｒ ＝jωC（Vx−Vo）＋Vx／Ri ……(6) となる。ただし、Riは乗算器１３の第１の入力
端子と接地電位間の入力インピーダンスであり、
また電圧はすべて１ボルトで規格化された規格化
電圧である。
れVi，Voとおき、さらに、乗算器１３の第１，
第２の入力端子上の電圧をそれぞれVx，Vyとお
くと、 Vo＝Vx・Vy／10 ……(5) （Vi−Vx）／Ｒ ＝jωC（Vx−Vo）＋Vx／Ri ……(6) となる。ただし、Riは乗算器１３の第１の入力
端子と接地電位間の入力インピーダンスであり、
また電圧はすべて１ボルトで規格化された規格化
電圧である。
(5)式と(6)式から、
Vo／Vi
＝（Vy／10）
×〔（１＋Ｒ／Ri）＋jωCR
（１−Vy／10）〕-1 ……(7)
となる。
ここで、ＲをRiよりも充分小さい範囲に設定
すれば、(7)式は、 Vo／Vi ≒（Vy／10） ×〔１＋jωCR（１−Vy／10）〕-1 ……(8) と近似できる。
すれば、(7)式は、 Vo／Vi ≒（Vy／10） ×〔１＋jωCR（１−Vy／10）〕-1 ……(8) と近似できる。
(8)式の関係を図示すれば、第２図に示すよう
に、低域では利得制御信号Vyが１，２，４，８
……と倍増するごとに電圧利得も１，２，４，８
……と倍増すると共に、高域遮断周波数もほぼ、
fc（≡Vy／2πCR）、2fc，4fc，8fc……と倍増する
特性となつている。
に、低域では利得制御信号Vyが１，２，４，８
……と倍増するごとに電圧利得も１，２，４，８
……と倍増すると共に、高域遮断周波数もほぼ、
fc（≡Vy／2πCR）、2fc，4fc，8fc……と倍増する
特性となつている。
考案の効果
本考案の可変利得増幅回路は、上述のような構
成であるから、従来回路から乗算器と演算増幅器
を１個ずつ節減でき、その分Ｓ／Ｎの向上と低価
格化が達成される。
成であるから、従来回路から乗算器と演算増幅器
を１個ずつ節減でき、その分Ｓ／Ｎの向上と低価
格化が達成される。
第１図は本考案の一実施例の可変利得増幅回路
の構成を示す回路図、第２図は第１図の回路の利
得−周波数特性図、第３図、第４図は従来技術と
その問題点を説明するための利得−周波数特性
図、第５図、第６図は従来回路の構成を示す回路
図である。 １１……入力端子、１２……利得制御信号入力
端子、１３……乗算器、１４……出力端子。
の構成を示す回路図、第２図は第１図の回路の利
得−周波数特性図、第３図、第４図は従来技術と
その問題点を説明するための利得−周波数特性
図、第５図、第６図は従来回路の構成を示す回路
図である。 １１……入力端子、１２……利得制御信号入力
端子、１３……乗算器、１４……出力端子。
Claims (1)
- 【実用新案登録請求の範囲】 抵抗器を介して信号を受ける第１の入力端子、
利得制御信号が供給される第２の入力端子及び出
力端子を有するアナログ乗算器と、 このアナログ乗算器の出力端子及び前記第１の
入力端子間に接続されたコンデンサとを備えたこ
とを特徴とする可変利得増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5653385U JPH0241935Y2 (ja) | 1985-04-16 | 1985-04-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5653385U JPH0241935Y2 (ja) | 1985-04-16 | 1985-04-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61174217U JPS61174217U (ja) | 1986-10-30 |
| JPH0241935Y2 true JPH0241935Y2 (ja) | 1990-11-08 |
Family
ID=30580218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5653385U Expired JPH0241935Y2 (ja) | 1985-04-16 | 1985-04-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0241935Y2 (ja) |
-
1985
- 1985-04-16 JP JP5653385U patent/JPH0241935Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61174217U (ja) | 1986-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0442492B1 (en) | Active filter | |
| CN1062439A (zh) | 通用滤波器 | |
| US3986127A (en) | Integrated feedback active filter/integrator | |
| JPH0241935Y2 (ja) | ||
| US5216375A (en) | Variable time-constant type differentiator | |
| JPH0547868B2 (ja) | ||
| JPH06104666A (ja) | 可変電圧電流変換回路 | |
| JP3179838B2 (ja) | ノイズ検出回路 | |
| JPH0124979Y2 (ja) | ||
| JPH0527282B2 (ja) | ||
| JPH03175714A (ja) | フィルタ回路 | |
| JPH0542491Y2 (ja) | ||
| JPS5942899B2 (ja) | 制御信号発生回路 | |
| JPS623937Y2 (ja) | ||
| JPS584327Y2 (ja) | 増幅回路 | |
| JPH0614499Y2 (ja) | 電子ボリユ−ムバツフア回路 | |
| JPH0323690Y2 (ja) | ||
| JPS61295701A (ja) | 差動増幅回路型検波器 | |
| SU1224977A1 (ru) | Активный @ -фазовый контур | |
| JPH0522077A (ja) | ローパスフイルタ内蔵差動増幅回路 | |
| JPH0154884B2 (ja) | ||
| JPH065808B2 (ja) | 利得制御増幅回路 | |
| JPH0637449Y2 (ja) | 基準電圧発生器 | |
| JPS58978Y2 (ja) | チヤ−ジアンプ | |
| JPS6223137Y2 (ja) |