JPH0242506A - シーケンス・プログラム・チェック方式 - Google Patents

シーケンス・プログラム・チェック方式

Info

Publication number
JPH0242506A
JPH0242506A JP63193686A JP19368688A JPH0242506A JP H0242506 A JPH0242506 A JP H0242506A JP 63193686 A JP63193686 A JP 63193686A JP 19368688 A JP19368688 A JP 19368688A JP H0242506 A JPH0242506 A JP H0242506A
Authority
JP
Japan
Prior art keywords
program
ladder diagram
operator
hypothetical
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63193686A
Other languages
English (en)
Inventor
Kunio Tanaka
久仁夫 田中
Hirosuke Chiba
千葉 弘介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP63193686A priority Critical patent/JPH0242506A/ja
Publication of JPH0242506A publication Critical patent/JPH0242506A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)
  • Programmable Controllers (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシーケンス・プログラム・チェック方式に関し
、特に、入力されたニーモニック形式のプログラムをラ
ダー図に変換して表示装置に表示させ、その表示された
ラダー図を見てオペレータがプログラムの適否を判断す
るシーケンス・プログラム・チェック方式に関する。
〔従来の技術〕
従来、第4図(a)に例示したようなニーモニック形式
のプログラムをオペレータが順次キーインし、変換され
たラダー図を表示装置の表示画面上に表示させていた。
第4図(a)のプログラムによる演算結果の状態を第4
図(b)に対比的に示す。まず、ステップ1のリード命
令にて接点A(アドレスXO,O)がスタック・レジス
タのSToにセットされる。次いでステップ2のリード
・スタック命令にて、レジスタの内容が1ビツト左にシ
フトされ、接点B(アドレスR1,4)がSTOへ退避
させられる。ステップ3のオア・スタック命令にて、S
TIに入っている信号とSTOに入っている信号との論
理和がSTOに取り出される。ステップ4のリード・ス
タック命令にて、レジスタが左ヘシフトされ、接点C(
Yl、2)がSTOへ退避させられる。ステップ5のリ
ード。
スタック命令にて、レジスタがさらに左ヘシフトされ、
接点D(Xl、6)がSTOに退避させられる。ステッ
プ6のオア・スタック命令にて、ST1に入っている信
号とSTOに入っている信号との論理和演算が行われて
結果がSTOへ取り出され、ST2に入っている演算結
果がSTIヘシフトされる。ステップ7のアンド・スタ
ック命令にて、STIに入っている演算結果とSTOに
入っている演算結果との論理積演算が行われて、結果が
STOに取り出される。ステップ8のライト命令にて、
STOに入っている演算結果がコイルWl(アドレスR
1,7)に出力される。
第5図に、第4図(a)のプログラムから変換されたラ
ダー図を示す。
〔発明が解決しようとする課題〕
ニーモニック形式のプログラムにおいて、スタック・レ
ジスタへ退避させる命令とスタック・レジスタから取り
出す命令とは一対のものであるから、同一のネットにお
けるそれらの数は等しくなければならない、しかしなが
らネットが複雑になるにつれて誤りを生じ易くなり、ス
タック・レジスタベ退避させる命令が多すぎたり、スタ
ック・レジスタから取り出す命令が多すぎたりすること
がある。
こうした誤ったプログラムがラダー図に変換されて表示
装置に表示される場合に、プログラムに誤りが有ること
を示すメツセージは従来、何ら表示されなかった。従っ
て、オペレータが気付かずに見過ごすことも少なくなか
った。
本発明はこのような点に鑑みてなされたものであり、1
ネツト中のスタック使用法に誤りがあることを容易に確
認することの出来るシーケンス・プログラム・チェック
方式を提供することを目的とする。
〔課題を解決するための手段〕
本発明では上記課題を解決するために、ニーモニック形
式のプログラムをラダー図に変換して表示装置に表示さ
せ、表示された前記ラダー図を見てオペレータがプログ
ラムの適否を判断するシーケンス・プログラム・チェッ
ク方式において、 スタックレジスタへ退避させる命令と前記スタックレジ
スタから取り出す命令との数が同一ネット中にて食い違
う誤ったプログラムが入力された場合に前記誤ったプロ
グラムに近いニーモニック形式の近似プログラムを仮定
するステップと、前記近似プログラムをラダー図に変換
した仮定ラダー図を前記表示装置に表示させるステップ
と、前記仮定ラダー図の正否をオペレータに問うメツセ
ージを前記表示装置に表示させるステップと、前記仮定
ラダー図の正否をオペレータがキー入力により答えるス
テップと、 オペレータからの前記キー入力が正である場合に前記仮
定ラダー図と前記近似プログラムとを1ネット分のシー
ケンス・プログラムとして確定するステップと、 を有することを特徴とするシーケンス・プログラム・チ
ェック方式、 が提供される。
〔作用〕
スタック・レジスタへ退避させる命令が多すぎる場合に
は、その退避させる命令と対をなす適切な位置にスタッ
ク・レジスタから取り出す命令が有るものとみなした近
似プログラムを仮定する。
例えば、先ずアンド・スタック命令があるものとみなし
た近似プログラムを仮定し、これを変換して得られる仮
定ラダー図を表示装置に表示させ、同時に、r OK 
? 」のメツセージを表示させる。
オペレータからの答がrYESJであれば、上記の近似
プログラムと仮定ラダー図とを1ネット分のシーケンス
・プログラムとして確定する。
もし、オペレータからの答が「NO」であれば、次いで
オア・スタック命令が有るものとみなした近似プログラ
ムを仮定し、同様の処理をする。
オペレータからの答が再びrNOJであった場合には、
余分のリード・スタック命令(スタック・レジスタへ退
避させる命令)を削除した近似プログラムを仮定して同
様の処理をする。
それでも尚、オペレータからの答がrNOJであった場
合には、エラー・メツセージを表示して検討を促す。
スタック・レジスタから取り出す命令(アンド・スタッ
ク命令、オア・スタック命令)の方が多すぎる場合には
、その取り出す命令を削除した近似プログラムを仮定し
、これを変換して得られる仮定ラダー図を表示装置に表
示させ、同時に、r OK ’i’ 」のメツセージを
表示させる。オペレータからのキー入力がrYESJな
らば、上記の近似プログラムと仮定ラダー図とを1ネッ
ト分のシーケンス・プログラムとして確定する。
〔実施例〕
以下、本発明の一実施例を図面に基づいて説明する。
第1図(a)ないしくg)に、本発明のシーケンス・プ
ログラム・チェック方式の処理方法を説明するための図
を示す。スタック・レジスタへ退避させる命令が多すぎ
る、誤ったプログラムの例が第1図(a)に示されてい
る。このままでラダー図に変換した場合には、ステップ
2のリード・スタック命令(RD=STK  Xo、1
)は画面に表示不可能であり、潜在的なプログラムミス
として残ることになる。
そこで第1図(b)に示すような、対をなすアンド・ス
タック命令(AND −5TK)を挿入した近似プログ
ラムを仮定する。次いで、この近似プログラムを変換し
て得られる仮定のラダー図を表示装置の画面上に表示さ
せ、同時に、仮定ラダー図の正否を問うメツセージとし
てr OK ? Jを表示させる。この段階が第1図(
c)に示されている。オペレータからのキー入力がrY
ESJならば、第1図(b)のプログラムと第1図(C
)のラダー図とを(同一のものであるが)lネット分の
シーケンス・プログラムとして確定する。
オペレータからのキー入力がrNO,ならば、次に、第
1図(d)に示すような、オア・スタック命令(OR−
5TK)を挿入した近似プログラムを仮定する。次いで
、この近似プログラムを変換したラダー図とr Q K
 ? Jとを画面に表示させる。この段階が第1図(e
)に示されている。オペレータからのキー入力がrYE
sJならば、第1図(d)のプログラムと第1図(e)
のラダー図とが1ネット分のシーケンス・プログラムと
して確定される。
オペレータからのキー入力が再びrNOJならば、次に
、余分なリード・スタック命令を削除した、第1図(f
)に示すような近似プログラムを仮定する0次いで、こ
の近似プログラムを変換して得られるラダー図とr O
K ? Jのメツセージとを画面に表示させる。この段
階が第1図(g)に示されている。オペレータからの答
がrYEsJならば、第1図(f)のプログラムと第1
図(g)のラダー図とが1ネット分のシーケンス・プロ
グラムとして確定される。
それでも尚、オペレータからのキー入力が「NO」であ
れば、エラー・メツセージを表示して検討を促す。
第2図(a)ないしくC)に、スタック・レジスタから
取り出す命令が多すぎる場合の、本発明のシーケンス・
プログラム・チェック方式の説明図を示す。第2図(a
)において、ステップ2のリード・スタック命令とステ
ップ3のアンド・スタック命令とが対をなして、第2図
(C)のラダー図における接点Sを表現している。しか
しながら、第2図(a)のステップ4のアンド・スタッ
ク命令は余分のものである。従って、第2図(a)のプ
ログラムをラダー図に変換した場合にもステップ4のア
ンド・スタック命令は表現不可能であり、気付かれない
まま、バグとして潜在する危険がある。
そこで、余分のアンド・スタック命令を削除した、第2
図(b、)のような近似プログラムを仮定する。次に、
この近似プログラムを変換した仮定ラダー図を画面に表
示させる。また、この仮定ラダー図の正否を問うメツセ
ージとしてr OK ? 」を表示させる。オペレータ
からのキー入力が[YESJであれば、第2図(b)の
近似プログラムと第2図(c)の仮定ラダー図とを、1
ネット分のシーケンス・プログラムとして確定する。
もし、オペレータからのキー入力がrNOJならば、エ
ラー・メツセージを表示して検討を促す。
以上の説明により明らかなようにr OK ? Jのメ
ツセージが表示されることによりオペレータは何らかの
プログラム・ミスの有ったことに気付くことが出来、ま
た、そのプログラム・ミスを対話形式にて容易に修正す
ることが出来る。
仮定ラダー図と確定したラダー図とは、表示装置の画面
上における反転表示により区別して表示するのが効果的
である。また、反転表示の代わりに色彩を変更して表示
するようにしてもよい。
第3図に本発明を実施するためのプログラム作成装置と
PC(プログラマブル・コントローラ)のハードウェア
のブロック図を示す。図において、lはプログラム作成
装置、2は表示画面でありCRT、液晶表示装置等が使
用される。表示画面2には、第1図(C)、(e)、(
g)及び第2図(c)に示す表示画面が表示される。3
はファンクションキーであり、削除、複写、変更等のフ
ァンクションを指令する。4は操作キーである。
プログラム作成装置1はマイクロプロセッサ構成となっ
ており、上記に説明した表示処理はプログラム作成装置
1内のマイクロプロセッサによって処理される。
10はPC(プログラマブル・コントローラ)、11は
PC全体を制御するプロセッサである。12は入力回路
であり、外部からの信号を受け、信号レベルを変換して
バスに転送する。13は出力回路であり、内部の出力信
号を外部へ出力する。
20はROMであり、その内部にはラダープログラムの
実行を管理する管理プログラム21と工作機械等を制御
するためのラダー言語で作成されたラダープログラム2
2等が格納されている。30はRAMであり、各種のデ
ータが格納されており、入力信号、出力信号、補助リレ
ー信号、内部レジスタ信号もここに格納される。
40はプログラム作成装置用のインタフェースであり、
バスとプログラム作成装置を接続するためのインタフェ
ース回路である。
〔発明の効果〕
以上説明したように本発明では、プログラムの1ネツト
中にスタック使用ミスが有った場合に、そのミスの存在
にオペレータが気付くことが出来、また、対話形式で容
易にそのミスを修正できるようにしたので、デバッグに
要する時間が短縮され、シーケンス・プログラム全体の
作成時間が大幅に短縮される。
【図面の簡単な説明】
第1図(a)ないしくg)はスタック・レジスタへ退避
させる命令が多すぎる場合の本発明のシーケンス・プロ
グラム・チェック方式の処理方法を示す説明図、 第2図(a)ないしくC)はスタック・レジスタから取
り出す命令が多すぎる場合の、本発明による処理方法を
示す説明図、 第3図は本発明を実施するためのプログラム作成装置と
PC(プログラマブル・コントローラ)のハードウェア
のブロック図、 第4図(a)及び(b)はプログラム例と演算結果の状
態とを対比的に示した従来技術の説明図、第5図は第4
図のプログラムを変換して得られるラダー図である。 AM 40・ インタフェース 特許出願人 ファナック株式会社 代理人   弁理士  服部毅巖 1−・・・・・・−一−−−−−・プログラム作成装置
2・・・−−−−一−・・・・・・−表示画面3−・−
−−−−一−−・・ファンクションキー4−−−一−・
−・−・操作キー 10・−一−−−−−−−・・−・・PC(7’ログラ
マプル・コントローラ) 11−・−・−・・−・プロセンサ 20−・・−・−・・・−・ROM 第4図 第5図 第 図

Claims (3)

    【特許請求の範囲】
  1. (1)ニーモニック形式のプログラムをラダー図に変換
    して表示装置に表示させ、表示された前記ラダー図を見
    てオペレータがプログラムの適否を判断するシーケンス
    ・プログラム・チェック方式において、 スタックレジスタへ退避させる命令と前記スタックレジ
    スタから取り出す命令との数が同一ネット中にて食い違
    う誤ったプログラムが入力された場合に前記誤ったプロ
    グラムに近いニーモニック形式の近似プログラムを仮定
    するステップと、前記近似プログラムをラダー図に変換
    した仮定ラダー図を前記表示装置に表示させるステップ
    と、前記仮定ラダー図の正否をオペレータに問うメッセ
    ージを前記表示装置に表示させるステップと、前記仮定
    ラダー図の正否をオペレータがキー入力により答えるス
    テップと、 オペレータからの前記キー入力が正である場合に前記仮
    定ラダー図と前記近似プログラムとを1ネット分のシー
    ケンス・プログラムとして確定するステップと、 を有することを特徴とするシーケンス・プログラム・チ
    ェック方式。
  2. (2)前記仮定ラダー図と前記確定したラダー図とを、
    前記表示装置における反転表示により区別して表示する
    ことを特徴とする特許請求の範囲第1項記載のシーケン
    ス・プログラム・チェック方式。
  3. (3)前記仮定ラダー図と前記確定したラダー図とを、
    前記表示装置における色彩変更により区別して表示する
    ことを特徴とする特許請求の範囲第1項記載のシーケン
    ス・プログラム・チェック方式。
JP63193686A 1988-08-03 1988-08-03 シーケンス・プログラム・チェック方式 Pending JPH0242506A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63193686A JPH0242506A (ja) 1988-08-03 1988-08-03 シーケンス・プログラム・チェック方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63193686A JPH0242506A (ja) 1988-08-03 1988-08-03 シーケンス・プログラム・チェック方式

Publications (1)

Publication Number Publication Date
JPH0242506A true JPH0242506A (ja) 1990-02-13

Family

ID=16312097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63193686A Pending JPH0242506A (ja) 1988-08-03 1988-08-03 シーケンス・プログラム・チェック方式

Country Status (1)

Country Link
JP (1) JPH0242506A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002229927A (ja) * 2001-02-01 2002-08-16 Howa Mach Ltd フラグ情報による制御プログラム及び入出力制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002229927A (ja) * 2001-02-01 2002-08-16 Howa Mach Ltd フラグ情報による制御プログラム及び入出力制御方法

Similar Documents

Publication Publication Date Title
JPH0242506A (ja) シーケンス・プログラム・チェック方式
JPH05274186A (ja) 入力データ処理装置
JPH04105101A (ja) 制御装置における異常処理形態設定方法
KR20020057732A (ko) 디지털 티브이의 진단방법
JPS6211369B2 (ja)
JPH0353303A (ja) プログラマブルコントローラのプログラム入力装置
CN118295879A (zh) 蒸汽发生器的隔离操作方法、系统及计算机可读存储介质
JP3234240B2 (ja) プログラマブルコントローラのシリアルポートの制御方式
JPH02253305A (ja) Pcの信号トレース方式
JPS63180141A (ja) 対話型デバツガによるデバツグ方式
JP2601533B2 (ja) データ処理装置
JPH01277904A (ja) Pcのプログラム表示方式
GB2266608A (en) Protocol simulation apparatus for dynamically verifying a communication protocol
JP2653409B2 (ja) プログラマブルコントローラのプログラム開発装置
JPH08286714A (ja) プログラマブル表示器のモニタ装置
JPH11191072A (ja) デバッグのブレイク処理方法及びデバッグ処理装置
JPH05210372A (ja) 文字表示方法
JPH05334015A (ja) 磁気ディスク装置障害通報方式
JPH07120190B2 (ja) プログラマブルコントロ−ラの異常表示装置
JPS61148542A (ja) デ−タ処理装置の保守方式
JPH05297840A (ja) フラットディスプレイ装置
JPH01236309A (ja) 数値制御装置の表示装置
JPH07191719A (ja) 数値制御装置のメッセージ表示方式
JPS6341919A (ja) コマンド処理方式
JPH05241877A (ja) 情報処理装置