JPH05241877A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH05241877A
JPH05241877A JP4045747A JP4574792A JPH05241877A JP H05241877 A JPH05241877 A JP H05241877A JP 4045747 A JP4045747 A JP 4045747A JP 4574792 A JP4574792 A JP 4574792A JP H05241877 A JPH05241877 A JP H05241877A
Authority
JP
Japan
Prior art keywords
command
diagnostic
address
execution
external storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4045747A
Other languages
English (en)
Inventor
Takakazu Mishima
位和 三嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4045747A priority Critical patent/JPH05241877A/ja
Publication of JPH05241877A publication Critical patent/JPH05241877A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 診断時のコマンド入力を削減し、効率的に診
断操作を行なう。 【構成】 診断実行時に診断コマンドが入力された場
合、該診断コマンドを格納する格納アドレスを生成し、
また、実行コマンドが入力された場合は該実行コマンド
が示す格納アドレスを読取って診断実行アドレスを指定
するアドレス生成回路123と、アドレス生成回路12
3が生成した、外部記憶装置300の格納アドレスに診
断コマンドを格納するとともに、修正コマンドが入力さ
れた際、外部記憶装置300内の、該当する診断コマン
ドを修正する修正回路122と、診断実行時に入力され
た診断コマンドを診断プロセッサ130へ転送し、実行
コマンドが入力された場合診断実行アドレスに対応する
診断コマンドを取出して診断プロセッサ130へ転送す
る送信回路124とを有するサービスプロセッサを備え
ている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は情報処理装置に関し、特
に診断プロセッサと、診断実行時に入力された診断コマ
ンドを前記診断プロセッサに転送するコマンド送信部を
有するサービスプロセッサとを備えた情報処理装置に関
する。
【0002】
【従来の技術】従来、この種の情報処理装置は、端末等
の入力装置からサービスプロセッサにコマンドを入力し
た場合に、サービスプロセッサが診断プロセッサに対し
てコマンドを転送する処理のみ行なっていた。
【0003】
【発明が解決しようとする課題】しかしながら、上述し
た従来の情報処理装置では、サービスプロセッサに入力
したコマンドそのまま診断プロセッサに転送しているの
で、同一の診断を再度行なう場合、その都度、同一のコ
マンドを入力し直さねばならず、余分な時間を必要とす
るばかりでなく、コマンド入力の操作ミスを引起こすと
いう問題点がある。
【0004】本発明は、上記従来の技術が有する問題点
に鑑みてなされたもので、診断時のコマンド入力を削減
し、効率的に診断操作が行なえる情報処理装置を提供す
ることを目的としている。
【0005】
【課題を解決するための手段】本発明は、診断プロセッ
サと、診断実行時に入力された診断コマンドを前記診断
プロセッサに転送するコマンド送信部を有するサービス
プロセッサとを備えた情報処理装置において、前記診断
コマンドを蓄積するための外部記憶装置を具備し、前記
診断実行時に実行すべき診断コマンドに対応する前記外
部記憶装置の格納アドレスを示す実行コマンドが定めら
れており、前記サービスプロセッサは、診断実行時に診
断コマンドが入力された場合、該診断コマンドを格納す
る前記外部記憶装置の格納アドレスを生成し、また、前
記実行コマンドが入力された場合は、該実行コマンドが
示す格納アドレスを読取って診断実行アドレスを指定す
るアドレス生成部と、該アドレス生成部が生成した格納
アドレスにしたがって診断コマンドを前記外部記憶装置
に格納するコマンド転送部とを備え、さらに、前記コマ
ンド送信部は前記実行コマンドが入力された場合、前記
アドレス生成部が指定した診断実行アドレスに対応す
る、外部記憶装置内の診断コマンドを取出して前記診断
プロセッサに転送するものであり、前記外部記憶装置に
蓄積されている診断コマンドの修正のための、該診断コ
マンドの格納アドレスおよび修正内容を示す修正コマン
ドが定められており、サービスプロセッサのアドレス生
成部は、前記修正コマンドが入力された際、該修正コマ
ンドが示す格納アドレスを読取って修正アドレスを指定
し、さらに、前記サービスプロセッサは、前記アドレス
生成部が指定した修正アドレスに対応する診断コマンド
を前記外部記憶装置から取込んで前記修正コマンドが示
す修正内容にしたがって前記診断コマンドを修正した
後、修正後の診断コマンドを前記外部記憶装置の前記修
正アドレスに格納するコマンド修正部を有するものと、
前記実行コマンドが示す格納アドレスは、実行すべき複
数の診断コマンドに対応する外部記憶装置の記憶領域を
示す開始アドレスと終了アドレスであるものとが考えら
れる。
【0006】
【作用】本発明の情報処理装置は、診断実行時に入力し
た診断コマンドを外部記憶装置に蓄積し、再度、同一コ
マンドを使用する場合は実行コマンドによって、実行す
べき診断コマンドに対応する、前記外部記憶装置の格納
アドレスを指定することで実行されるので、その都度診
断コマンドを入力する必要がなくなるとともに、複数の
診断コマンドを実行する場合も各診断コマンドをそれぞ
れ入力することなく同時にそれらの格納アドレスを指定
することで順に診断コマンドを実行させることが可能と
なる。
【0007】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0008】図1は本発明の情報処理装置を備えた情報
処理システムの一実施例を示すブロック図である。
【0009】本実施例の情報処理システムは、入力装置
であるキーボード110とサービスプロセッサ120と
診断プロセッサとを備えた情報処理装置100と、該情
報処理装置100と同様な構成の情報処理装置200
と、前記情報処理装置100、200に接続されて、両
者からデータの書込みおよび読出しが可能な外部記憶装
置300とを有している。なお、上述のように情報処理
装置200は、情報処理装置100と同様な構成である
ため、その内部構成は図示していない。
【0010】前記外部記憶装置300は、情報処理装置
100、200の診断モード時にキーボード110、2
10から入力された、診断動作を示す診断コマンドが、
サービスプロセッサ120、220を通して、該サービ
スプロセッサ120、220で指定される格納アドレス
に格納される。この外部記憶装置300は、ライト/リ
ード切換(W/R)端子への入力信号が「1」のときア
ドレス(ADR)信号で示される領域へのデータ(RD
T1あるいはRDT2)の書込みが可能であり、逆にW
/R端子への入力信号が「0」のとき、ADR信号で示
される領域の内容(CDT)の読出しが可能である。さ
らに、前記外部記憶装置300には、前記診断コマンド
の格納アドレスを表示するためのCRTディスプレイが
接続されており、オペレータが前記CRTディスプレイ
を参照することで各診断コマンドの格納アドレスを認識
することができる構成となっている。
【0011】本実施例において、情報処理装置100、
200のキーボード110、210から入力されるコマ
ンドとして、診断モード時に入力される前記診断コマン
ドと、既に前記外部記憶装置300に格納されている診
断コマンドの実行を示す、診断モード時に入力される実
行コマンドと、前記外部記憶装置300に格納されてい
る診断コマンドを修正するための修正コマンドとの三つ
を考える。
【0012】診断コマンドは、前述のように診断動作を
示すコマンドであり、キーボード110、210から入
力され、サービスプロセッサ120、220を通して、
診断プロセッサ130、230へ転送されて実行される
とともに、前記外部記憶装置300に格納される。
【0013】実行コマンドは、前述のように、既に外部
記憶装置300に格納されている診断コマンドの実行を
示すものであり、対応する診断コマンドが格納されてい
る、前記外部記憶装置300の格納アドレスを指定す
る。この実行コマンドでは、複数の診断コマンドを指定
するとができ、その場合、それらが格納されている領域
を表わすアドレスを実行開始アドレスおよび実行終了ア
ドレスとして指定することで、前記複数の診断コマンド
が順に実行されることになる。この実行コマンドが入力
されると、サービスプロセッサ120、220におい
て、指定された格納アドレスに対応する診断コマンドを
外部記憶装置300から抽出して診断プロセッサ13
0、230へ転送する。
【0014】修正コマンドは、前述のように、外部記憶
装置300に格納されている診断コマンドを修正するた
めのものであり、修正すべき診断コマンドが格納されて
いる、外部記憶装置300の格納アドレスと修正内容を
示す。
【0015】ここで、情報処理装置100、200サー
ビスプロセッサ120、220の構成について説明す
る。本実施例では、サービスプロセッサ120、220
共に同じ構成であるので、サービスプロセッサ120を
例にして説明する。
【0016】本実施例のサービスプロセッサ120は、
キーボード110から入力されたコマンドを識別するた
めのデコーダ121と、診断コマンドを前記外部記憶装
置300へ転送するコマンド転送部であるとともに、修
正コマンドにしたがって診断コマンドを修正する修正回
路122と、アドレス生成回路123と、診断コマンド
を診断プロセッサ130へ転送する送信回路124とを
有している。
【0017】デコーダ121は、キーボード110から
入力されて転送されたコマンド(KDT1信号)が前述
の三つのコマンドのうち何れであるか識別する。このデ
コーダ121の出力は、修正回路122およびアドレス
生成回路123に対する修正(CHG)信号と、アドレ
ス生成回路123および外部記憶装置300に対するラ
イトイネーブル(WEN)信号と、送信回路124に対
する選択(SEL)信号との三つである。
【0018】前記KDT1信号が診断コマンドであった
場合、WEN信号は「1」、CHG信号およびSEL信
号は「0」である。この状態で、前記外部記憶装置30
0への診断コマンドの格納が可能であるとともに、送信
回路124による、KDT1信号、すなわち診断コマン
ドの診断プロセッサ130への転送が可能である。
【0019】前記KDT1信号が実行コマンドであった
場合、CHG信号およびWEN信号は「0」、SEL信
号は「1」となる。この状態で、実行コマンドが示す格
納アドレスがアドレス生成回路123を介して外部記憶
装置300に入力され、それによって前記格納アドレス
に対応した、外部記憶装置300内の診断コマンドが読
出されて該診断コマンドの診断プロセッサ130への転
送が可能となる。
【0020】前記KDT1信号が修正コマンドであった
場合、CHG信号およびWEN信号は「1」であり、S
EL信号は「0」となる。この状態で、修正コマンドが
示す、外部記憶装置300の格納アドレスに格納されて
いる診断コマンドの修正が可能となる。
【0021】修正回路122は、前記KDT1信号が診
断コマンドであって、デコーダ121の出力CHG信号
が「0」のとき、前記KDT1信号が示す診断コマンド
を、アドレス生成回路123にて生成される外部記憶装
置300の格納アドレスにRDT1信号として格納す
る。また、前記KDT1信号が修正コマンドであって、
デコーダ121の出力CHG信号が「1」のとき、該修
正コマンドが示す外部記憶装置300の格納アドレスに
格納されている診断コマンド(CDT信号)を読込み、
前記修正コマンドが示す修正内容にしたがって読込んだ
診断コマンドの修正を行なった後、修正後の診断コマン
ドを前記外部記憶装置300の同一格納アドレスへ再格
納する。さらに、この修正回路122は、前記KDT1
信号が実行コマンドであって、デコーダ121の出力C
HG信号が「0」の場合は何の処理も行なわない。
【0022】アドレス生成回路123は、前記KDT1
信号が実行コマンドあるいは修正コマンドが「0」の場
合は、前記実行コマンドあるいは修正コマンドが示す、
外部記憶装置300の格納アドレスを読取って外部記憶
装置300のアドレス入力端子(ADR)へ送出する。
【0023】さらに、アドレス生成回路123は、修正
回路122が診断コマンドを外部記憶装置300に格納
する際の格納アドレスを生成するための格納アドレスカ
ウンタ(不図示)と、前記実行コマンドが複数の診断コ
マンドの格納アドレスを示すものの場合に、それらの格
納アドレスを順に外部記憶装置300に送出するための
実行アドレスカウンタ(不図示)との2つのカウンタを
備えている。
【0024】格納アドレスカウンタは、前記KDT1信
号が診断コマンドでWEN信号が「1」、CHG信号が
「0」のときカウントアップし、そのカウント値を、前
記診断コマンドの格納アドレスとして外部記憶装置30
0のADR端子に送出する。また、実行アドレスカウン
タは、複数の診断コマンドの格納アドレスを示す実行コ
マンドが入力されてCHG信号およびWEN信号が
「0」のとき、前記実行コマンドの実行開始アドレスが
セットされ、該実行開始アドレスを外部記憶装置300
のADR端子へ送出する。そして、実行アドレスカウン
タは、前記実行開始アドレスに対応する診断コマンドが
実行された後、カウントアップしてそのカウント値を前
記ADR端子へ送出し、この動作を前記実行終了アドレ
スに対応する診断コマンドが実行されるまで繰返す。
【0025】送信回路124は、インバータ1241と
二つのアンドゲート1242、1243とオアゲート1
244とで構成されている。この送信回路124は、前
記KDT1信号が診断コマンドであって、デコーダ12
1の出力SEL信号が「0」のとき、アンドゲート12
42がインバータ1241を介して動作可能状態とな
り、前記KDT1信号、すなわち診断コマンドを、前記
アンドゲート1242およびオアゲート1244を通し
て、SDT1信号として診断プロセッサ130へ転送す
る。また、前記KDT1信号が実行コマンドであってS
EL信号が「1」であった場合は、インバータ1241
を介してアンドゲート1242が禁止状態となるため、
外部記憶装置300の出力CDT信号、すなわち、既に
外部記憶装置300に格納されていた診断コマンドがア
ンドゲート1243およびオアゲート1244を通し
て、SDT1信号として診断プロセッサ130へ転送さ
れることになる。なお、KDT1信号が修正コマンドの
場合もSEL信号が「0」となるため、該修正コマンド
が診断プロセッサ130へ転送されるが、該診断プロセ
ッサ130において修正コマンドはイリーガルであり無
視される。
【0026】上述したサービスプロセッサ120の構成
は、情報処理装置200のサービスプロセッサ220に
ついても同様にいえるものである。サービスプロセッサ
220の場合も、図示していないが、デコーダを備え、
その出力のWEN信号は外部記憶装置300のW/R端
子へ接続されており、さらに、アドレス生成回路が出力
するアドレス信号は外部記憶装置300のADR端子へ
接続されている。また、RDT2信号は修正回路を通し
て入力される、外部記憶装置300へ格納するための診
断コマンドであり、外部記憶装置300から出力される
CDT信号は送信回路へ転送される。
【0027】次に、本実施例の動作について説明する。
【0028】まず、情報処理装置100のキーボード1
10から診断コマンドB0 が入力されたとすると、該診
断コマンドB0 を示すKDT1信号がデコーダ121で
識別され、該デコーダ121の出力CHG、WEN、S
ELの各信号は、それぞれ、「0」、「1」、「0」と
なる。このとき、前記KDT1信号は送信回路124を
通してSDT1信号として診断プロセッサ130へ転送
され、該診断プロセッサ130にてSDT1信号が示す
診断コマンドB0 が実行される。また、前記WEN信号
が「1」であるので、アドレス生成回路123内の格納
アドレスカウンタがカウントアップされ、そのカウント
値が前記診断コマンドB0 の格納アドレス(ここでは、
「A0 」とする。)として外部記憶装置300のADR
端子へ送出される。さらに、前記KDT1は修正回路1
22を通してRDT1信号として外部記憶装置300へ
転送されており、これによって、前記KDT1として入
力された診断コマンドB0 は前記アドレス生成回路12
3が生成した、外部記憶装置300の格納アドレスA0
に格納されることになる。
【0029】その後、他の診断コマンドB1 、B2 …が
順に入力されたとすると、同様に各診断コマンドB1
2 、…は診断プロセッサ130に転送されて実行され
るとともに、アドレス生成回路123にて生成された格
納アドレス(A1 、A2 、…)にその都度格納され蓄積
されていく。
【0030】つづいて、格納アドレスA0 に格納されて
いる診断コマンドB0 に対する修正コマンドC0 が入力
されたとする。この場合の修正コマンドC0 には、修正
すべき診断コマンドB0 に対応する格納アドレスA0
修正内容とが示される。
【0031】この修正コマンドC0 が入力されたとき、
デコーダ121の出力CHG信号およびWEN信号は共
に「1」であり、出力SELは「0」である。
【0032】このとき、アドレス生成回路123が前記
修正コマンドC0 で示される格納アドレスA0 を読取っ
て、外部記憶装置300のADR端子へ転送する。これ
によって前記外部記憶装置300からは、前記格納アド
レスA0 の内容、すなわち診断コマンドB0 を示すCD
T信号が出力されており、該CDT信号は修正回路12
2に取込まれる。前記CDT信号を取込んだ修正回路1
22は、該CDT信号が示す診断コマンドB0 に対し
て、修正コマンドC0 が示す修正内容に基づいて修正を
行なったのち、修正後の診断コマンドB′0 をRDT1
信号として外部記憶装置300へ転送する。この間、ア
ドレス生成回路123から外部記憶装置300のADR
端子に対して格納アドレスA0 を示す信号が入力されて
いるので、前記診断コマンドB′0 は、前記格納アドレ
スA0 で再格納されることになる。
【0033】その後、格納アドレスA0 に格納されてい
る診断コマンドB′0 についての実行コマンドD0 が入
力されたとする。この場合の実行コマンドD0 には前記
格納アドレスA0 が示されている。
【0034】この実行コマンドD0 が入力されたとき、
デコーダ121の出力CHG、WEN、SELの各信号
は、それぞれ、「0」、「0」、「1」となっている。
このとき、アドレス生成回路123が前記実行コマンド
0 で示される格納アドレスA0 を読取って外部記憶装
置300のADR端子へ転送する。これにより、前記外
部記憶装置300からは、前記格納アドレスA0 の内容
すなわち診断コマンドB′0 を示すCDT信号が出力さ
れている。このCDT信号は、SEL信号が「1」であ
るので、送信回路124によって診断プロセッサ130
へ転送され、該診断プロセッサ130にて前記CDT信
号が示す診断コマンドB′0 が実行されることになる。
【0035】上述した実行コマンドについては、複数の
格納アドレスを指定することにより、各格納アドレスに
対応する診断コマンドを順に実行することも可能であ
る。例えば、診断コマンドB′0 、B1 、B2 を実行し
たい場合、対応する格納アドレスA0 、A1 、A2 のう
ち診断開始アドレスとして「A0 」を、また、診断終了
アドレスとして「A2 」を、それぞれ指定することで、
3つの診断コマンドB′ 0 、B1 、B2 が順に実行され
ることになる。
【0036】上述の動作説明においては情報処理装置1
00の場合を例にして説明したが、情報処理装置200
についても同様に考えることができる。さらに、本実施
例のように、二つの情報処理装置100、200を備え
たシステムの場合、一方の情報処理装置100が外部記
憶装置300に格納したコマンドを、他方の情報処理装
置200にて読出して実行することも可能である。
【0037】また、本実施例では二つの情報処理装置を
備えたシステムを例にして説明したが、三つ以上の情報
処理装置を備えたシステムについても同様に考えること
ができる。
【0038】
【発明の効果】本発明は、以上説明したように構成され
ているので下記のような効果を奏する。 (1)外部記憶装置に診断コマンドを蓄積することによ
り、その後の診断実行時には、その都度診断コマンドを
入力する必要がなくなるので、診断時の操作に要する時
間が短縮され診断動作を効率的に行なえるとともに、入
力ミス等の誤操作が削減され信頼性も向上する。特に、
請求項3に記載のものの場合、一つの実行コマンドによ
り複数の診断コマンドの実行を指定することができるの
で、操作時間は大幅に短縮される。 (2)診断コマンドは外部記憶装置に蓄積されるので、
該外部記憶装置を複数の情報処理装置と接続することで
前記診断コマンドを共用することが可能となり、経済的
にも有利である。 (3)請求項2に記載のものの場合、修正コマンドによ
って、外部記憶装置に格納したコマンドの修正ができる
ので、診断コマンドの入替え等が可能となり診断動作の
自由度が向上する。
【図面の簡単な説明】
【図1】本発明の情報処理装置の一実施例を示すブロッ
ク図である。
【符号の説明】
100、200 情報処理装置 110、210 キーボード 120、220 サービスプロセッサ 121 デコーダ 122 修正回路 123 アドレス生成回路 124 送信回路 130、230 診断プロセッサ 300 外部記憶装置 1241 インバータ 1242、1243 アンドゲード 1244 オアゲード

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 診断プロセッサと、診断実行時に入力さ
    れた診断コマンドを前記診断プロセッサに転送するコマ
    ンド送信部を有するサービスプロセッサとを備えた情報
    処理装置において、 前記診断コマンドを蓄積するための外部記憶装置を具備
    し、 前記診断実行時に実行すべき診断コマンドに対応する、
    前記外部記憶装置の格納アドレスを示す実行コマンドが
    定められており、 前記サービスプロセッサは、診断実行時に診断コマンド
    が入力された場合、該診断コマンドを格納する前記外部
    記憶装置の格納アドレスを生成し、また、前記実行コマ
    ンドが入力された場合は、該実行コマンドが示す格納ア
    ドレスを読取って診断実行アドレスを指定するアドレス
    生成部と、該アドレス生成部が生成した格納アドレスに
    したがって診断コマンドを前記外部記憶装置に格納する
    コマンド転送部とを備え、さらに、前記コマンド送信部
    は、前記実行コマンドが入力された場合、前記アドレス
    生成部が指定した診断実行アドレスに対応する、外部記
    憶装置内の診断コマンドを取出して前記診断プロセッサ
    に転送することを特徴とする情報処理装置。
  2. 【請求項2】 外部記憶装置に蓄積されている診断コマ
    ンドの修正のための、該診断コマンドの格納アドレスお
    よび修正内容を示す修正コマンドが定められており、 サービスプロセッサのアドレス生成部は、前記修正コマ
    ンドが入力された際、該修正コマンドが示す格納アドレ
    スを読取って修正アドレスを指定し、 さらに、前記サービスプロセッサは、前記アドレス生成
    部が指定した修正アドレスに対応する診断コマンドを前
    記外部記憶装置から取込んで前記修正コマンドが示す修
    正内容にしたがって前記診断コマンドを修正した後、修
    正後の診断コマンドを前記外部記憶装置の前記修正アド
    レスに格納するコマンド修正部を有することを特徴とす
    る請求項1記載の情報処理装置。
  3. 【請求項3】 実行コマンドが示す格納アドレスは、実
    行すべき複数の診断コマンドに対応する、外部記憶装置
    の領域を示す開始アドレスと終了アドレスであることを
    特徴とする請求項1あるいは2記載の情報処理装置。
JP4045747A 1992-03-03 1992-03-03 情報処理装置 Pending JPH05241877A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4045747A JPH05241877A (ja) 1992-03-03 1992-03-03 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4045747A JPH05241877A (ja) 1992-03-03 1992-03-03 情報処理装置

Publications (1)

Publication Number Publication Date
JPH05241877A true JPH05241877A (ja) 1993-09-21

Family

ID=12727908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4045747A Pending JPH05241877A (ja) 1992-03-03 1992-03-03 情報処理装置

Country Status (1)

Country Link
JP (1) JPH05241877A (ja)

Similar Documents

Publication Publication Date Title
JPH06100976B2 (ja) ブレーク点認識装置
US5572667A (en) Interrupt processing device for controlling the timing of an interrupt signal initiated by a debugging break point in an instruction code
US20250165366A1 (en) Processor testing method, electronic device, and storage medium
JPH08221293A (ja) エミュレータ装置
JPH02123442A (ja) 高速化メモリ
JPH0444136A (ja) メモリアクセス制御装置
JPS583246B2 (ja) デ−タ処理システム
JPH02297235A (ja) メモリデータ保護回路
JPH02168332A (ja) データ処理装置
JPH039438A (ja) 診断用回路
JPS6086625A (ja) デ−タ処理装置
JPS6255157B2 (ja)
JPS60101649A (ja) 電子計算機の診断装置
JPS5854414B2 (ja) デ−タ処理装置におけるデ−タ変換制御方式
JPS6123245A (ja) 擬似故障発生装置
JPS58121459A (ja) 電子計算機のサ−ビスプロセツサ
JPH01158554A (ja) Dma装置を備えたデータ処理システム
JPH01169639A (ja) 記憶装置
JPH01187660A (ja) 周辺装置のインタフェース診断方式
JPS5854462A (ja) 共有メモリ装置
JPS6148742B2 (ja)
JPH04347717A (ja) 情報処理装置
JPS63273149A (ja) 変換索引緩衝機構の診断方式
JPS6326416B2 (ja)
JPH04106647A (ja) メモリ診断方式