JPH0245925A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH0245925A JPH0245925A JP63197421A JP19742188A JPH0245925A JP H0245925 A JPH0245925 A JP H0245925A JP 63197421 A JP63197421 A JP 63197421A JP 19742188 A JP19742188 A JP 19742188A JP H0245925 A JPH0245925 A JP H0245925A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- contact
- temperature
- aluminum
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は微細なシリコンコンタクトを有する高密度大集
積型の半導体集積回路の製造方法に関するものである。
積型の半導体集積回路の製造方法に関するものである。
従来の技術
シリコン基板に形成されたｎ十層やｐ土層にオーミック
コンタクトを形成する場合、通常シリコンを１％〜２％
含有したアルミ電極を用いることが多い。この方法は簡
便な上にｎ＋シリコン層。
コンタクトを形成する場合、通常シリコンを１％〜２％
含有したアルミ電極を用いることが多い。この方法は簡
便な上にｎ＋シリコン層。
ｐ＋シリコン層の両方に低いコンタクト抵抗を得ること
が出来る。しかしながら、コンタクト寸法が１ミクロン
以下になると、シンター時に、アルミ中のシリコンがコ
ンタクト面に析出し、コンタクト全面を覆う。特にシリ
コン面が（１００）方位にあると、ラテラル方向にシリ
コンのエビ成長が著しく起こる。このシリコンはドープ
されていないので、高濃度シリコン層とアルミ電極の間
に高い抵抗のバリアが存在することになり、著しくコン
タクト抵抗を増大させる。この例を第３図に示す。１１
はシリコン基板、１２はｎ十拡散層、。
が出来る。しかしながら、コンタクト寸法が１ミクロン
以下になると、シンター時に、アルミ中のシリコンがコ
ンタクト面に析出し、コンタクト全面を覆う。特にシリ
コン面が（１００）方位にあると、ラテラル方向にシリ
コンのエビ成長が著しく起こる。このシリコンはドープ
されていないので、高濃度シリコン層とアルミ電極の間
に高い抵抗のバリアが存在することになり、著しくコン
タクト抵抗を増大させる。この例を第３図に示す。１１
はシリコン基板、１２はｎ十拡散層、。
１３は絶縁膜、１４はコンタクトホール、１５はアルミ
電極、１６は絶縁膜上に形成されたシリコンノジュール
、１７はコンタクト面にエビ成長したシリコンである。
電極、１６は絶縁膜上に形成されたシリコンノジュール
、１７はコンタクト面にエビ成長したシリコンである。
特に、微細コンタクトに対して、アルミ電極の段差被覆
性を改善するために、アルミ電極形成時にバイアス印加
や高温の基板加熱を行なうと、コンタクト抵抗の増大が
著しい。
性を改善するために、アルミ電極形成時にバイアス印加
や高温の基板加熱を行なうと、コンタクト抵抗の増大が
著しい。
発明が解決しようとする課題
以上述べた欠点を鑑みて、本発明は、微細なシリコンコ
ンタクトに対して、コンタクト抵抗の低いかつ段差被覆
性の優れた電極を形成するものである。
ンタクトに対して、コンタクト抵抗の低いかつ段差被覆
性の優れた電極を形成するものである。
課題を解決するための手段
本発明は、開孔されたシリコンコンタクトホールに加熱
しながら、シリコンを含有したアルミ電極材料を堆積す
ることにより、問題点を解決するものである。
しながら、シリコンを含有したアルミ電極材料を堆積す
ることにより、問題点を解決するものである。
作用
シリコンを含有したアルミ電極材料を加熱しながら堆積
することにより、その後高温のシンターにおいてコンタ
クト面にシリコンのエビ成長を防ぐことができる。
することにより、その後高温のシンターにおいてコンタ
クト面にシリコンのエビ成長を防ぐことができる。
実施例
第１図に本発明による一実施例を示す。
１はシリコン基板でｐ形、２は浅いｎ＋の拡散層、３は
絶縁膜、４はコンタクトホール、５はシリコンを含有し
たアルミ電極配線、６はコンタクト面にエビ成長したシ
リコン、７は絶縁膜上に析出したシリコンノジュールで
ある。本実施例では、４５０℃のシンターを行なった後
のコンタクトの断面を示しているが、６のエビ成長した
シリ・コン量は著しく少ない。
絶縁膜、４はコンタクトホール、５はシリコンを含有し
たアルミ電極配線、６はコンタクト面にエビ成長したシ
リコン、７は絶縁膜上に析出したシリコンノジュールで
ある。本実施例では、４５０℃のシンターを行なった後
のコンタクトの断面を示しているが、６のエビ成長した
シリ・コン量は著しく少ない。
以下本発明の実施例について詳細に、第２図（ａ）〜（
Ｃ）をもとに説明する。
Ｃ）をもとに説明する。
第２図において、シリコン基板１に形成された浅いｎ
拡散層２に対して、絶縁膜３にコンタクトホール４を形
成する。次に第３図に示すようにシリコンを１〜２％含
有したアルミ５を堆積する。この時、堆積温度を１００
℃〜３００℃に設定する。アルミ５中、絶縁膜３上にシ
リコンノジュール７、コンタクト面上にシリコンノジュ
ール６が非常に小さな粒径で析出する。この時、堆積温
度を上げるほど析出するシリコン粒が太き（なる。次に
第２図（Ｃ）示すごと（配線パターンを形成し、コンタ
クト抵抗を下げるために４００〜５００℃でシンターを
行なう。コンタクト面上にアルミ５中のシリコンが拡散
することによってシリコンのエビ成長６が起こるが、０
．７ミクロンのコンタクトホールに対して、アルミ５中
のシリコンは１／１０〜１／３のコンタクト面を被覆す
るに過ぎない。この理由として次のように考えられる。
拡散層２に対して、絶縁膜３にコンタクトホール４を形
成する。次に第３図に示すようにシリコンを１〜２％含
有したアルミ５を堆積する。この時、堆積温度を１００
℃〜３００℃に設定する。アルミ５中、絶縁膜３上にシ
リコンノジュール７、コンタクト面上にシリコンノジュ
ール６が非常に小さな粒径で析出する。この時、堆積温
度を上げるほど析出するシリコン粒が太き（なる。次に
第２図（Ｃ）示すごと（配線パターンを形成し、コンタ
クト抵抗を下げるために４００〜５００℃でシンターを
行なう。コンタクト面上にアルミ５中のシリコンが拡散
することによってシリコンのエビ成長６が起こるが、０
．７ミクロンのコンタクトホールに対して、アルミ５中
のシリコンは１／１０〜１／３のコンタクト面を被覆す
るに過ぎない。この理由として次のように考えられる。
アルミ５を堆積する時、１００℃〜３００℃に温度を上
げるとシリコンがアルミ中に多（溶は込む。堆積後、常
温まで冷却される時、アルミ中の過剰のシリコン６．７
が析出し、絶縁膜３上やコンタクト４の表面に小さな粒
径で堆積する。
げるとシリコンがアルミ中に多（溶は込む。堆積後、常
温まで冷却される時、アルミ中の過剰のシリコン６．７
が析出し、絶縁膜３上やコンタクト４の表面に小さな粒
径で堆積する。
その後、４００℃〜５００℃のシンターを行ない、常温
まで冷却される過程で、半導体のコンタクト面にシリコ
ンのエビ成長が起こるが絶縁膜３上にシリコン粒７が存
在していると、これが核となり過剰シリコンの吸込み源
となる。従って、エビ成長に寄与するシリコンが少な（
なり、結果としてシンター時のエビ成長が抑制される。
まで冷却される過程で、半導体のコンタクト面にシリコ
ンのエビ成長が起こるが絶縁膜３上にシリコン粒７が存
在していると、これが核となり過剰シリコンの吸込み源
となる。従って、エビ成長に寄与するシリコンが少な（
なり、結果としてシンター時のエビ成長が抑制される。
アルミ堆積時の温度を１００℃以下にすると、核となる
シリコン粒が形成されないので、シンター後のコンタク
ト面へのエビ成長が多（なる。反対にアルミ堆積時の温
度を３００℃以上にすると、アルミ堆積の過程でコンタ
クト面へのエビ成長が発生し、さらに４００℃〜５００
℃のシンターでエビ成長が促進される。
シリコン粒が形成されないので、シンター後のコンタク
ト面へのエビ成長が多（なる。反対にアルミ堆積時の温
度を３００℃以上にすると、アルミ堆積の過程でコンタ
クト面へのエビ成長が発生し、さらに４００℃〜５００
℃のシンターでエビ成長が促進される。
本発明では、アルミ堆積時に１００〜３００℃の基板加
熱する方法を述べたが、次に述べる方法を用いてもよい
。
熱する方法を述べたが、次に述べる方法を用いてもよい
。
即ち、常温でアルミを堆積した後、第１ステッブで１０
０〜３００℃のアニールを行なう。次に第２ステツプと
して、４００〜５００℃のシンターを行なう。この方法
でも先に述べた方法と同じ効果を持つ。
０〜３００℃のアニールを行なう。次に第２ステツプと
して、４００〜５００℃のシンターを行なう。この方法
でも先に述べた方法と同じ効果を持つ。
第４図にアルミ堆積時の基板温度に対するＡｔ！−８ｉ
（２％）１ｎ”Ｓｉのコンタクト抵抗の依存性を示す。
（２％）１ｎ”Ｓｉのコンタクト抵抗の依存性を示す。
シンター温度は４５０℃３０分である。パラメータとし
てコンタクトサイズを０．７〜２μｍと変化させている
。１．０ミクロン以下のコンタクトサイズにおいて、１
００℃〜３００℃の基板加熱堆積法は他の温度範囲の堆
積条件に比べて、著しくコンタクト抵抗が低い。
てコンタクトサイズを０．７〜２μｍと変化させている
。１．０ミクロン以下のコンタクトサイズにおいて、１
００℃〜３００℃の基板加熱堆積法は他の温度範囲の堆
積条件に比べて、著しくコンタクト抵抗が低い。
従って本発明はサブミクロンサイズのＡｅ／Ｓｉコンタ
クトに対してその効果が大きい。
クトに対してその効果が大きい。
以上の実施例はＡｅとシリコンのコンタクトについて説
明したが、シリコン以外の材料についても本発明は効果
を有する。シリコン以外の材料、例えば金属やシリサイ
ドではエビ成長がほとんど起こらず、シリコンのノジュ
ールが析出する。本発明は先に述べた原理により、コン
タクト面上のシリコンノジュールの径を小さくすること
が出来る。従ってコンタクト抵抗の上昇を防ぐことが可
能となる。この例を第３図に示す。１は半導体シリコン
基板、２は拡散層、３は絶縁膜、４はコンタクトホール
、８は金属でタングステン、９はアルミ電極、１０はコ
ンタクト面に析出したシリコンノジュール、１１は絶縁
膜３上に析出したシリコンノジュール。
明したが、シリコン以外の材料についても本発明は効果
を有する。シリコン以外の材料、例えば金属やシリサイ
ドではエビ成長がほとんど起こらず、シリコンのノジュ
ールが析出する。本発明は先に述べた原理により、コン
タクト面上のシリコンノジュールの径を小さくすること
が出来る。従ってコンタクト抵抗の上昇を防ぐことが可
能となる。この例を第３図に示す。１は半導体シリコン
基板、２は拡散層、３は絶縁膜、４はコンタクトホール
、８は金属でタングステン、９はアルミ電極、１０はコ
ンタクト面に析出したシリコンノジュール、１１は絶縁
膜３上に析出したシリコンノジュール。
発明の効果
以上述べたように本発明によれば、簡単な方法で、微細
なコンタクトホールに対し、コンタクト抵抗を安定に低
くすることが出来る。従って高密度大集積な半導体集積
回路を高歩留りで実現することが可能となる。
なコンタクトホールに対し、コンタクト抵抗を安定に低
くすることが出来る。従って高密度大集積な半導体集積
回路を高歩留りで実現することが可能となる。
第１図は本発明の一実施例による微細なコンタクトに形
成された電極配線の断面図、第２図（ａ）〜（Ｃ）は上
記電極配線部の製造プロセスを説明するための工程断面
図、第３図は本発明の他の実施例の断面構造図、第４図
は本発明のコンタクト特性を示す特性図、第５図は従来
の製造方法による微細なコンタクトに形成された電極配
線の断面図である。 １・・・・・・半導体シリコン基板、２・・・・・・拡
散層、３・・・・・・絶縁膜、４・・・・・・コンタク
トホール、５・・・・・・アルミ電極、６・・・・・・
コンタクト面にエビ成長したシリコン、７・・・・・・
絶縁膜上に析出したシリコンノジュール。 代理人の氏名 弁理士 粟野重孝 ほか１名第１図 第 図 ？ 第 図 πθ パで ２θθ 満のθ３６０４０θ 偽り Ｍ、５Ｌ（２％） ノＭｋ ＃ ｔ、 Ｊ°Ｃ第 図 第 図
成された電極配線の断面図、第２図（ａ）〜（Ｃ）は上
記電極配線部の製造プロセスを説明するための工程断面
図、第３図は本発明の他の実施例の断面構造図、第４図
は本発明のコンタクト特性を示す特性図、第５図は従来
の製造方法による微細なコンタクトに形成された電極配
線の断面図である。 １・・・・・・半導体シリコン基板、２・・・・・・拡
散層、３・・・・・・絶縁膜、４・・・・・・コンタク
トホール、５・・・・・・アルミ電極、６・・・・・・
コンタクト面にエビ成長したシリコン、７・・・・・・
絶縁膜上に析出したシリコンノジュール。 代理人の氏名 弁理士 粟野重孝 ほか１名第１図 第 図 ？ 第 図 πθ パで ２θθ 満のθ３６０４０θ 偽り Ｍ、５Ｌ（２％） ノＭｋ ＃ ｔ、 Ｊ°Ｃ第 図 第 図
Claims (2)
- （１）半導体層もしくは金属もしくはシリサイド上の絶
縁膜上にコンタクトホールを形成する第１の工程と、上
記コンタクトホールを含む全面にシリコンを含有したア
ルミ薄膜を１００℃〜３００℃の堆積温度で加熱して堆
積し電極配線パターンを形成する第２の工程と、上記半
導体層もしくは金属もしくはシリサイドと上記アルミ電
極配線のコンタクト特性を向上させるために上記堆積温
度よりも高い温度で熱処理する第３の工程を含んでなる
半導体集積回路の製造方法。 - （２）半導体層もしくは金属もしくはシリサイド上の絶
縁膜上にコンタクトホールを形成する第１の工程と、上
記コンタクトホールを含む全面にシリコンを含有したア
ルミ薄膜を１００℃以下の温度で堆積し電極配線パター
ンを形成する第２の工程と、１００℃〜３００℃の温度
で熱処理する第３の工程と、上記半導体層もしくは金属
もしくはシリサイドと上記アルミ電極配線のコンタクト
特性を向上させるために上記第３の工程の熱処理温度よ
りも高い温度で熱処理する第４の工程を含んでなる半導
体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63197421A JPH0245925A (ja) | 1988-08-08 | 1988-08-08 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63197421A JPH0245925A (ja) | 1988-08-08 | 1988-08-08 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0245925A true JPH0245925A (ja) | 1990-02-15 |
Family
ID=16374237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63197421A Pending JPH0245925A (ja) | 1988-08-08 | 1988-08-08 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0245925A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020027864A (ja) * | 2018-08-10 | 2020-02-20 | 株式会社デンソー | 半導体装置の製造方法 |
-
1988
- 1988-08-08 JP JP63197421A patent/JPH0245925A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020027864A (ja) * | 2018-08-10 | 2020-02-20 | 株式会社デンソー | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6128232B2 (ja) | ||
| CN1167336A (zh) | 多层非晶硅的制造方法 | |
| JPH0456325A (ja) | 半導体装置およびその製造方法 | |
| JPH07106280A (ja) | 半導体装置の製造方法 | |
| JPS5961146A (ja) | 半導体装置の製造方法 | |
| JPH0245925A (ja) | 半導体集積回路の製造方法 | |
| JPH0296374A (ja) | 半導体装置およびその製造方法 | |
| KR19990087957A (ko) | 낮은저항의배선층을갖는반도체장치및그제조방법 | |
| CN100362636C (zh) | 具多晶硅发射极双极性晶体管的制造方法 | |
| JPH03154372A (ja) | 半導体装置の製造方法 | |
| JPH01160010A (ja) | 半導体装置の製造方法 | |
| JPH1041245A (ja) | 半導体装置の製造方法 | |
| JPH03292729A (ja) | スパッタリングターゲットおよび半導体装置の製造方法 | |
| JPH0193132A (ja) | 半導体装置の製造方法 | |
| JPS62154755A (ja) | 半導体装置の電極 | |
| JPH0218930A (ja) | 半導体集積回路の製造方法 | |
| JPH0441510B2 (ja) | ||
| JP2905648B2 (ja) | 半導体装置の製造方法 | |
| JPS61156837A (ja) | 半導体装置の製造方法 | |
| JPS60147136A (ja) | 半導体装置用電極・配線 | |
| JPH10223561A (ja) | 半導体装置の製造方法 | |
| JPS62143422A (ja) | 半導体装置の製造方法 | |
| JPS6187324A (ja) | 半導体装置の電極配線形成方法 | |
| JPH0391240A (ja) | 金属電極配線の製造方法 | |
| JPS59175764A (ja) | 半導体装置 |