JPH0193132A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0193132A JPH0193132A JP25034387A JP25034387A JPH0193132A JP H0193132 A JPH0193132 A JP H0193132A JP 25034387 A JP25034387 A JP 25034387A JP 25034387 A JP25034387 A JP 25034387A JP H0193132 A JPH0193132 A JP H0193132A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- silicon film
- semiconductor device
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に、多結晶
シリコン膜上にシリコン酸化膜が形成される半導体装置
の製造方法に関するものである。
シリコン膜上にシリコン酸化膜が形成される半導体装置
の製造方法に関するものである。
［従来の技術］
従来の半導体装置の製造過程において、多結晶シリコン
膜上にシリコン酸化膜を形成する場合、次のような方法
が行なわれていた。すなわち、第３図に示すように、ま
ず半導体基板１上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａ
ｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法等により多結晶
シリコン膜２を形成する。次に、熱酸化法により酸化性
雰囲気中で熱処理を施し、多結晶シリコン膜２０表面上
にシリコン酸化膜３を形成する。
膜上にシリコン酸化膜を形成する場合、次のような方法
が行なわれていた。すなわち、第３図に示すように、ま
ず半導体基板１上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａ
ｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法等により多結晶
シリコン膜２を形成する。次に、熱酸化法により酸化性
雰囲気中で熱処理を施し、多結晶シリコン膜２０表面上
にシリコン酸化膜３を形成する。
また、多結晶シリコン膜に導電性を持たせる場合には多
結晶シリコン膜２を形成した後、イオン注入法により砒
素などの不純物イオンを多結晶シリコン膜２に注入する
工程と、イオン注入した不純物イオンを活性化するため
の熱処理工程とがシリコン酸化膜３を形成する工程の前
に追加される。
結晶シリコン膜２を形成した後、イオン注入法により砒
素などの不純物イオンを多結晶シリコン膜２に注入する
工程と、イオン注入した不純物イオンを活性化するため
の熱処理工程とがシリコン酸化膜３を形成する工程の前
に追加される。
［発明が解決しようとする問題点］
ところが、このようにして形成された多結晶シリコン膜
２の表面は、結晶粒の大きさに応じた凹凸面が形成され
ているため、この多結晶シリコン膜２の表面上に形成さ
れるシリコン酸化膜は結晶粒の大きさのばらつきにより
膜質の均一性が悪化し、また多結晶シリコン膜２とシリ
コン酸化膜３との結晶粒界面では結晶性が低下する。さ
らに、後工程でシリコン酸化膜３上に導電性膜が形成さ
れた場合、この導電性膜との間で耐圧が低くなるとか、
漏れ電流が流れやすいなどの問題点があった。
２の表面は、結晶粒の大きさに応じた凹凸面が形成され
ているため、この多結晶シリコン膜２の表面上に形成さ
れるシリコン酸化膜は結晶粒の大きさのばらつきにより
膜質の均一性が悪化し、また多結晶シリコン膜２とシリ
コン酸化膜３との結晶粒界面では結晶性が低下する。さ
らに、後工程でシリコン酸化膜３上に導電性膜が形成さ
れた場合、この導電性膜との間で耐圧が低くなるとか、
漏れ電流が流れやすいなどの問題点があった。
したがって、本発明においては、多結晶シリコン膜表面
に形成されるシリコン酸化膜の膜質が均一で、耐圧が高
く漏れ電流の少ない半導体装置を得ることができる半導
体装置の製造方法を提供することを目的とする。
に形成されるシリコン酸化膜の膜質が均一で、耐圧が高
く漏れ電流の少ない半導体装置を得ることができる半導
体装置の製造方法を提供することを目的とする。
［間選点を解決するための手段］
本発明における半導体装置の製造方法は、半導体基板上
に所定の厚さの多結晶シーリコン膜を形成する工程と、
前記多結晶シリコン膜にイオン注入法により所定のシリ
コンイオンを注入し前記多結晶シリコン膜中に非晶質層
を形成する工程と、前記多結晶シリコン膜を加熱処理し
前記非晶質層を再結晶化させる工程と、再結晶化した前
記多結晶シリコン膜を酸化性雰囲気中で加熱処理し、前
記多結晶シリコン膜表面にシリコン酸化膜を形成する工
程とを備えている。
に所定の厚さの多結晶シーリコン膜を形成する工程と、
前記多結晶シリコン膜にイオン注入法により所定のシリ
コンイオンを注入し前記多結晶シリコン膜中に非晶質層
を形成する工程と、前記多結晶シリコン膜を加熱処理し
前記非晶質層を再結晶化させる工程と、再結晶化した前
記多結晶シリコン膜を酸化性雰囲気中で加熱処理し、前
記多結晶シリコン膜表面にシリコン酸化膜を形成する工
程とを備えている。
［作用］
本発明における半導体装置の製造方法は、多結晶シリコ
ン膜にシリコンイオンをイオン注入することにより、多
結晶シリコン膜を非晶質化させた後、熱処理を行ない多
結晶シリコン膜を再結晶させる。この再結晶工程では、
多結晶シリコンの結晶粒が非晶質化前の結晶粒に比べて
大きく成長するので、多結晶シリコン膜の表面に大きな
結晶面が並ぶことにより多結晶シリコン膜表面の平坦性
が向上する。このため、多結晶シリコン膜上に形成され
るシリコン酸化膜は、多結晶シリコン膜の表面形状を反
映して膜厚および膜質の均一性が向上する。
ン膜にシリコンイオンをイオン注入することにより、多
結晶シリコン膜を非晶質化させた後、熱処理を行ない多
結晶シリコン膜を再結晶させる。この再結晶工程では、
多結晶シリコンの結晶粒が非晶質化前の結晶粒に比べて
大きく成長するので、多結晶シリコン膜の表面に大きな
結晶面が並ぶことにより多結晶シリコン膜表面の平坦性
が向上する。このため、多結晶シリコン膜上に形成され
るシリコン酸化膜は、多結晶シリコン膜の表面形状を反
映して膜厚および膜質の均一性が向上する。
［実施例］
以下、本発明の実施例を図を用いて説明する。
第１Ａ図、第１Ｂ図および第１Ｃ図は、本発明における
半導体装置の製造方法をその製造工程に従って示した製
造工程図である。
半導体装置の製造方法をその製造工程に従って示した製
造工程図である。
まず、第１Ａ図を参照して、半導体基板４上にＣＶＤ法
などにより多結晶シリコン膜５を所定の厚さに形成する
。次に、イオン注入法によりシリコンイオン６を多結晶
シリコン膜５の膜厚の３分の１から３分の２程度の深さ
までイオン注入し、多結晶シリコン膜５を非晶質化する
。
などにより多結晶シリコン膜５を所定の厚さに形成する
。次に、イオン注入法によりシリコンイオン６を多結晶
シリコン膜５の膜厚の３分の１から３分の２程度の深さ
までイオン注入し、多結晶シリコン膜５を非晶質化する
。
次に、第１Ｂ図を参照して、多結晶シリコン膜５に導電
性を持たせるために、イオン注入法により砒素などの不
純物イオン７を多結晶シリコン膜５にイオン注入する。
性を持たせるために、イオン注入法により砒素などの不
純物イオン７を多結晶シリコン膜５にイオン注入する。
さらに、第１Ｃ図を参照して、非晶質化した多結晶シリ
コン膜５を非酸化性雰囲気中で熱処理を施し再結晶させ
る。その後、多結晶シリコン膜５の再結晶層８上に、酸
化性雰囲気中で熱酸化処理を施しシリコン酸化膜９を形
成する。
コン膜５を非酸化性雰囲気中で熱処理を施し再結晶させ
る。その後、多結晶シリコン膜５の再結晶層８上に、酸
化性雰囲気中で熱酸化処理を施しシリコン酸化膜９を形
成する。
以上の工程により形成された半導体装置の断面の結晶構
造の顕微鏡写真を第２図に示す。本写真は、透過型電子
顕微鏡を用いて倍率２Ｘ１０’倍にて写されたものであ
る。本図によれば、多結晶シリコン膜５では再結晶層８
の結晶粒が再結晶させていない層の結晶粒より大きく成
長しており、また多結晶シリコン膜５とシリコン酸化膜
９との界面が平坦に形成されている。
造の顕微鏡写真を第２図に示す。本写真は、透過型電子
顕微鏡を用いて倍率２Ｘ１０’倍にて写されたものであ
る。本図によれば、多結晶シリコン膜５では再結晶層８
の結晶粒が再結晶させていない層の結晶粒より大きく成
長しており、また多結晶シリコン膜５とシリコン酸化膜
９との界面が平坦に形成されている。
なお、上記の実施例では多結晶シリコン膜５に導電性を
持たせるために不純物イオンのイオン注入工程を含んだ
半導体装置の製造方法について説明したが、多結晶シリ
コン膜５に導電性を持たせる必要がない場合には、不純
物イオンのイオン注入工程を省くことができる。この場
合においても、多結晶シリコン膜５の再結晶化によって
前述と同様の効果が得られる。
持たせるために不純物イオンのイオン注入工程を含んだ
半導体装置の製造方法について説明したが、多結晶シリ
コン膜５に導電性を持たせる必要がない場合には、不純
物イオンのイオン注入工程を省くことができる。この場
合においても、多結晶シリコン膜５の再結晶化によって
前述と同様の効果が得られる。
［発明の効果］
以上のように、本発明によれば、多結晶シリコン膜表面
の平坦性が改善され、多結晶シリコン膜上に形成される
シリコン酸化膜の膜厚および膜質が均一に形成できるの
で、この後の工程でシリコン酸化膜上に形成される導電
性膜との間で、耐圧が高く漏れ電流の少ない高い信頼性
を有する半導体装置を得ることができる。
の平坦性が改善され、多結晶シリコン膜上に形成される
シリコン酸化膜の膜厚および膜質が均一に形成できるの
で、この後の工程でシリコン酸化膜上に形成される導電
性膜との間で、耐圧が高く漏れ電流の少ない高い信頼性
を有する半導体装置を得ることができる。
第１Ａ図、第１Ｂ図および第１Ｃ図は、本発明における
半導体装置の製造方法を製造工程に従って示した製造工
程図である。第２図は、本発明によって製造された半導
体装置の結晶の構造を示す顕微鏡写真である。 第３図は、従来の方法によって製造された半導体装置の
断面模式図である。 図において、４は半導体基板、５は多結晶シリコン膜、
８は多結晶シリコン膜の再結晶層、９はシリコン酸化膜
を示す。 なお、各図中、同一符号は同一または相当部分を示す。
半導体装置の製造方法を製造工程に従って示した製造工
程図である。第２図は、本発明によって製造された半導
体装置の結晶の構造を示す顕微鏡写真である。 第３図は、従来の方法によって製造された半導体装置の
断面模式図である。 図において、４は半導体基板、５は多結晶シリコン膜、
８は多結晶シリコン膜の再結晶層、９はシリコン酸化膜
を示す。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 半導体基板上に所定の厚さの多結晶シリコン膜を形成
する工程と、 前記多結晶シリコン膜にイオン注入法により所定のシリ
コンイオンを注入し、前記多結晶シリコン膜中に非晶質
層を形成する工程と、 前記多結晶シリコン膜を加熱処理し、前記非晶質層を再
結晶化させる工程と、 再結晶化した前記多結晶シリコン膜を酸化性雰囲気中で
熱処理し、前記多結晶シリコン膜表面にシリコン酸化膜
を形成する工程と、 を備えた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25034387A JPH0193132A (ja) | 1987-10-02 | 1987-10-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25034387A JPH0193132A (ja) | 1987-10-02 | 1987-10-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0193132A true JPH0193132A (ja) | 1989-04-12 |
Family
ID=17206507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25034387A Pending JPH0193132A (ja) | 1987-10-02 | 1987-10-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0193132A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04116833A (ja) * | 1990-09-06 | 1992-04-17 | Mitsubishi Electric Corp | バイポーラトランジスタの製造方法 |
| JPH04137619A (ja) * | 1990-09-28 | 1992-05-12 | Canon Inc | 半導体装置の製造方法 |
| JP2006269924A (ja) * | 2005-03-25 | 2006-10-05 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体装置とその製造方法 |
| CN115020335A (zh) * | 2022-08-09 | 2022-09-06 | 广州粤芯半导体技术有限公司 | 半导体结构的形成方法 |
-
1987
- 1987-10-02 JP JP25034387A patent/JPH0193132A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04116833A (ja) * | 1990-09-06 | 1992-04-17 | Mitsubishi Electric Corp | バイポーラトランジスタの製造方法 |
| JPH04137619A (ja) * | 1990-09-28 | 1992-05-12 | Canon Inc | 半導体装置の製造方法 |
| JP2006269924A (ja) * | 2005-03-25 | 2006-10-05 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体装置とその製造方法 |
| CN115020335A (zh) * | 2022-08-09 | 2022-09-06 | 广州粤芯半导体技术有限公司 | 半导体结构的形成方法 |
| CN115020335B (zh) * | 2022-08-09 | 2022-11-04 | 广州粤芯半导体技术有限公司 | 半导体结构的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3184320B2 (ja) | ダイヤモンド電界効果トランジスタ | |
| KR19990072884A (ko) | 다결정실리콘구조물의제조방법 | |
| JPS58182259A (ja) | ポリシリコン抵抗体の形成方法 | |
| JP2707415B2 (ja) | 半導体装置のゲート形成方法 | |
| US5015593A (en) | Method of manufacturing semiconductor device | |
| JP2799304B2 (ja) | 半導体素子のコンタクト導電層形成方法並に半導体素子のジャンクションおよびコンタクト導電層形成方法 | |
| JPH0193132A (ja) | 半導体装置の製造方法 | |
| JP2867402B2 (ja) | 半導体装置の製造方法 | |
| JPH05243575A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS63124520A (ja) | 半導体装置の製造方法 | |
| JPH0682668B2 (ja) | 半導体装置の製造方法 | |
| JPH05121440A (ja) | 薄膜トランジスタの製造方法 | |
| JP3185396B2 (ja) | 半導体装置の製造方法 | |
| KR0179100B1 (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| JPH03132078A (ja) | 半導体装置及びその製造方法 | |
| JPH0547987B2 (ja) | ||
| JPS63236310A (ja) | 半導体素子及びその製造方法 | |
| JPH05144730A (ja) | 半導体装置の製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JPH0370126A (ja) | 多結晶シリコン電極およびその製造方法 | |
| JPS63198373A (ja) | 半導体装置およびその製造方法 | |
| JPS63137411A (ja) | 半導体装置の製造方法 | |
| JPH0251280A (ja) | Ｐｎ接合型ダイオード及びその製造方法 | |
| JP3237800B2 (ja) | 半導体抵抗製造方法 | |
| JP2650972B2 (ja) | 半導体装置の製造方法 |