JPH0246023A - ディジタル・アナログ変換器用自動直線性調整回路 - Google Patents
ディジタル・アナログ変換器用自動直線性調整回路Info
- Publication number
- JPH0246023A JPH0246023A JP19606988A JP19606988A JPH0246023A JP H0246023 A JPH0246023 A JP H0246023A JP 19606988 A JP19606988 A JP 19606988A JP 19606988 A JP19606988 A JP 19606988A JP H0246023 A JPH0246023 A JP H0246023A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- converter
- digital
- linearity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル・アナログｆ換ｉ（Ｄ／Ａ変換器
）の自動調整回路に関するものであシ、特に、精度の高
いＤ／Ａ変換を必要とするＤ／Ａ変換器に使用される自
動直線性調整回路に関するものである。
）の自動調整回路に関するものであシ、特に、精度の高
いＤ／Ａ変換を必要とするＤ／Ａ変換器に使用される自
動直線性調整回路に関するものである。
従来、Ｄ／Ａ変換器を高精度に動作させるために、自動
オフセット調整回路として種々のものが考案され、使わ
れている。しかしながら、直線性（微分直線性）の調整
に関しては２手動で行なうものが散見される程度である
（例えば、特開昭５７−１０４３２０号公報）。
オフセット調整回路として種々のものが考案され、使わ
れている。しかしながら、直線性（微分直線性）の調整
に関しては２手動で行なうものが散見される程度である
（例えば、特開昭５７−１０４３２０号公報）。
高分解能のＤ／Ａ変換器、特に内部にＲ−２Ｒラダーネ
ツトワークを有するものは、アナログ出力電圧範囲の中
央で最大の非直線歪（微分非直線性）を発生しやすい、
それは、アナログ出力電圧範囲の中央では、全てのラダ
ースイッチが動作し。
ツトワークを有するものは、アナログ出力電圧範囲の中
央で最大の非直線歪（微分非直線性）を発生しやすい、
それは、アナログ出力電圧範囲の中央では、全てのラダ
ースイッチが動作し。
全ての誤差が累積されるためである。
また、Ｄ／Ａ変換器をＡＣ出力で使用する場合には、出
力電圧範囲の中央の値は、熱信号出力に相当し、無信号
雑音、低レベル時のレベルトラゾキング特性に関し、特
に重要な点である。
力電圧範囲の中央の値は、熱信号出力に相当し、無信号
雑音、低レベル時のレベルトラゾキング特性に関し、特
に重要な点である。
従来、この点における非直線歪を改善するために、上述
したような手動調整回路が提案されているが、素子の温
度変化、経時変化によシ初期設定が変動し、最良の動作
を長期間にわたって維持することは非常に困難である。
したような手動調整回路が提案されているが、素子の温
度変化、経時変化によシ初期設定が変動し、最良の動作
を長期間にわたって維持することは非常に困難である。
以下余日
〔課題を解決するための手段〕
本発明によるＤ／Ａ変換器用自動直線性調整回路は、デ
ィジタル入力信号をアナログ信号に変換するＤ／Ａ変換
器の直線性を自動的に調整する回路に於いて。
ィジタル入力信号をアナログ信号に変換するＤ／Ａ変換
器の直線性を自動的に調整する回路に於いて。
前記アナログ信号と調整用電圧とを加算し、加算された
結果を表す加算結果信号を調整された電圧として出力す
る加算回路と。
結果を表す加算結果信号を調整された電圧として出力す
る加算回路と。
該調整された電圧と予め設定された複数の電圧とをそれ
ぞれ比較し、比較された結果を表す複数の比較結果信号
を出力する複数のウィンドウコンノぐレータと。
ぞれ比較し、比較された結果を表す複数の比較結果信号
を出力する複数のウィンドウコンノぐレータと。
前記複数の比較結果信号をそれぞれ積分し、積分された
結果を表す複数の積分結果信号を出力する複数の積分回
路と。
結果を表す複数の積分結果信号を出力する複数の積分回
路と。
前記複数の積分結果信号から直流電圧を発生する電圧発
生回路と。
生回路と。
前記直流電圧を前記ディジタル入力信号の最上位ピット
によってオン・オフし、オン・オフされた出力電圧を前
記調整用電圧として前記加算回路に供給するスイッチ回
路とを有することを特徴とする。
によってオン・オフし、オン・オフされた出力電圧を前
記調整用電圧として前記加算回路に供給するスイッチ回
路とを有することを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例によるＤ／Ａ変換器用自動直
線性調整回路の構成を示すブロック図である。第１図に
おいて、ディジタル入力信号は。
線性調整回路の構成を示すブロック図である。第１図に
おいて、ディジタル入力信号は。
入力端子１０１を経てＤ／Ａ変換器１に入力され。
更に、ディジタル入力信号のうち最上位ビット（ＭＳＢ
）は、またスイッチ回路１０の制御入力端子に入力され
る。Ｄ／Ａ変換器１の出力は、加算回路２の第１の入力
となシ、加算回路２の出力は。
）は、またスイッチ回路１０の制御入力端子に入力され
る。Ｄ／Ａ変換器１の出力は、加算回路２の第１の入力
となシ、加算回路２の出力は。
出力端子１０２から出力されると同時に、３個のウィン
ドウコンパレータ３，４．５の入力となる。
ドウコンパレータ３，４．５の入力となる。
３つのウインドウコンノやレータ３，４，５は。
それぞれ、Ｄ／Ａ変換器１の入力符号０１１・・・１１
゜１００・・・００，１００・・・０１に対応する２量
子化ステップ分の出力電圧を°３等分して、検出範囲と
している。３つのウィンドウコンパレータの出力には、
それぞれ積分回路６，７，８が接続さ些てオシ、それぞ
れ対応するウィンドウコンパレータの出力を積分する。
゜１００・・・００，１００・・・０１に対応する２量
子化ステップ分の出力電圧を°３等分して、検出範囲と
している。３つのウィンドウコンパレータの出力には、
それぞれ積分回路６，７，８が接続さ些てオシ、それぞ
れ対応するウィンドウコンパレータの出力を積分する。
積分回路６，７．８の出力は。
電圧発生回路９の入力となり、ここで適当な制御のもと
に直流電圧を発生する。電圧発生回路９で発生した直流
電圧は、スイッチ回路１０を経て加算回路２の第２の入
力とな５ 、Ｄ／Ａ変換器１の出力に、バイアスを与え
る様に動作する。
に直流電圧を発生する。電圧発生回路９で発生した直流
電圧は、スイッチ回路１０を経て加算回路２の第２の入
力とな５ 、Ｄ／Ａ変換器１の出力に、バイアスを与え
る様に動作する。
ここで、スイッチ回路１０は、ディジタル入力信号のＭ
ＳＨによって、オン・オフ（ＯＮ−ＯＦＦ’ ） 力制
御されているため、ディジタル入力信号のＭＳＢが”１
＃のときのみ、直流電圧が加算回路２に与えられる。
ＳＨによって、オン・オフ（ＯＮ−ＯＦＦ’ ） 力制
御されているため、ディジタル入力信号のＭＳＢが”１
＃のときのみ、直流電圧が加算回路２に与えられる。
したがって、Ｄ／Ａ変換器１に、出力電圧範囲の中央、
即ち、ここでは入力ディジタル符号が０１１・・・１か
ら１００・・・０に変化する時に微分非直線性があって
も２本発明における自動直線性調整回路によシ改善でき
ることがわかる。
即ち、ここでは入力ディジタル符号が０１１・・・１か
ら１００・・・０に変化する時に微分非直線性があって
も２本発明における自動直線性調整回路によシ改善でき
ることがわかる。
第２図は、自動直線性調整回路が動作する様子をディジ
タル入力信号とアナログ出力信号との対応によって説明
したものである。ここで、理想的なり／Ａ変換器の特性
は、黒丸で示した特性であシ、これを結ぶと一直線にな
る。しかしながら。
タル入力信号とアナログ出力信号との対応によって説明
したものである。ここで、理想的なり／Ａ変換器の特性
は、黒丸で示した特性であシ、これを結ぶと一直線にな
る。しかしながら。
Ｄ／Ａ変換器１の出力電圧範囲の中央に非直線性がある
と、理想特性の上、または下に白丸で示しり様な特性と
なる。３つのウインドウコンノやレータ３，４．５は、
それぞれ０１１・・・１から１００・・・０１に対応す
る２量子化ステツプを３等分した区間、ａ、ｂ、ｃを検
出範囲としているため、各コンパレータの出力がａに偏
っていれば電圧発生回路９の出力を正、コンパレータの
出力がＣに偏っていれば電圧発生回路９の出力を負、ｂ
に偏っていれば、電圧発生回路９の出力を零とすること
によシ、最終的には、総合的な特性を理想特性とするこ
とができる。
と、理想特性の上、または下に白丸で示しり様な特性と
なる。３つのウインドウコンノやレータ３，４．５は、
それぞれ０１１・・・１から１００・・・０１に対応す
る２量子化ステツプを３等分した区間、ａ、ｂ、ｃを検
出範囲としているため、各コンパレータの出力がａに偏
っていれば電圧発生回路９の出力を正、コンパレータの
出力がＣに偏っていれば電圧発生回路９の出力を負、ｂ
に偏っていれば、電圧発生回路９の出力を零とすること
によシ、最終的には、総合的な特性を理想特性とするこ
とができる。
以上説明したように２本発明による自動直線性調整回路
は、Ｄ／Ａ変換器の出力電圧を調べ、その結果を加算回
路にフィードバックし、かつフィードバックをディジタ
ル入力信号のＭＳＢによって制御することによ！＋、Ｄ
／Ａ変換器の出力電圧範囲の中央における微分非直線性
を自動的に改善することができるという効果がある。
は、Ｄ／Ａ変換器の出力電圧を調べ、その結果を加算回
路にフィードバックし、かつフィードバックをディジタ
ル入力信号のＭＳＢによって制御することによ！＋、Ｄ
／Ａ変換器の出力電圧範囲の中央における微分非直線性
を自動的に改善することができるという効果がある。
第１図は本発明の一実施例によるＤ／Ａ変換器用自動直
線性調整回路の構成を示すブロック図。 第２図は本発明の詳細な説明するための、ディジタル入
力信号と、アナログ信号の対応を示した図である。 １・・・Ｄ／Ａ変換器、２・・・加算回路、３，４．５
・・・ウィンドウコンパレータ、６，７，８・・・積分
回路、９・・・電圧発生回路、１０・・・スイッチ回路
。 １０１・・・入力端子、１０２・・・出力端子。
線性調整回路の構成を示すブロック図。 第２図は本発明の詳細な説明するための、ディジタル入
力信号と、アナログ信号の対応を示した図である。 １・・・Ｄ／Ａ変換器、２・・・加算回路、３，４．５
・・・ウィンドウコンパレータ、６，７，８・・・積分
回路、９・・・電圧発生回路、１０・・・スイッチ回路
。 １０１・・・入力端子、１０２・・・出力端子。
Claims (1)
- 【特許請求の範囲】 １、ディジタル入力信号をアナログ信号に変換するディ
ジタル・アナログ変換器の直線性を自動的に調整する回
路に於いて、 前記アナログ信号と調整用電圧とを加算し、加算された
結果を表す加算結果信号を調整された電圧として出力す
る加算回路と、 該調整された電圧と予め設定された複数の電圧とをそれ
ぞれ比較し、比較された結果を表す複数の比較結果信号
を出力する複数のウィンドウコンパレータと、 前記複数の比較結果信号をそれぞれ積分し、積分された
結果を表す複数の積分結果信号を出力する複数の積分回
路と、 前記複数の積分結果信号から直流電圧を発生する電圧発
生回路と、 前記直流電圧を前記ディジタル入力信号の最上位ビット
によってオン・オフし、オン・オフされた出力電圧を前
記調整用電圧として前記加算回路に供給するスイッチ回
路と を有することを特徴とするディジタル・アナログ変換器
用自動直線性調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19606988A JPH0246023A (ja) | 1988-08-08 | 1988-08-08 | ディジタル・アナログ変換器用自動直線性調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19606988A JPH0246023A (ja) | 1988-08-08 | 1988-08-08 | ディジタル・アナログ変換器用自動直線性調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0246023A true JPH0246023A (ja) | 1990-02-15 |
Family
ID=16351681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19606988A Pending JPH0246023A (ja) | 1988-08-08 | 1988-08-08 | ディジタル・アナログ変換器用自動直線性調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0246023A (ja) |
-
1988
- 1988-08-08 JP JP19606988A patent/JPH0246023A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7583210B2 (en) | Differential offset correction circuit | |
| JP2000286705A (ja) | 一定の微分非線形性を備えるアナログ−デジタル変換装置 | |
| EP0761037B1 (en) | Differential amplifier with signal-dependent offset, and multi-step dual-residue analog-to-digital converter including such a differential amplifier | |
| JPH0246023A (ja) | ディジタル・アナログ変換器用自動直線性調整回路 | |
| JP4746792B2 (ja) | Ａ／ｄ変換装置 | |
| JP4472490B2 (ja) | 半導体集積回路およびそのトリミング方法 | |
| JP2004080238A (ja) | Ｄ／ａコンバータ及び自動補正方法 | |
| KR200190642Y1 (ko) | 변환기의 출력 조절 장치 | |
| JP2002261610A (ja) | Ａ／ｄ変換器 | |
| JP2722351B2 (ja) | 撮像信号処理装置 | |
| JPS6161577B2 (ja) | ||
| JPH0547006B2 (ja) | ||
| JP2956119B2 (ja) | 並列型ａ／ｄ変換器 | |
| JPH07106965A (ja) | デジタル波形発生器 | |
| JP3154311B2 (ja) | 入力変換表示装置 | |
| US6297756B1 (en) | Analog-to-digital conversion device | |
| JPS63121320A (ja) | 誤差補正回路付ｄａ変換器 | |
| KR19990017139A (ko) | 차동 증폭기의 직류 오프셋 조정장치 및 방법 | |
| JP2976447B2 (ja) | Ｄ／ａコンバータ | |
| JP3772938B2 (ja) | 利得制御回路 | |
| JPH066227A (ja) | アナログ−デジタルコンバータ | |
| SU1095388A1 (ru) | Цифроаналоговый преобразователь | |
| JP4007840B2 (ja) | Ｄ／ａ変換器を有する制御回路 | |
| JPH0712145B2 (ja) | ディジタル制御発振器 | |
| KR20030072529A (ko) | 디지털/아날로그 컨버터의 오프셋 보정장치 |