JPH0246130A - スイッチングレギュレータの過負荷保護回路 - Google Patents
スイッチングレギュレータの過負荷保護回路Info
- Publication number
- JPH0246130A JPH0246130A JP19490588A JP19490588A JPH0246130A JP H0246130 A JPH0246130 A JP H0246130A JP 19490588 A JP19490588 A JP 19490588A JP 19490588 A JP19490588 A JP 19490588A JP H0246130 A JPH0246130 A JP H0246130A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- voltage
- conduction rate
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は種々の電子装置等に給電する直流安定回路電源
として用いられるスイッチングレギュレータ、すなわち
変圧器の入力側に供給する断続電流の通流率を制御する
ことにより出力側電圧を一定に調整するスイッチングレ
ギュレータを過負荷から保護するための保護回路に関す
る。
として用いられるスイッチングレギュレータ、すなわち
変圧器の入力側に供給する断続電流の通流率を制御する
ことにより出力側電圧を一定に調整するスイッチングレ
ギュレータを過負荷から保護するための保護回路に関す
る。
上述のスイッチングレギュレータから電子装置等の負荷
に対して、それに通する単一ないしは複数個の出力電圧
が供給され−るが、なんらかの原因で負荷回路に短絡が
発生したり負荷に流れる電流が過大になることがあり、
かかる短絡や過電流からスイッチングレギュレータ自体
はもちろん負荷も守るために、従来から過負荷保護回路
がスイッチングレギュレータ内に組み込まれている。第
3図は過負荷保護回路を組み込んだスイッチングレギュ
レータの従来例を示すものである。
に対して、それに通する単一ないしは複数個の出力電圧
が供給され−るが、なんらかの原因で負荷回路に短絡が
発生したり負荷に流れる電流が過大になることがあり、
かかる短絡や過電流からスイッチングレギュレータ自体
はもちろん負荷も守るために、従来から過負荷保護回路
がスイッチングレギュレータ内に組み込まれている。第
3図は過負荷保護回路を組み込んだスイッチングレギュ
レータの従来例を示すものである。
まず、スイッチングレギュレータの概要を説明する0図
示の例では変圧器1としていわゆるフライバック形が用
いられており、入力側回路2は直流の入力電圧v1を受
けてそのスイッチング回路2cによって変圧器lの一次
コイルに流す電流を断続する、この例は2出力の場合で
あって、2個の出力側回路3および4は変圧器lの二次
コイルから受ける断続する誘起電圧をそれぞれダイオー
ド3aおよび4aで整流し、かつ二次コイルのインダク
タンスとキャパシタ3bおよび4bで平滑化した上で、
ふつうは互いに異なる出力電圧Voをそれぞれ出力する
。
示の例では変圧器1としていわゆるフライバック形が用
いられており、入力側回路2は直流の入力電圧v1を受
けてそのスイッチング回路2cによって変圧器lの一次
コイルに流す電流を断続する、この例は2出力の場合で
あって、2個の出力側回路3および4は変圧器lの二次
コイルから受ける断続する誘起電圧をそれぞれダイオー
ド3aおよび4aで整流し、かつ二次コイルのインダク
タンスとキャパシタ3bおよび4bで平滑化した上で、
ふつうは互いに異なる出力電圧Voをそれぞれ出力する
。
出力側回路3がいわば主出力回路であって、制御回路5
0はこの出力側回路3の出力電圧の実際値Vを受け、入
力側回路2のスイッチング回路2Cを操作して実際値V
が所定の目標値になるように変圧器1の入力側に流す断
続@流の通流率を制御する。出力側回路4はいわば軸出
力回路であって、その出力電圧は上の制御回路50によ
り一応は制御されているがその負荷の条件によっては主
出力回路とは別の電圧変動が生じうるので、ふつうは補
助的な電圧制御手段としていわゆる3端子レギユレータ
60が図示のようにこの軸出力回路に組み込まれる。こ
の3端子レギユレータ60は、いわゆるシリーズドロッ
パであるトランジスタ61.そのベース電位設定用のツ
ェナダイオード62およびツェナダイオードTi流とト
ランジスタのベース電流を供給する抵抗63を含む。
0はこの出力側回路3の出力電圧の実際値Vを受け、入
力側回路2のスイッチング回路2Cを操作して実際値V
が所定の目標値になるように変圧器1の入力側に流す断
続@流の通流率を制御する。出力側回路4はいわば軸出
力回路であって、その出力電圧は上の制御回路50によ
り一応は制御されているがその負荷の条件によっては主
出力回路とは別の電圧変動が生じうるので、ふつうは補
助的な電圧制御手段としていわゆる3端子レギユレータ
60が図示のようにこの軸出力回路に組み込まれる。こ
の3端子レギユレータ60は、いわゆるシリーズドロッ
パであるトランジスタ61.そのベース電位設定用のツ
ェナダイオード62およびツェナダイオードTi流とト
ランジスタのベース電流を供給する抵抗63を含む。
過電流や短絡等の過負荷状態を検出するため、出力側回
路3内には電流検出抵抗3Cが挿入されており、それか
ら電itを表す電流信号が制御回路50に与えられる。
路3内には電流検出抵抗3Cが挿入されており、それか
ら電itを表す電流信号が制御回路50に与えられる。
制御回路50は、この電流信号の値か過電流検出のため
の設定値を越えるとき、入力側回路2のスイッチング回
路2Cを介して前述の断続電流の通流率を低下させない
しは抑制するごとにより電流iを制限する。出力側回路
4にも同様に電流検出抵抗4cが挿入されているが、こ
れからの電流信号は3端子レギユレータ60のツェナダ
イオード62を図ではM略に示されたスイッチ64によ
って短絡し゛ζ出力電圧を強制的に降下させるために用
いられる。スイッチ64は所定の動作しきい値をもつト
ランジスタ回路である。
の設定値を越えるとき、入力側回路2のスイッチング回
路2Cを介して前述の断続電流の通流率を低下させない
しは抑制するごとにより電流iを制限する。出力側回路
4にも同様に電流検出抵抗4cが挿入されているが、こ
れからの電流信号は3端子レギユレータ60のツェナダ
イオード62を図ではM略に示されたスイッチ64によ
って短絡し゛ζ出力電圧を強制的に降下させるために用
いられる。スイッチ64は所定の動作しきい値をもつト
ランジスタ回路である。
この第3図の従来例では出力側回路に過電流を検出する
ための電流検出抵抗を挿入しているが、充分な過電流検
出感度を得るには電流検出抵抗の抵抗値をかなり大きく
取る必要があり、この抵抗内に常時電力損失が発生して
スイッチングレギュレータの効率が低下する問題がある
。この例のように出力側回路が複数個あるとき、効率低
下はとくに大きくなる1次の第4図に示す従来例はこの
点の解決を図ったものである。
ための電流検出抵抗を挿入しているが、充分な過電流検
出感度を得るには電流検出抵抗の抵抗値をかなり大きく
取る必要があり、この抵抗内に常時電力損失が発生して
スイッチングレギュレータの効率が低下する問題がある
。この例のように出力側回路が複数個あるとき、効率低
下はとくに大きくなる1次の第4図に示す従来例はこの
点の解決を図ったものである。
第4図には第3図と同じ部分に同じ符号が付けられてお
り、この例では図示のように入力側回路2内に単一の電
流検出抵抗2dが挿入される。ふつうスイッチングレギ
ュレータへの入力電圧Viの方が出力電圧Voよりもず
っと高いので、入力側電流は出力側電流よりもかなり小
さく、過電流時に所望の電圧降下を発生するようにこの
電流検出抵抗2dの抵抗値を選んでも電力損失が少なく
なり、また単一の抵抗で済むことからもスイッチングレ
ギュレータの効率向上に有利になる。
り、この例では図示のように入力側回路2内に単一の電
流検出抵抗2dが挿入される。ふつうスイッチングレギ
ュレータへの入力電圧Viの方が出力電圧Voよりもず
っと高いので、入力側電流は出力側電流よりもかなり小
さく、過電流時に所望の電圧降下を発生するようにこの
電流検出抵抗2dの抵抗値を選んでも電力損失が少なく
なり、また単一の抵抗で済むことからもスイッチングレ
ギュレータの効率向上に有利になる。
上述の第3図の従来例Cは前述のように電流検出抵抗内
の電力損失が大きくスイッチングレギュレータの効率が
低下する問題があったが、第4図の従来例にも短絡電流
がかなり大きくなる問題がまだ残っ′ζいる。以下、こ
れを第2図を参照して説明する。
の電力損失が大きくスイッチングレギュレータの効率が
低下する問題があったが、第4図の従来例にも短絡電流
がかなり大きくなる問題がまだ残っ′ζいる。以下、こ
れを第2図を参照して説明する。
第2図には上述の従来例における過負荷保護時の電圧・
電流特性がBおよびCで示されている。
電流特性がBおよびCで示されている。
特性Bは第3図の出力側回路4の3端子レギユレータ6
0を利用した場合でありで、電流iが定格電流Inより
大きく設定された過電流検出のための設定値ioに達し
たとき、電圧Vが強制的に下げられるので電流lも同時
に減少することになり、従って短絡電流ibは図示のよ
うに定格電流inよりもさらに低い値になる。
0を利用した場合でありで、電流iが定格電流Inより
大きく設定された過電流検出のための設定値ioに達し
たとき、電圧Vが強制的に下げられるので電流lも同時
に減少することになり、従って短絡電流ibは図示のよ
うに定格電流inよりもさらに低い値になる。
これに対して、特性Cは第4図および第3図の出力側回
路3の場合であって、制御回路50は電流検出抵抗2d
ないしは3cで検出された電流lの値が過電流検出設定
値ioを上回ったことをあくまで条件として電流抑制動
作を行なうので、原理上からも短vII電[1cを設定
値io以下に抑えることは不可能で、ふつう短絡:li
流icの値が図のように定格電流inの1.5倍以上に
も増えてしまう。
路3の場合であって、制御回路50は電流検出抵抗2d
ないしは3cで検出された電流lの値が過電流検出設定
値ioを上回ったことをあくまで条件として電流抑制動
作を行なうので、原理上からも短vII電[1cを設定
値io以下に抑えることは不可能で、ふつう短絡:li
流icの値が図のように定格電流inの1.5倍以上に
も増えてしまう。
この短絡時には電圧Vがないので電力損失はあまり大き
くはならないが、短絡電流が変圧器lの二次コイルや整
流ダイオード等を流れるので、これらに大電流に連続的
に耐える定格容量を持たせねばならな(なって非常に不
経済になる。なお、第3図および第4図ではダイオード
3aおよび4aは簡略に単一のダイオードで示されてい
るが、ふつう全波整流回路が用いられるので、最低4個
のダイオードが必要である。また、スイッチングレギュ
レータがフライバック形でない場合は、出力側回路にふ
つう平滑リアクトルを挿入する要があるので、その定格
容量をも増加させなければならないことになる。
くはならないが、短絡電流が変圧器lの二次コイルや整
流ダイオード等を流れるので、これらに大電流に連続的
に耐える定格容量を持たせねばならな(なって非常に不
経済になる。なお、第3図および第4図ではダイオード
3aおよび4aは簡略に単一のダイオードで示されてい
るが、ふつう全波整流回路が用いられるので、最低4個
のダイオードが必要である。また、スイッチングレギュ
レータがフライバック形でない場合は、出力側回路にふ
つう平滑リアクトルを挿入する要があるので、その定格
容量をも増加させなければならないことになる。
本発明は従来技術がもつかかる問題点を解決して、電流
検出抵抗内の電力損失を少なく、かつ短絡電流を小さく
することができるスイッチングレギュレータの過負荷保
護回路を得ることを目的とする。
検出抵抗内の電力損失を少なく、かつ短絡電流を小さく
することができるスイッチングレギュレータの過負荷保
護回路を得ることを目的とする。
(課題を解決するための手段〕
この目的は本発明によれば、冒頭記載のように変圧器の
入力側に供給する断続電流の通流率の制御により出力側
電圧が調整されるスイッチングレ覧 ギュレータを過負荷から保護するための回路を、入力側
電流を検出する電流検出手段と、電流検出手段により検
出された電流値が過電流検出設定値を上回ったとき入力
側断続電流の通流率を抑制する第1の通流率抑制回路と
、出力側電圧を検出する電圧検出手段と、電圧検出手段
により検出された電圧値が所定の下限値を下回ったとき
入力側断続電流の通流率を抑制する第2の通流率抑制回
路とで構成することにより達成される。
入力側に供給する断続電流の通流率の制御により出力側
電圧が調整されるスイッチングレ覧 ギュレータを過負荷から保護するための回路を、入力側
電流を検出する電流検出手段と、電流検出手段により検
出された電流値が過電流検出設定値を上回ったとき入力
側断続電流の通流率を抑制する第1の通流率抑制回路と
、出力側電圧を検出する電圧検出手段と、電圧検出手段
により検出された電圧値が所定の下限値を下回ったとき
入力側断続電流の通流率を抑制する第2の通流率抑制回
路とで構成することにより達成される。
上記構成中の第1および第2の通流率抑制回路は、原理
的には互いに独立にかつ相加的に通流率制限動作を行な
うようにすることができるが、回路構成を筒車化する上
では、第2の通流率抑制回路によって第1の通流率抑制
回路の動作を強めるように、とくに第1の通流率抑制回
路の動作しきい値である過電流検出設定値を下げること
によって強めるようにするのが有利である0両道流率抑
制回路中のそれぞれに行なわせる抑制動作の強さも、所
望の保護特性が得られるように互いに独立に選択するこ
とができるが、多くの場合第2の通流率抑制回路の抑制
動作の方を第1の通流率抑制回路のそれよりも強めるの
が望ましい。
的には互いに独立にかつ相加的に通流率制限動作を行な
うようにすることができるが、回路構成を筒車化する上
では、第2の通流率抑制回路によって第1の通流率抑制
回路の動作を強めるように、とくに第1の通流率抑制回
路の動作しきい値である過電流検出設定値を下げること
によって強めるようにするのが有利である0両道流率抑
制回路中のそれぞれに行なわせる抑制動作の強さも、所
望の保護特性が得られるように互いに独立に選択するこ
とができるが、多くの場合第2の通流率抑制回路の抑制
動作の方を第1の通流率抑制回路のそれよりも強めるの
が望ましい。
本発明では、まず上記構成中の第1の通流率抑制回路に
入力側断続電流の通流率抑制動作を開始させるための過
電流状態を、上記構成にいうように電流検出手段によっ
て変圧器への入力側電流から検出させることにより、電
流検出手段内に発生する電力損失を低く抑える。従って
、本発明の場合のスイッチングレギュレータの効率は前
の第4図の従来例差みに向上される。
入力側断続電流の通流率抑制動作を開始させるための過
電流状態を、上記構成にいうように電流検出手段によっ
て変圧器への入力側電流から検出させることにより、電
流検出手段内に発生する電力損失を低く抑える。従って
、本発明の場合のスイッチングレギュレータの効率は前
の第4図の従来例差みに向上される。
しかし、過電流状態を条件とするこの第1の通流率抑制
回路による通流率の制限動作だけでは、前述のように短
絡電流を過電流検出設定値以下に減少させることは原理
的に不可能なので、本発明においては出力側電圧が入力
側電流の増加とともに減少する特性をもつことに着目し
て、上記構成にいう電圧検出手段と第2の通流率抑制回
路とを設け、電圧検出手段により検出された出力側電圧
が所定の下限値を下回っ吹とき第2の通流率抑制回路に
よって入力側断続電流の通流率をさらに抑制させる。
回路による通流率の制限動作だけでは、前述のように短
絡電流を過電流検出設定値以下に減少させることは原理
的に不可能なので、本発明においては出力側電圧が入力
側電流の増加とともに減少する特性をもつことに着目し
て、上記構成にいう電圧検出手段と第2の通流率抑制回
路とを設け、電圧検出手段により検出された出力側電圧
が所定の下限値を下回っ吹とき第2の通流率抑制回路に
よって入力側断続電流の通流率をさらに抑制させる。
もちろん、スイッチングレギュレータであるからには常
時は出力側電圧が下がると入力側断続電流の通流率を上
げることによって出力側電圧を回復さ゛せるのではある
が、出力電圧値が上記の下限値を下回ったときに限って
、それまでとは逆に通流率を抑制して減少させることに
より出力電圧を低下させる。
時は出力側電圧が下がると入力側断続電流の通流率を上
げることによって出力側電圧を回復さ゛せるのではある
が、出力電圧値が上記の下限値を下回ったときに限って
、それまでとは逆に通流率を抑制して減少させることに
より出力電圧を低下させる。
この電圧検出手段と第2の通流率抑制回路とにより、過
負荷保護回路に過電流状態を条件としない電流抑制効果
を新しく付与することができ、これによって短絡電流を
少な(とも過電流検出設定値以下に制限し、あるいは前
の第2図のBで示したと同等な過負荷保護特性をこれに
もたせて短絡電流を定格電流値以下のごく低い値にまで
減少させることができる。
負荷保護回路に過電流状態を条件としない電流抑制効果
を新しく付与することができ、これによって短絡電流を
少な(とも過電流検出設定値以下に制限し、あるいは前
の第2図のBで示したと同等な過負荷保護特性をこれに
もたせて短絡電流を定格電流値以下のごく低い値にまで
減少させることができる。
以下、図を参照しながら本発明の詳細な説明する。第1
図は本発明による過負荷保護回路の一実施例をスイッチ
ングレギュレータに組み込んだ状態で示すもので、この
例ではスイッチングレギュレータは前の第3図および第
4図と同じくフライバック形でかつ他励形であるが、本
発明回路はもちろんこれに限らずフォワード形や自助形
のスイッチングレギュレータにも同様に適用することが
できる。なお、第1図の第3図および第4図と同じ部分
には同じ符号が付されている。
図は本発明による過負荷保護回路の一実施例をスイッチ
ングレギュレータに組み込んだ状態で示すもので、この
例ではスイッチングレギュレータは前の第3図および第
4図と同じくフライバック形でかつ他励形であるが、本
発明回路はもちろんこれに限らずフォワード形や自助形
のスイッチングレギュレータにも同様に適用することが
できる。なお、第1図の第3図および第4図と同じ部分
には同じ符号が付されている。
第1図において、入力側回路2には変圧器lの一次コイ
ルを流れる入力側電流を断続するスイッチングトランジ
スタ2aとそのベースを駆動する駆動回路2bが含まれ
ており、これらは前の第3図および第4図のスイッチン
グ回路2cに対応するものである。この入力側回路2に
は、本発明における電流検出手段lOの電流検出抵抗1
1が挿入されており、それを流れる入力側電流lを表す
信号を発生するが、入力側電流量が断続電流なので、そ
の平滑回路12ないしはピークホールド回路を介して脈
動のない安定した直流の電流信号の形で電流検出手段I
Oから出力される。
ルを流れる入力側電流を断続するスイッチングトランジ
スタ2aとそのベースを駆動する駆動回路2bが含まれ
ており、これらは前の第3図および第4図のスイッチン
グ回路2cに対応するものである。この入力側回路2に
は、本発明における電流検出手段lOの電流検出抵抗1
1が挿入されており、それを流れる入力側電流lを表す
信号を発生するが、入力側電流量が断続電流なので、そ
の平滑回路12ないしはピークホールド回路を介して脈
動のない安定した直流の電流信号の形で電流検出手段I
Oから出力される。
この実施例においても、スイッチングレギュレータは2
個の出力側回路3および4を変圧器1の出力側に備えて
おり、この例では両出力側回路に本発明にイ、ける電圧
検出手段30が設けβれる。この電圧検出手段30は出
力側回路3について詳しく示されたようにその1対の出
力端子間にフォトカプラ42のフォトダイオード42a
と直列に接続された抵抗31とツェナダイオード32と
からなり、出力電圧Voの値が第2の通流率抑制回路4
0が動作開始する下限値vm以上のときは、ツェナダイ
オード32が導通してフォトダイオード42aが点灯し
ているが、出力電圧Voが下限値vwを下回ると、ツェ
ナダイオード32が不導通状態になってフォトダイオー
ド42aが消灯するようになっている。
個の出力側回路3および4を変圧器1の出力側に備えて
おり、この例では両出力側回路に本発明にイ、ける電圧
検出手段30が設けβれる。この電圧検出手段30は出
力側回路3について詳しく示されたようにその1対の出
力端子間にフォトカプラ42のフォトダイオード42a
と直列に接続された抵抗31とツェナダイオード32と
からなり、出力電圧Voの値が第2の通流率抑制回路4
0が動作開始する下限値vm以上のときは、ツェナダイ
オード32が導通してフォトダイオード42aが点灯し
ているが、出力電圧Voが下限値vwを下回ると、ツェ
ナダイオード32が不導通状態になってフォトダイオー
ド42aが消灯するようになっている。
なお、スイッチングレギュレータの主出力回路であるこ
の出力側回路3については、上のような形で電圧検出回
路30を設ける要は必ずしもなく、そのかわりに出力電
圧の実際値Vを作るための電圧分割回路3dを用いて、
その出力電圧の実際値Vを第2の通流率抑制回路40に
与えるようにすることもできる。
の出力側回路3については、上のような形で電圧検出回
路30を設ける要は必ずしもなく、そのかわりに出力電
圧の実際値Vを作るための電圧分割回路3dを用いて、
その出力電圧の実際値Vを第2の通流率抑制回路40に
与えるようにすることもできる。
しかし、スイッチングレギュレータの軸出力回路である
出力側回路4には、上と同構成の電圧検出手段30を設
けるのが望ましく、その出力電圧値がそれに対する下限
値以上か否かを、これからフォトダイオードの点滅の形
で第2の通流率抑制回路40に送らせる。なお、この出
力側回路4内には前述の3端子レギエレータ60および
その入側のキャパシタ4dが設けられている。
出力側回路4には、上と同構成の電圧検出手段30を設
けるのが望ましく、その出力電圧値がそれに対する下限
値以上か否かを、これからフォトダイオードの点滅の形
で第2の通流率抑制回路40に送らせる。なお、この出
力側回路4内には前述の3端子レギエレータ60および
その入側のキャパシタ4dが設けられている。
第1図には前の第3図および第4図では簡略に示されて
いた制御回路50の内部が示されているので、まずこれ
を簡単に説明する。主出力回路である出力側回路3から
の電圧実際値Vは差動増幅回路5に与えられ、その電圧
目標値νrとの差が例えばPID動作をする電圧調整回
路6に与えられる。
いた制御回路50の内部が示されているので、まずこれ
を簡単に説明する。主出力回路である出力側回路3から
の電圧実際値Vは差動増幅回路5に与えられ、その電圧
目標値νrとの差が例えばPID動作をする電圧調整回
路6に与えられる。
この電圧調整回路6の出力は入力側断続電流の基準通流
率を設定する設定回路7により定電圧Vcから作られた
正の設定電圧と重ね合わされ、ダイオード8aを介して
コンパレータ8の一方の入力に与えられる。
率を設定する設定回路7により定電圧Vcから作られた
正の設定電圧と重ね合わされ、ダイオード8aを介して
コンパレータ8の一方の入力に与えられる。
このコンパレータ8は前述の駆動回路2bに通流率を指
定するスイッチング指令を与えるもので、その他方の人
力にはパルス発生回路9aからのパルスに同期して動作
する三角波発生回路9からその枠内に簡略に示されたよ
うな三角波信号を操り返えして受けており、この例では
三角波信号値が一方の入力に受けている電圧値を上回る
時間だけスイッチングトランジスタ2aをオンさせるこ
とを指定するPln1方式のスイッチング指令を出力す
る。
定するスイッチング指令を与えるもので、その他方の人
力にはパルス発生回路9aからのパルスに同期して動作
する三角波発生回路9からその枠内に簡略に示されたよ
うな三角波信号を操り返えして受けており、この例では
三角波信号値が一方の入力に受けている電圧値を上回る
時間だけスイッチングトランジスタ2aをオンさせるこ
とを指定するPln1方式のスイッチング指令を出力す
る。
従って、電圧実際値Vが目標値vrより高くてコンパレ
ータ8の一方の入力側子が上がると、駆動回路2bに与
えられるスイッチング指令が指定する通流率が下げられ
て出力電圧の減少が指令され、逆に電圧実際値が目標値
より低いときには出力電圧の増加が指令される。
ータ8の一方の入力側子が上がると、駆動回路2bに与
えられるスイッチング指令が指定する通流率が下げられ
て出力電圧の減少が指令され、逆に電圧実際値が目標値
より低いときには出力電圧の増加が指令される。
第1の通流率抑制回路20は、その差動増幅回路21の
正の出力電圧をダイオード8bを介してコンパレータ8
の一方の人力に与えることにより、通流率を減少させる
ものである。差動増幅回路21はその非反転入力に前述
の電流検出回路10からの電流信号値を受け、その反転
入力に過電流検出設定値を受けて常に両値の差を出力す
るが、電流信号値の方が過電流検出設定値より高い過電
流状態であって、従ってその出力電圧が正の場合にのみ
、それがダイオード8bを介してコンパレータ8に与え
られて通流率が抑制される。
正の出力電圧をダイオード8bを介してコンパレータ8
の一方の人力に与えることにより、通流率を減少させる
ものである。差動増幅回路21はその非反転入力に前述
の電流検出回路10からの電流信号値を受け、その反転
入力に過電流検出設定値を受けて常に両値の差を出力す
るが、電流信号値の方が過電流検出設定値より高い過電
流状態であって、従ってその出力電圧が正の場合にのみ
、それがダイオード8bを介してコンパレータ8に与え
られて通流率が抑制される。
この通流率抑制動作の開始点を指定する過電流検出設定
値は、定電圧Vcをうける直列接続の1対の抵抗22お
よび23からなる電圧分割回路によって作られる。ただ
し、この実施例ではこれらの抵抗22および23の間に
第2の通流率抑制回路40のフォトカブラ42のフォト
トランジスタ42bに並列接続された抵抗41が挿入さ
れているが、出力側回路3および4のいずれもその出力
電圧値が第2の通流率抑制回路40が動作を開始する下
限値以上である間は、フォトトランジスタ42bがオン
状態で抵抗41が短絡されているので、過電流検出設定
値は抵抗22と23による分圧比で決められる。
値は、定電圧Vcをうける直列接続の1対の抵抗22お
よび23からなる電圧分割回路によって作られる。ただ
し、この実施例ではこれらの抵抗22および23の間に
第2の通流率抑制回路40のフォトカブラ42のフォト
トランジスタ42bに並列接続された抵抗41が挿入さ
れているが、出力側回路3および4のいずれもその出力
電圧値が第2の通流率抑制回路40が動作を開始する下
限値以上である間は、フォトトランジスタ42bがオン
状態で抵抗41が短絡されているので、過電流検出設定
値は抵抗22と23による分圧比で決められる。
この実施例での第2の通流率抑制回路40は、第1の通
流率抑制回路20の上述の過電流検出設定値を下げるこ
とにより、通流率を抑制するように構成されている。出
力側回路3および4に設けられた電圧検出回路30にフ
ォトダイオード42aが直列接続されたフォトカプラ4
2のフォトトランジスタ42bは、抵抗41に例えば図
示のように接続されており、いずれかの出力側回路の出
力電圧が前述の下限値を下回ると、抵抗41が短絡状態
から釈放されて過電流検出設定値が下がる。これによっ
て、第1の通流率抑制回路20の差動増幅回路21の出
力電圧が上がって、通流率がより強力に抑制されること
になる。この第2の通流率抑制回路40により通流率を
抑制する程度は、もちろん抵抗22.23および41の
抵抗値の比によつて適宜に設定することができる。
流率抑制回路20の上述の過電流検出設定値を下げるこ
とにより、通流率を抑制するように構成されている。出
力側回路3および4に設けられた電圧検出回路30にフ
ォトダイオード42aが直列接続されたフォトカプラ4
2のフォトトランジスタ42bは、抵抗41に例えば図
示のように接続されており、いずれかの出力側回路の出
力電圧が前述の下限値を下回ると、抵抗41が短絡状態
から釈放されて過電流検出設定値が下がる。これによっ
て、第1の通流率抑制回路20の差動増幅回路21の出
力電圧が上がって、通流率がより強力に抑制されること
になる。この第2の通流率抑制回路40により通流率を
抑制する程度は、もちろん抵抗22.23および41の
抵抗値の比によつて適宜に設定することができる。
第2図には以上の本発明による過負荷保護回路によって
得られる保護特性がAで示されている。
得られる保護特性がAで示されている。
入力側回路2に流れる電流lがその定格電流inを越え
て第1の通流率抑制回路20の過電流検出設定値toに
達したとき、第1の通流率抑制回路20の動作が開始さ
れるが、その際の保護特性は前述の特性Cになり、電圧
Vはかなり急激に立ち下がるが電流iはまだ若干増加を
続ける。
て第1の通流率抑制回路20の過電流検出設定値toに
達したとき、第1の通流率抑制回路20の動作が開始さ
れるが、その際の保護特性は前述の特性Cになり、電圧
Vはかなり急激に立ち下がるが電流iはまだ若干増加を
続ける。
特性線Cに沿って電圧Vが下限値V−にまで下がると、
今度は第2の通流率抑制回路40が動作を開始する0図
ではこのこの第2の通流率抑制回路40による抑制を最
大に効かせたときの保護特性がAIで、効果が最小のと
きの保護特性がA2でそれぞれ示されており、本発明に
おいては両特性線間の図にハツチラグを施した範囲の特
性Aを例えば前述の3個の抵抗の抵抗値比の設定によっ
て選択することができる。
今度は第2の通流率抑制回路40が動作を開始する0図
ではこのこの第2の通流率抑制回路40による抑制を最
大に効かせたときの保護特性がAIで、効果が最小のと
きの保護特性がA2でそれぞれ示されており、本発明に
おいては両特性線間の図にハツチラグを施した範囲の特
性Aを例えば前述の3個の抵抗の抵抗値比の設定によっ
て選択することができる。
図かられかるように、第2の通流率抑制回路による最小
効果特性A2は短絡電流が過電流検出設定値ioになる
ように設定するのが望ましく、最大効果特性AIの場合
の短絡電流は前述の特性線Bに対応する低い値まで下げ
ることが可能で、この場合の通流率はlO%程度まで落
とすのが適当である。
効果特性A2は短絡電流が過電流検出設定値ioになる
ように設定するのが望ましく、最大効果特性AIの場合
の短絡電流は前述の特性線Bに対応する低い値まで下げ
ることが可能で、この場合の通流率はlO%程度まで落
とすのが適当である。
なお、出力電圧の下限値vsはふつうその定格値vnを
10%程度下回る値に設定するのがよい。
10%程度下回る値に設定するのがよい。
本発明においては、変圧器の入力側に供給する断続電流
の通流率の制御により出力側電圧が調整されるスイッチ
ングレギュレータの過負荷保護回路を、入力側電流を検
出する電流検出手段と、電流検出手段により検出された
電流値が過電流検出設定値を上回ったとき入力側断続電
流の通流率を抑制する第1の通流率抑制回路と、出力側
電圧を検出する電圧検出手段と、電圧検出手段により検
出された電圧値が所定の下限値を下回ったとき入力側断
続電流の通流率を抑制する第2の通流率抑制回路とで構
成したので、電力損失を電流値の小さな入力側電流を受
ける電流検出手段内で発生する僅かな値に抑えるととも
に、過負荷状態が発生して出力側電圧が下限値を下回る
るまで低下したとき、第2の通流率抑制回路によって入
力側電流の通流率を有効に抑制して短絡電ffi値を過
電流検出設定値以下に減少させることができる。
の通流率の制御により出力側電圧が調整されるスイッチ
ングレギュレータの過負荷保護回路を、入力側電流を検
出する電流検出手段と、電流検出手段により検出された
電流値が過電流検出設定値を上回ったとき入力側断続電
流の通流率を抑制する第1の通流率抑制回路と、出力側
電圧を検出する電圧検出手段と、電圧検出手段により検
出された電圧値が所定の下限値を下回ったとき入力側断
続電流の通流率を抑制する第2の通流率抑制回路とで構
成したので、電力損失を電流値の小さな入力側電流を受
ける電流検出手段内で発生する僅かな値に抑えるととも
に、過負荷状態が発生して出力側電圧が下限値を下回る
るまで低下したとき、第2の通流率抑制回路によって入
力側電流の通流率を有効に抑制して短絡電ffi値を過
電流検出設定値以下に減少させることができる。
本発明によれば、このようにスイッチングレギュレータ
の効率向上とその出力側回路部品の必要定格値の減少と
の要求を同時に満たすことができるほか、実施例からも
わかるように要求に合わせて過負荷保護回路に種々な保
護特性を持たせて、スイッチングレギュレータやその負
荷を損傷や焼損のトラブルから最も合理的かつ安全に守
ることができる。
の効率向上とその出力側回路部品の必要定格値の減少と
の要求を同時に満たすことができるほか、実施例からも
わかるように要求に合わせて過負荷保護回路に種々な保
護特性を持たせて、スイッチングレギュレータやその負
荷を損傷や焼損のトラブルから最も合理的かつ安全に守
ることができる。
第1図および第2図が本発明に関し、第1図は本発明に
よる過負荷保護回路を組み込んだスイッチングレギュレ
ータを例示する回路図、第2図はその保護特性を従来技
術による場合と対比して示す特性線図である。第3図お
よび第4図はそれぞれ異なる従来の過負荷保護回路を組
み込んだスイッチングレギュレータの回路図である0図
において、 l:変圧器、2:入力側回路、2aニスイツチングトラ
ンジスタ、2bニスイツチングトランジスタ駆動回路、
2Cニスイツチング回路、2d:電流検出抵抗、3:出
力側回路ないしは主出力回路、3a:整流ダイオード、
3b:キャパシタ、3C:電流検出抵抗、3d:電圧分
割回路、4:出力側回路ないし軸出力回路、4a:整流
ダイオード、4b=キヤパシタ、4C:電流検出抵抗、
4d:キャパシタ、5:差動増幅回路、6:電圧調整回
路、7:設定回路、8:コンパレータ、 8a、8b:
ダイオード、9 :三角波発生回路、9a:パルス発生
回路、lO:電流検出手段、11:電流検出抵抗、12
:平滑回路、20:第1の通流率抑制回路、21:差動
増幅回路、22゜23:過電流検出値設定抵抗、30:
電圧検出手段、31:抵抗、32:ツェナダイオード、
40:第2の通流率抑制回路、41:抑制効果設定抵抗
、42:フォトカプラ、42a:フォトダイオード、4
2b:フォトトランジスタ、50:制御回路、60:3
端子レギユレータ、61ニジリーズドロツパトランジス
タ、62:ツェナダイオード、63:抵抗、64:トラ
ンジスタスイッチ、A:本発明による保護特性、Al−
通流率抑制効果最大時の保護特性、A2:通流率抑制効
果最小時の保護特性、B、C:従来技術による保護特性
、i:電流、ib、 ic :短絡電流、in:定格電
流、io=過電流検出設定値、vC:定電圧、vi:入
力電圧、vO:出力電圧、■=電圧、v■:第2の通流
率抑制回路が動作開始する下限値、vn:第1図
よる過負荷保護回路を組み込んだスイッチングレギュレ
ータを例示する回路図、第2図はその保護特性を従来技
術による場合と対比して示す特性線図である。第3図お
よび第4図はそれぞれ異なる従来の過負荷保護回路を組
み込んだスイッチングレギュレータの回路図である0図
において、 l:変圧器、2:入力側回路、2aニスイツチングトラ
ンジスタ、2bニスイツチングトランジスタ駆動回路、
2Cニスイツチング回路、2d:電流検出抵抗、3:出
力側回路ないしは主出力回路、3a:整流ダイオード、
3b:キャパシタ、3C:電流検出抵抗、3d:電圧分
割回路、4:出力側回路ないし軸出力回路、4a:整流
ダイオード、4b=キヤパシタ、4C:電流検出抵抗、
4d:キャパシタ、5:差動増幅回路、6:電圧調整回
路、7:設定回路、8:コンパレータ、 8a、8b:
ダイオード、9 :三角波発生回路、9a:パルス発生
回路、lO:電流検出手段、11:電流検出抵抗、12
:平滑回路、20:第1の通流率抑制回路、21:差動
増幅回路、22゜23:過電流検出値設定抵抗、30:
電圧検出手段、31:抵抗、32:ツェナダイオード、
40:第2の通流率抑制回路、41:抑制効果設定抵抗
、42:フォトカプラ、42a:フォトダイオード、4
2b:フォトトランジスタ、50:制御回路、60:3
端子レギユレータ、61ニジリーズドロツパトランジス
タ、62:ツェナダイオード、63:抵抗、64:トラ
ンジスタスイッチ、A:本発明による保護特性、Al−
通流率抑制効果最大時の保護特性、A2:通流率抑制効
果最小時の保護特性、B、C:従来技術による保護特性
、i:電流、ib、 ic :短絡電流、in:定格電
流、io=過電流検出設定値、vC:定電圧、vi:入
力電圧、vO:出力電圧、■=電圧、v■:第2の通流
率抑制回路が動作開始する下限値、vn:第1図
Claims (1)
- 変圧器の入力側に供給する断続電流の通流率の制御に
より出力側電圧が調整されるスイッチングレギュレータ
を過負荷から保護するための回路であって、入力側電流
を検出する電流検出手段と、電流検出手段により検出さ
れた電流値が過電流検出設定値を上回ったとき入力側断
続電流の通流率を抑制する第1の通流率抑制回路と、出
力側電圧を検出する電圧検出手段と、電圧検出手段によ
り検出された電圧値が所定の下限値を下回ったとき入力
側断続電流の通流率を抑制する第2の通流率抑制回路と
を備えてなるスイッチングレギュレータの過負荷保護回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63194905A JP2765704B2 (ja) | 1988-08-04 | 1988-08-04 | スィッチングレギュレータの過負荷保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63194905A JP2765704B2 (ja) | 1988-08-04 | 1988-08-04 | スィッチングレギュレータの過負荷保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0246130A true JPH0246130A (ja) | 1990-02-15 |
| JP2765704B2 JP2765704B2 (ja) | 1998-06-18 |
Family
ID=16332286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63194905A Expired - Fee Related JP2765704B2 (ja) | 1988-08-04 | 1988-08-04 | スィッチングレギュレータの過負荷保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2765704B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5375898A (en) * | 1992-10-27 | 1994-12-27 | Kao Corporation | Article holding arrangement |
| JP2024541754A (ja) * | 2021-11-15 | 2024-11-12 | マーレ インターナショナル ゲゼルシャフト ミット ベシュレンクテル ハフツング | 外部回路をサージ電圧から保護するための方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56152017A (en) * | 1980-04-25 | 1981-11-25 | Mitsubishi Electric Corp | Current controlling system of power source circuit |
| JPS6216066A (ja) * | 1985-07-10 | 1987-01-24 | Origin Electric Co Ltd | 電力変換装置の出力垂下方法 |
| JPS62161588U (ja) * | 1986-04-02 | 1987-10-14 |
-
1988
- 1988-08-04 JP JP63194905A patent/JP2765704B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56152017A (en) * | 1980-04-25 | 1981-11-25 | Mitsubishi Electric Corp | Current controlling system of power source circuit |
| JPS6216066A (ja) * | 1985-07-10 | 1987-01-24 | Origin Electric Co Ltd | 電力変換装置の出力垂下方法 |
| JPS62161588U (ja) * | 1986-04-02 | 1987-10-14 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5375898A (en) * | 1992-10-27 | 1994-12-27 | Kao Corporation | Article holding arrangement |
| JP2024541754A (ja) * | 2021-11-15 | 2024-11-12 | マーレ インターナショナル ゲゼルシャフト ミット ベシュレンクテル ハフツング | 外部回路をサージ電圧から保護するための方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2765704B2 (ja) | 1998-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4521672A (en) | Electronic welding apparatus | |
| US7071667B2 (en) | DC—DC converter | |
| US3521150A (en) | Parallel series voltage regulator with current limiting | |
| JPH03164067A (ja) | 調節されるブロツキング発振式スイツチングレギユレータ用回路装置 | |
| US5907463A (en) | Overcurrent protection circuit | |
| JPH0246130A (ja) | スイッチングレギュレータの過負荷保護回路 | |
| US6577485B2 (en) | Ultra-wide input range power supply for circuit protection devices | |
| JPH08251915A (ja) | スイッチング・レギュレータ | |
| KR100846201B1 (ko) | 선박발전기용 자동전압조정기 | |
| JPH06233533A (ja) | 出力可変型レギュレータの過電流制御回路 | |
| JPH06276734A (ja) | 過電流保護回路 | |
| JPS62135269A (ja) | 突入電流防止回路 | |
| JPS61220012A (ja) | 直流安定化電源装置 | |
| JPH11266580A (ja) | 電源装置 | |
| JPH0284057A (ja) | 直流電源装置 | |
| JPH1169797A (ja) | 直流電源装置 | |
| JP2025102549A (ja) | 直流電源回路 | |
| JP3224947B2 (ja) | 直流電源装置 | |
| JPS61224858A (ja) | Dc―dcコンバータ | |
| JPH0746835A (ja) | スイッチング電源装置およびそれを備えた電子回路装置 | |
| JPS60226770A (ja) | スイツチング電源回路 | |
| JPS6125354Y2 (ja) | ||
| SU1020804A1 (ru) | Стабилизированный источник посто нного напр жени | |
| JPH0591753A (ja) | 電源回路 | |
| JPS6356167A (ja) | スイツチングレギユレ−タの過電流保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |