JPH0247144B2 - Isosetsuteihoshiki - Google Patents
IsosetsuteihoshikiInfo
- Publication number
- JPH0247144B2 JPH0247144B2 JP56207836A JP20783681A JPH0247144B2 JP H0247144 B2 JPH0247144 B2 JP H0247144B2 JP 56207836 A JP56207836 A JP 56207836A JP 20783681 A JP20783681 A JP 20783681A JP H0247144 B2 JPH0247144 B2 JP H0247144B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- data
- clock
- plo
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/422—Synchronisation for ring networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は主局と複数の子局がループ状に接続さ
れてなるデータハイウエイの位相設定方式に関
す。
れてなるデータハイウエイの位相設定方式に関
す。
(2) 技術の背景
従来、前記の如きデータハイウエイにおいて、
複数の各子局は伝送路のジツタ等を抑圧する目的
でPLOを有し、伝送路のクロツクから、PLOの
クロツクに乗り替えるバツフアメモリ等を備えて
いる。
複数の各子局は伝送路のジツタ等を抑圧する目的
でPLOを有し、伝送路のクロツクから、PLOの
クロツクに乗り替えるバツフアメモリ等を備えて
いる。
以上の如きデータシステムにおいて各子局に
て、バツフアメモリの書き込みと読み出しの位相
制御は位相比較を常時行つていて、両者の位相が
接近していれば、何れか一方のタイミングをずら
し、接近していなければ何もしないような方法が
行われていた。しかしこの方法だと、たとえ初期
時、位相が接近していないと判定されても、デー
タシステム稼動中に、PLOの定常位相差のため
に位相が変化し、書き込みと読み出しが接近して
くる場合があり、これがある値まで近づくと書き
込み読み出しが瞬断される欠点があつた。このた
めに両者のクロツク位相関係をPLOの定常位相
誤差を見込んで十分離れた位相に設定し、システ
ム稼動中にデータ信号の瞬断を無くする位相設定
方式が要望されている。
て、バツフアメモリの書き込みと読み出しの位相
制御は位相比較を常時行つていて、両者の位相が
接近していれば、何れか一方のタイミングをずら
し、接近していなければ何もしないような方法が
行われていた。しかしこの方法だと、たとえ初期
時、位相が接近していないと判定されても、デー
タシステム稼動中に、PLOの定常位相差のため
に位相が変化し、書き込みと読み出しが接近して
くる場合があり、これがある値まで近づくと書き
込み読み出しが瞬断される欠点があつた。このた
めに両者のクロツク位相関係をPLOの定常位相
誤差を見込んで十分離れた位相に設定し、システ
ム稼動中にデータ信号の瞬断を無くする位相設定
方式が要望されている。
(3) 従来技術と問題点
第１図はループ状データハイウエイを示す。図
において、主局１よりのフレームデータは伝送路
２を介して各子局３−１〜３−ｎに伝送されてい
る。
において、主局１よりのフレームデータは伝送路
２を介して各子局３−１〜３−ｎに伝送されてい
る。
第２図は上記の一子局３−ｊにて、フレームデ
ータがバツフアメモリに書き込み、或いはバツフ
アメモリよりの読み出しが行われる説明図であ
る。
ータがバツフアメモリに書き込み、或いはバツフ
アメモリよりの読み出しが行われる説明図であ
る。
図において、主局１より伝送路２に伝送された
フレームデータは子局３−Ｊの受信部４に受信さ
れる。該フレームデータはクロツク抽出回路５に
てクロツクパルス（以下クロツクとも記す）が抽
出され、ジツタ等を含んだ該クロツクはPLO６
で整形され、該整形されたクロツクは同期位相制
御回路７、バツフアメモリ８、データ分岐挿入回
路９に入力される。
フレームデータは子局３−Ｊの受信部４に受信さ
れる。該フレームデータはクロツク抽出回路５に
てクロツクパルス（以下クロツクとも記す）が抽
出され、ジツタ等を含んだ該クロツクはPLO６
で整形され、該整形されたクロツクは同期位相制
御回路７、バツフアメモリ８、データ分岐挿入回
路９に入力される。
受信部４のフレームデータはフレーム同期検出
回路１０にて、書き込み位相信号が検出され、該
位相信号で受信部４より出力された受信データが
バツフアメモリ８に書き込まれる。
回路１０にて、書き込み位相信号が検出され、該
位相信号で受信部４より出力された受信データが
バツフアメモリ８に書き込まれる。
フレーム同期検出回路１０検出された位相信号
は同期位相制御回路７に入力され、PLO６で整
形されたクロツクと比較制御され、読み出し用の
位相信号を整形する。該位相信号でバツフアメモ
リより前記フレームデータを読み出す。
は同期位相制御回路７に入力され、PLO６で整
形されたクロツクと比較制御され、読み出し用の
位相信号を整形する。該位相信号でバツフアメモ
リより前記フレームデータを読み出す。
しかし、PLO６の定常位相差によつて位相が
変化した場合、前記両者の位相が接近しバツフア
メモリの書き込み、読み出しが同時に行われるタ
イミングになると、バツフアメモリ８よりのデー
タの読み出しが停止される。この様にデータ信号
の瞬断が生ずる欠点を有する。
変化した場合、前記両者の位相が接近しバツフア
メモリの書き込み、読み出しが同時に行われるタ
イミングになると、バツフアメモリ８よりのデー
タの読み出しが停止される。この様にデータ信号
の瞬断が生ずる欠点を有する。
(4) 発明の目的
本発明は上記の欠点に鑑み、主局より出力され
た同期制御信号により各子局のバツフアメモリの
書き込みと読み出しの位相差をPLOの定常位相
差を見込んで十分離れた位相に設定し、システム
稼動中書き込み読み出しの位相の接近によるデー
タ信号の瞬断を無くした新規な位相設定方式を提
供する。
た同期制御信号により各子局のバツフアメモリの
書き込みと読み出しの位相差をPLOの定常位相
差を見込んで十分離れた位相に設定し、システム
稼動中書き込み読み出しの位相の接近によるデー
タ信号の瞬断を無くした新規な位相設定方式を提
供する。
(5) 発明の構成
この目的は本発明によれば、主局より初期時フ
レームパターン制御回路により、初期時フレーム
同期パターン（以下フレームデータとも記す）を
送出せず、ループ上の全子局を強制的に同期はず
れ状態にし、一定時間後にフレームデータを全子
局に送出し、全子局はフレームデータの検出によ
り、同期はずれ状態より同期確立状態となりフレ
ーム同期検出回路より出力された書き込用位相信
号は同期位相制御回路にてPLO６で整形された
クロツクと比較され、読み出し用位相信号を出力
する。該位相信号は遅延回路にて0（フアイ・ゼ
ロ）遅延され、該0をPLOの定常位相誤差、伝
送路のジツタ等を見込んだ最適位相に設定するこ
とにより達成される。
レームパターン制御回路により、初期時フレーム
同期パターン（以下フレームデータとも記す）を
送出せず、ループ上の全子局を強制的に同期はず
れ状態にし、一定時間後にフレームデータを全子
局に送出し、全子局はフレームデータの検出によ
り、同期はずれ状態より同期確立状態となりフレ
ーム同期検出回路より出力された書き込用位相信
号は同期位相制御回路にてPLO６で整形された
クロツクと比較され、読み出し用位相信号を出力
する。該位相信号は遅延回路にて0（フアイ・ゼ
ロ）遅延され、該0をPLOの定常位相誤差、伝
送路のジツタ等を見込んだ最適位相に設定するこ
とにより達成される。
(6) 発明の実施例
以下、本発明を第３図、第５図の実施例、第４
図のタイムチヤートによつて述べる。
図のタイムチヤートによつて述べる。
第３図の主局１′において、クロツクパルス主
発振器１１のクロツクはフレーム同期信号付加回
路１２を経て伝送路３に送出されている。この状
態では伝送路はフレーム同期が確立されていな
い。クロツクは初期時フレーム同期パターン制御
回路１３に入力され、該制御回路１３に第４図１
に示す制御信号が初期時フレーム同期パターン制
御回路１３に入力される。これにより該回路１３
はフレーム同期パターン（以下フレーム同期信号
とも記す）の送出をt0の期間禁止する第４図２に
示す信号(2)を、フレーム同期信号付加回路１２に
入力する。該回路はデータ信号にフレーム同期パ
ターンを付加（フレームデータとする）する動作
を、該信号(2)のレベルが０の期間（t0）停止し、
１で付加を行い第４図４，４′に示すフレーム同
期パターン４′を有するフレームデータを整形す
る。また、t0の間に伝送路に送出される第４図３
に示すデータにはフレームパターンが付加されて
いない。このため各子局２−１〜２−ｎは同期は
ずれ状態となる。なおこのt0は伝送路上の各子局
が同期はずれとなるのに十分な時間であり、予め
該回路１３に設定されている。
発振器１１のクロツクはフレーム同期信号付加回
路１２を経て伝送路３に送出されている。この状
態では伝送路はフレーム同期が確立されていな
い。クロツクは初期時フレーム同期パターン制御
回路１３に入力され、該制御回路１３に第４図１
に示す制御信号が初期時フレーム同期パターン制
御回路１３に入力される。これにより該回路１３
はフレーム同期パターン（以下フレーム同期信号
とも記す）の送出をt0の期間禁止する第４図２に
示す信号(2)を、フレーム同期信号付加回路１２に
入力する。該回路はデータ信号にフレーム同期パ
ターンを付加（フレームデータとする）する動作
を、該信号(2)のレベルが０の期間（t0）停止し、
１で付加を行い第４図４，４′に示すフレーム同
期パターン４′を有するフレームデータを整形す
る。また、t0の間に伝送路に送出される第４図３
に示すデータにはフレームパターンが付加されて
いない。このため各子局２−１〜２−ｎは同期は
ずれ状態となる。なおこのt0は伝送路上の各子局
が同期はずれとなるのに十分な時間であり、予め
該回路１３に設定されている。
前記フレームデータ４，４′は各子局２−１〜
２−ｎにて受信され、各子局は第４図９に示す同
期はずれより同期状態が確立され、ループは通常
のデータハイウエイとなる。
２−ｎにて受信され、各子局は第４図９に示す同
期はずれより同期状態が確立され、ループは通常
のデータハイウエイとなる。
第５図の子局３′−ｊにおいて、主局１′より送
出された前記フレームデータ４，４′は第２図に
示したと同様手法で受信部４で受信され、第４図
８に示すフレーム同期検出回路１０で検出された
書き込み信号(8)によつてバツフアメモリ８に書き
込まれる。
出された前記フレームデータ４，４′は第２図に
示したと同様手法で受信部４で受信され、第４図
８に示すフレーム同期検出回路１０で検出された
書き込み信号(8)によつてバツフアメモリ８に書き
込まれる。
前記の位相信号(8)は同期位相制御回路７に入力
され、PLO６で整形されたクロツクと比較され
読み出し用の位相信号SRが整形される。
され、PLO６で整形されたクロツクと比較され
読み出し用の位相信号SRが整形される。
該位相信号SRは遅延回路１４で第４図１１に示
す所定の位相量o（遅延位相）遅延され、該位相
信号SRでバツフアメモリ８よりフレームデータを
読み出す。遅延位相oはPLO６の定常位相誤差、
伝送路２のジツタ等を見込んだ値で以後の信号(8)
と(11)はその位相差が最悪でも０（ゼロ）になるこ
とがなく、その変動は全てバツフアメモリ８に吸
収され、データ信号の瞬断が起らない。
す所定の位相量o（遅延位相）遅延され、該位相
信号SRでバツフアメモリ８よりフレームデータを
読み出す。遅延位相oはPLO６の定常位相誤差、
伝送路２のジツタ等を見込んだ値で以後の信号(8)
と(11)はその位相差が最悪でも０（ゼロ）になるこ
とがなく、その変動は全てバツフアメモリ８に吸
収され、データ信号の瞬断が起らない。
以上の如くして、読み出されたデータはデータ
分岐挿入回路９で分岐され、データ端末１５に入
力される。またデータ端末１５のデータはデータ
分岐挿入回路９に挿入され伝送路２に送出され
る。
分岐挿入回路９で分岐され、データ端末１５に入
力される。またデータ端末１５のデータはデータ
分岐挿入回路９に挿入され伝送路２に送出され
る。
(7) 発明の効果
以上本発明によれば、バツフアメモリ読み出し
のフレーム同期パターンを書き込位相より所定の
位相oを初期時に遅延させることによりデータ
ハイウエイにおけるデータ信号の瞬断を無くすこ
とが出来る。
のフレーム同期パターンを書き込位相より所定の
位相oを初期時に遅延させることによりデータ
ハイウエイにおけるデータ信号の瞬断を無くすこ
とが出来る。
第１図はループ状のデータハイウエイ、第２図
は従来例、第３図、第５図は本発明実施例、第４
図は第３図、第５図のタイムチヤートを示す。 図中、１，１′は主局、２は伝送路、３−１〜
３−ｎ，３′−１〜３′−ｎは子局、４は受信部、
５はクロツク抽出回路、６はPLO、７は同期位
相制御回路、８はバツフアメモリ、９はデータ分
岐挿入回路、１０はフレーム同期回路、１１はク
ロツクパルス主発振器、１２はフレーム同期信号
付加回路、１３は初期時フレーム同期パターン制
御回路、１４は遅延回路、１５はデータ端末を示
す。
は従来例、第３図、第５図は本発明実施例、第４
図は第３図、第５図のタイムチヤートを示す。 図中、１，１′は主局、２は伝送路、３−１〜
３−ｎ，３′−１〜３′−ｎは子局、４は受信部、
５はクロツク抽出回路、６はPLO、７は同期位
相制御回路、８はバツフアメモリ、９はデータ分
岐挿入回路、１０はフレーム同期回路、１１はク
ロツクパルス主発振器、１２はフレーム同期信号
付加回路、１３は初期時フレーム同期パターン制
御回路、１４は遅延回路、１５はデータ端末を示
す。
Claims (1)
- １ 主局と複数の子局がループ状に接続され、主
局より送出されるフレームデータは該当の子局に
て位相信号により書き込み、読み出しが行われて
なるデータハイウエイにおいて、前記複数の子局
の夫々にジツタ抑圧用のPLOを有し、伝送路の
クロツクから該PLOのクロツクに乗り替えるバ
ツフアメモリを備えた位相設定方式において、前
記主局の初期フレーム同期パターン制御回路より
所定の時間後、該初期フレーム同期パターンを該
当の子局に送出し、該子局は該初期フレーム同期
パターンを検出し、該検出信号は同期位相制御回
路でPLOのクロツクと比較され、該制御回路よ
り位相信号を出力し、該位相信号は遅延回路に入
力され、該遅延回路より出力される位相信号でバ
ツフアメモリよりフレームデータを読み出すこと
を特徴とした位相設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56207836A JPH0247144B2 (ja) | 1981-12-22 | 1981-12-22 | Isosetsuteihoshiki |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56207836A JPH0247144B2 (ja) | 1981-12-22 | 1981-12-22 | Isosetsuteihoshiki |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58107752A JPS58107752A (ja) | 1983-06-27 |
| JPH0247144B2 true JPH0247144B2 (ja) | 1990-10-18 |
Family
ID=16546320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56207836A Expired - Lifetime JPH0247144B2 (ja) | 1981-12-22 | 1981-12-22 | Isosetsuteihoshiki |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0247144B2 (ja) |
-
1981
- 1981-12-22 JP JP56207836A patent/JPH0247144B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58107752A (ja) | 1983-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5414830A (en) | Apparatus for serialization and deserialization of data, and resultant system for digital transmission of serial data | |
| US20020199124A1 (en) | System and method for synchronizing data transfer across a clock domain boundary | |
| JPH0626330B2 (ja) | デジタル・フレーム同期装置および同期方法 | |
| JPS6214546A (ja) | 準同期バツフア制御方式 | |
| EP0601777B1 (en) | Clock phase adjustment between duplicated clock circuits | |
| JPS594895B2 (ja) | 衛星経由のデジタル伝送の同期方法および装置 | |
| JPS5926136B2 (ja) | クロツク再生回路 | |
| US3906153A (en) | Remote synchronous loop operation over half-duplex communications link | |
| JPS58107752A (ja) | 位相設定方式 | |
| US6246291B1 (en) | Communication device with phase continuous synchronization to an external network | |
| JP2609582B2 (ja) | 伝送系におけるクロック同期方法 | |
| JPH0338128A (ja) | 無瞬断切替方法 | |
| JPH0834457B2 (ja) | 同期式伝送システムの受信カウンタ位相同期回路 | |
| JPH0250665B2 (ja) | ||
| JPS5819056A (ja) | クロツク再生回路 | |
| JPH02262739A (ja) | 双方向リンクを介して情報を伝送する方法と、この方法を実施するための装置 | |
| JP2538779B2 (ja) | 速度変換回路 | |
| JPS60254938A (ja) | 位相整列回路 | |
| JPS59126352A (ja) | デ−タハイウエイ装置 | |
| JPS62279748A (ja) | ビツトバツフア回路 | |
| JPH02135832A (ja) | タイミング生成回路 | |
| JPS6331244A (ja) | ル−プ伝送装置 | |
| JPH0157851B2 (ja) | ||
| JPS63200639A (ja) | フレ−ムアライナ | |
| JPS59221045A (ja) | デ−タ送受信タイミング制御方式 |