JPH0247558A - ピーク電圧保持回路 - Google Patents
ピーク電圧保持回路Info
- Publication number
- JPH0247558A JPH0247558A JP63198310A JP19831088A JPH0247558A JP H0247558 A JPH0247558 A JP H0247558A JP 63198310 A JP63198310 A JP 63198310A JP 19831088 A JP19831088 A JP 19831088A JP H0247558 A JPH0247558 A JP H0247558A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- voltage holding
- circuit
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 98
- 238000007599 discharging Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/04—Measuring peak values or amplitude or envelope of AC or of pulses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はピーク電圧保持回路、特にコンデンサを利用し
たピーク電圧保持回路に関し、しかもホールド特性にリ
ークを持ったピーク電圧保持回路に関する。
たピーク電圧保持回路に関し、しかもホールド特性にリ
ークを持ったピーク電圧保持回路に関する。
コンデンサと増幅器を用いたピーク電圧保持回路は、ア
ナログ入力電圧を整流機能を有する増幅器を介してコン
デンサに印加し、コンデンサが保持している電圧よりも
アナログ入力電圧の方が低い場合には増幅器の整流作用
により回路が導通せずにコンデンサは以前の電圧を保持
し続け、逆にコンデンサが保持している電圧よりもアナ
ログ入力電圧の方が高い場合には増幅器の整流作用によ
り回路が導通してコンデンサをアナログ入力電圧まで充
電することによって、これまでに印加されたアナログ入
力電圧の最大値コンデンサに保持するものである。
ナログ入力電圧を整流機能を有する増幅器を介してコン
デンサに印加し、コンデンサが保持している電圧よりも
アナログ入力電圧の方が低い場合には増幅器の整流作用
により回路が導通せずにコンデンサは以前の電圧を保持
し続け、逆にコンデンサが保持している電圧よりもアナ
ログ入力電圧の方が高い場合には増幅器の整流作用によ
り回路が導通してコンデンサをアナログ入力電圧まで充
電することによって、これまでに印加されたアナログ入
力電圧の最大値コンデンサに保持するものである。
コンデンサと増幅器を用いたピーク電圧保持回路の一例
を第５図に示す。同図中１１は電圧保持コンデンサ、１
３及び１４は増幅器、１５及び１６は整流器、１０はア
ナログ入力電圧ＶＸの入力端子、２０はピーク値電圧Ｖ
、の出力端子である。
を第５図に示す。同図中１１は電圧保持コンデンサ、１
３及び１４は増幅器、１５及び１６は整流器、１０はア
ナログ入力電圧ＶＸの入力端子、２０はピーク値電圧Ｖ
、の出力端子である。
また、増幅器１３及び１４はそれぞれ利得１の非反転増
幅回路を構成し、増幅器１４の出力は増幅器１３の反転
入力端子にも接続されている。
幅回路を構成し、増幅器１４の出力は増幅器１３の反転
入力端子にも接続されている。
以下第５図に従って動作を説明する。まず、入力端子１
０にアナログ入力電圧Ｖｘが印加されると、増幅器１３
の出力電圧ｖ２はＶ工に等しくなる。この時、増幅器１
３の電力電圧ｖ２の値が電圧保持コンデンサ１１が保持
している電圧ｖ１より高い時には整流器１６が導通して
電圧保持コンデンサ１１はさらに充電されることになる
。ところが、整流器を通しての充電であるため電圧保持
コンデンサ１１の電圧Ｖ、は増幅器１３の出力電圧ｖ２
より整流器の閾値電圧ｖＴだけ小さな値、すなわちＶ２
ＶＴまでしか充電されない。
０にアナログ入力電圧Ｖｘが印加されると、増幅器１３
の出力電圧ｖ２はＶ工に等しくなる。この時、増幅器１
３の電力電圧ｖ２の値が電圧保持コンデンサ１１が保持
している電圧ｖ１より高い時には整流器１６が導通して
電圧保持コンデンサ１１はさらに充電されることになる
。ところが、整流器を通しての充電であるため電圧保持
コンデンサ１１の電圧Ｖ、は増幅器１３の出力電圧ｖ２
より整流器の閾値電圧ｖＴだけ小さな値、すなわちＶ２
ＶＴまでしか充電されない。
ところで、増幅器１３の出力電圧Ｖ２はアナログ入力電
圧ｖＸに等しく、かつ増幅器１４の出力電圧Ｖ、は電圧
保持コンデンサ１１の保持している電圧Ｖ、に等しくな
ることから、増幅器１４の出力電圧■２はＶＸ ＶＴ
となる。一方、増幅器１４の出力は増幅器１３０反転入
力端子に帰還されているため、増幅器１３の反転入力端
子の印加電圧は増幅器１４の出力電圧Ｖ１、すなわちＶ
、−ＶＴとなる。増幅器１３の非反転入力端子の印加電
圧はアナログ入力電圧ｖｘであるから、増幅器１３の反
転入力端子と非反転入力端子への印加電圧は不平衡状態
となり、印加電圧の差はＶ、となる。
圧ｖＸに等しく、かつ増幅器１４の出力電圧Ｖ、は電圧
保持コンデンサ１１の保持している電圧Ｖ、に等しくな
ることから、増幅器１４の出力電圧■２はＶＸ ＶＴ
となる。一方、増幅器１４の出力は増幅器１３０反転入
力端子に帰還されているため、増幅器１３の反転入力端
子の印加電圧は増幅器１４の出力電圧Ｖ１、すなわちＶ
、−ＶＴとなる。増幅器１３の非反転入力端子の印加電
圧はアナログ入力電圧ｖｘであるから、増幅器１３の反
転入力端子と非反転入力端子への印加電圧は不平衡状態
となり、印加電圧の差はＶ、となる。
従って、増幅器１３は反転入力端子と非反転入力端子へ
の印加電圧の差によってその出力電圧が変化することに
なる。増幅器１３の出力電圧の変化は増幅器１４を通し
て増幅器１３の反転入力端子に帰還され、増幅器１３の
反転入力端子に印加される電圧がアナログ入力電圧ｖｘ
に等しくなった時点で平衡状態となって増幅器１３の出
力電圧の変化は止まる。最終的に増幅器１３の出力電圧
ｖ２の値は■工＋Ｖ、となり、電圧保持コンデンサ１１
の保持電圧■１の値はｖ２となってアナログ入力電圧に
等しくなる。従って、アナログ入力電圧ｖｘの最大値を
ｖ８ｐとすると電圧保持コンデンサ１１の保持電圧ｖ１
ばｖ８．まで上昇し、同時に増幅器１４の出力電圧Ｖｐ
もｖｘ、まで上昇することになる。この時の増幅器１３
の出力電圧ｖ２は先に述べた増幅器１４からの帰還作用
によってＶｘ、＋ＶＴとなっている。
の印加電圧の差によってその出力電圧が変化することに
なる。増幅器１３の出力電圧の変化は増幅器１４を通し
て増幅器１３の反転入力端子に帰還され、増幅器１３の
反転入力端子に印加される電圧がアナログ入力電圧ｖｘ
に等しくなった時点で平衡状態となって増幅器１３の出
力電圧の変化は止まる。最終的に増幅器１３の出力電圧
ｖ２の値は■工＋Ｖ、となり、電圧保持コンデンサ１１
の保持電圧■１の値はｖ２となってアナログ入力電圧に
等しくなる。従って、アナログ入力電圧ｖｘの最大値を
ｖ８ｐとすると電圧保持コンデンサ１１の保持電圧ｖ１
ばｖ８．まで上昇し、同時に増幅器１４の出力電圧Ｖｐ
もｖｘ、まで上昇することになる。この時の増幅器１３
の出力電圧ｖ２は先に述べた増幅器１４からの帰還作用
によってＶｘ、＋ＶＴとなっている。
次に、アナログ入力電圧ＶＸの値が最大値Ｖ工。
より小さくなると、増幅器１３の出力電圧が■８゜＋ｖ
、より低くなって整流器１６は逆バイアス状態となって
非導通となる。従って入力電圧の変化は電圧保持コンデ
ンサ１１には伝わらず、電圧保持コンデンサはアナログ
入力電圧ｖＸの最大値ｖｘ、の値を保持し続ける。
、より低くなって整流器１６は逆バイアス状態となって
非導通となる。従って入力電圧の変化は電圧保持コンデ
ンサ１１には伝わらず、電圧保持コンデンサはアナログ
入力電圧ｖＸの最大値ｖｘ、の値を保持し続ける。
ところで、整流器１５はアナログ入力電圧ＶＸの値が負
になった時に増幅器１３の出力が負側に振れないように
クランプするものである。
になった時に増幅器１３の出力が負側に振れないように
クランプするものである。
上述した従来のピーク電圧保持回路のホールド特性にリ
ークを持たせる場合には、従来電圧保持コンデンサと並
列に抵抗を接続して電圧保持コンデンサに蓄えた電荷を
徐々に放電させることが行なわれている。このようなリ
ーク回路を第６図に示す。第６図で２１は抵抗で、電圧
保持コンデンサ１１に蓄えられた電荷のリーク経路を構
成する。
ークを持たせる場合には、従来電圧保持コンデンサと並
列に抵抗を接続して電圧保持コンデンサに蓄えた電荷を
徐々に放電させることが行なわれている。このようなリ
ーク回路を第６図に示す。第６図で２１は抵抗で、電圧
保持コンデンサ１１に蓄えられた電荷のリーク経路を構
成する。
１６は電荷の逆流を阻止するためのダイオードで、第５
図に示すダイオード１６と同じものである。
図に示すダイオード１６と同じものである。
抵抗２１の抵抗値は、抵抗２１と電圧保持コンデンサ１
１とで構成されるリーク時定数が必要とされるリーク特
性を満足するように決めるが、通常１０６オーム以上の
高抵抗となる。
１とで構成されるリーク時定数が必要とされるリーク特
性を満足するように決めるが、通常１０６オーム以上の
高抵抗となる。
ところで、リークを持ったピーク電圧保持回路をモノリ
シック集積回路で構成する場合、抵抗値の大きい抵抗素
子を構成するためには特別な工程を必要とし、面積も大
きくなる。また、このような高抵抗は製造上その抵抗値
を一定に保つことがむずかしく、従って製品ごとにリー
ク特性にバラツキを生じやすくこのようなリーク回路の
設計は非常に困難であるという欠点があった。
シック集積回路で構成する場合、抵抗値の大きい抵抗素
子を構成するためには特別な工程を必要とし、面積も大
きくなる。また、このような高抵抗は製造上その抵抗値
を一定に保つことがむずかしく、従って製品ごとにリー
ク特性にバラツキを生じやすくこのようなリーク回路の
設計は非常に困難であるという欠点があった。
本発明によるピーク電圧保持回路は、アナログ入力電圧
の入力手段と電圧を保持する電圧保持コンデンサと、ピ
ーク電圧保持回路にリーク特性を与えるリークコンデン
サと、前記電圧保持コンデンサと前記リークコンデンサ
との間に接続されて前記リークコンデンサへの電荷の流
入を制御する第１のスイッチと、前記電圧保持コンデン
サと前記第１のスイッチとの間に接続されて前記リーク
コンデンサへ流入する電荷の量及び前記電圧保持コンデ
ンサから流出する電荷の量を制御する電流ミラー回路と
、前記リークコンデンサの両端に接続されて前記リーク
コンデンサに蓄えられていた電荷の放電を制御する第２
のスイッチと、前記第１のスイッチと前記第２のスイッ
チの開閉を制御する制御手段と、前記電圧保持コンデン
サが保持している電圧の出力手段とで構成され、前記第
１のスイッチ及び第２のスイッチの開閉を制御する制御
手段は制御信号に従って常に前記第１のスイッチもしく
は前記第２のスイッチのどちらか一方を選択的に閉状態
とするように動作することを特徴とし、前記リークコン
デンサに流入した電荷に見合う量の電荷を電圧保持コン
デンサから流出させる動作をくりかえすことによって、
前記電圧保持コンデンサに蓄えられていた電荷を減少せ
しめ、ピーク電圧保持回路が保持している電圧を徐々に
減少させるようにしたことを特徴とし、前記リークコン
デンサに流入する電荷の量と前記電圧保持コンデンサか
ら流出する電荷の量の比を前記電流ミラー回路で制御す
るようにしたことを特徴とする。
の入力手段と電圧を保持する電圧保持コンデンサと、ピ
ーク電圧保持回路にリーク特性を与えるリークコンデン
サと、前記電圧保持コンデンサと前記リークコンデンサ
との間に接続されて前記リークコンデンサへの電荷の流
入を制御する第１のスイッチと、前記電圧保持コンデン
サと前記第１のスイッチとの間に接続されて前記リーク
コンデンサへ流入する電荷の量及び前記電圧保持コンデ
ンサから流出する電荷の量を制御する電流ミラー回路と
、前記リークコンデンサの両端に接続されて前記リーク
コンデンサに蓄えられていた電荷の放電を制御する第２
のスイッチと、前記第１のスイッチと前記第２のスイッ
チの開閉を制御する制御手段と、前記電圧保持コンデン
サが保持している電圧の出力手段とで構成され、前記第
１のスイッチ及び第２のスイッチの開閉を制御する制御
手段は制御信号に従って常に前記第１のスイッチもしく
は前記第２のスイッチのどちらか一方を選択的に閉状態
とするように動作することを特徴とし、前記リークコン
デンサに流入した電荷に見合う量の電荷を電圧保持コン
デンサから流出させる動作をくりかえすことによって、
前記電圧保持コンデンサに蓄えられていた電荷を減少せ
しめ、ピーク電圧保持回路が保持している電圧を徐々に
減少させるようにしたことを特徴とし、前記リークコン
デンサに流入する電荷の量と前記電圧保持コンデンサか
ら流出する電荷の量の比を前記電流ミラー回路で制御す
るようにしたことを特徴とする。
以下図面に従って本発明の詳細について説明する。第１
図は本発明によるピーク電圧保持回路の一例である。同
図中１０はアナログ入力電圧■工の入力端子、１１は電
圧保持コンデンサ、１３及び１４は増幅器、１５及び１
６は整流器、２０はピーク電圧ｖＰの出力端子である。
図は本発明によるピーク電圧保持回路の一例である。同
図中１０はアナログ入力電圧■工の入力端子、１１は電
圧保持コンデンサ、１３及び１４は増幅器、１５及び１
６は整流器、２０はピーク電圧ｖＰの出力端子である。
また、増幅器１３及び増幅器１４はそれぞれ利得ｌの非
反転増幅回路を構成し、増幅器１４の出力は増幅器１３
の反転入力端子にも接続されている。さらに１２はリー
ク特性を決めるためのリーク用コンデンサ、１７及び１
８はスイッチで制御回路３１によってその開閉が制御さ
れる。５０は電流ミラー回路でトランジスタＭ１とＭ２
及びトランジスタＭ３とＭ４とで構成される。
反転増幅回路を構成し、増幅器１４の出力は増幅器１３
の反転入力端子にも接続されている。さらに１２はリー
ク特性を決めるためのリーク用コンデンサ、１７及び１
８はスイッチで制御回路３１によってその開閉が制御さ
れる。５０は電流ミラー回路でトランジスタＭ１とＭ２
及びトランジスタＭ３とＭ４とで構成される。
以下第１図に従って動作を説明する。まず、入力端子１
０にアナログ入力電圧ｖｘが印加されると増幅器１３の
出力電圧Ｖ２はＶｘに等しくなる。
０にアナログ入力電圧ｖｘが印加されると増幅器１３の
出力電圧Ｖ２はＶｘに等しくなる。
この時増幅器１３の出力電圧ｖ２の値が電圧保持コンデ
ンサ１１が保持している電圧ｖ１より高い時には整流器
１６が導通して電圧保持コンデンサ１１はさらに充電さ
れることになる。ところが整流器６を通しての充電であ
るため、電圧保持コンデンサ１１の電圧ｖ１は増幅器１
３の出力電圧■２より整流器の閾値電圧ｖＴだけ小さな
値、すなわちＶ２ ＶＴまでしか充電されない。とこ
ろで、増幅器１３の出力電圧ｖ２はアナログ入力電圧■
工に等しく、かつ増幅器１４の出力電圧■、は電圧保持
コンデンサ１１が保持している電圧ｖ１に等しくなるこ
とから、増幅器１４の出力電圧■、はｖＸ−ｖＴとなる
。一方、増幅器１４の出力は増幅器１３の反転入力端子
に帰還されているため、増幅器１３０反転入力端子の印
加電圧は増幅器１４の出力電圧Ｖ１、すなわちＶ、−Ｖ
、となる。増幅器１３の非反転入力端子の印加電圧はア
ナログ入力電圧■工であるから、増幅器１３の反転入力
端子と非反転入力端子への印加電圧は不平衡状態となり
、印加電圧の差はＶＴとなる。従って、増幅器１３は反
転入力端子と非反転入力端子への印加電圧の差によって
出力が変化することになる。増幅器１３の出力電圧の変
化は増幅器１４を通して増幅器１３の反転入力端子に帰
還され、増幅器１３の反転入力端子に印加される電圧が
アナログ入力電圧■８に等しくなった時点で平衡状態と
なって増幅器１３の出力電圧の変化は止まる。最終的に
増幅器１３の出力電圧ｖ２の値はｖｘ＋ｖ、となり、電
圧保持コンデンサ１１の保持電圧■１はＶｘとなってア
ナログ入力電圧に等しくなる。従って、アナログ入力電
圧ｖＸの最大値をｖ８．とすると、電圧保持コンデンサ
１１の保持電圧ｖ１はｙ ｘｐまで上昇し、同時に増幅
器１４の出力電圧Ｖ、もｖｘ、まで上昇することになる
。この時の増幅器１３の出力電圧ｖ２は先に述べた増幅
器１４からの帰還作用によってｖｘｐ十ｖＴとなってい
る。次に、アナログ入力電圧ｖＸが最大値Ｖ ｘ ｐよ
り低くなると、増幅器１３の出力電圧ｖ２がＶ ｘ ｐ
より低くなって整流器１６は逆バイアス状態となって非
導通となる。
ンサ１１が保持している電圧ｖ１より高い時には整流器
１６が導通して電圧保持コンデンサ１１はさらに充電さ
れることになる。ところが整流器６を通しての充電であ
るため、電圧保持コンデンサ１１の電圧ｖ１は増幅器１
３の出力電圧■２より整流器の閾値電圧ｖＴだけ小さな
値、すなわちＶ２ ＶＴまでしか充電されない。とこ
ろで、増幅器１３の出力電圧ｖ２はアナログ入力電圧■
工に等しく、かつ増幅器１４の出力電圧■、は電圧保持
コンデンサ１１が保持している電圧ｖ１に等しくなるこ
とから、増幅器１４の出力電圧■、はｖＸ−ｖＴとなる
。一方、増幅器１４の出力は増幅器１３の反転入力端子
に帰還されているため、増幅器１３０反転入力端子の印
加電圧は増幅器１４の出力電圧Ｖ１、すなわちＶ、−Ｖ
、となる。増幅器１３の非反転入力端子の印加電圧はア
ナログ入力電圧■工であるから、増幅器１３の反転入力
端子と非反転入力端子への印加電圧は不平衡状態となり
、印加電圧の差はＶＴとなる。従って、増幅器１３は反
転入力端子と非反転入力端子への印加電圧の差によって
出力が変化することになる。増幅器１３の出力電圧の変
化は増幅器１４を通して増幅器１３の反転入力端子に帰
還され、増幅器１３の反転入力端子に印加される電圧が
アナログ入力電圧■８に等しくなった時点で平衡状態と
なって増幅器１３の出力電圧の変化は止まる。最終的に
増幅器１３の出力電圧ｖ２の値はｖｘ＋ｖ、となり、電
圧保持コンデンサ１１の保持電圧■１はＶｘとなってア
ナログ入力電圧に等しくなる。従って、アナログ入力電
圧ｖＸの最大値をｖ８．とすると、電圧保持コンデンサ
１１の保持電圧ｖ１はｙ ｘｐまで上昇し、同時に増幅
器１４の出力電圧Ｖ、もｖｘ、まで上昇することになる
。この時の増幅器１３の出力電圧ｖ２は先に述べた増幅
器１４からの帰還作用によってｖｘｐ十ｖＴとなってい
る。次に、アナログ入力電圧ｖＸが最大値Ｖ ｘ ｐよ
り低くなると、増幅器１３の出力電圧ｖ２がＶ ｘ ｐ
より低くなって整流器１６は逆バイアス状態となって非
導通となる。
従って入力電圧の変化は電圧保持コンデンサ１１には伝
わらず、電圧保持コンデンサ１１はアナログ入力電圧の
ｖｘの最大値Ｖア、の値を保持し続ける。ところで、整
流器１５はアナログ入力電圧ＶＸが負となった時に増幅
器１３の出力が負側に振れないようにクランプするため
のものである。
わらず、電圧保持コンデンサ１１はアナログ入力電圧の
ｖｘの最大値Ｖア、の値を保持し続ける。ところで、整
流器１５はアナログ入力電圧ＶＸが負となった時に増幅
器１３の出力が負側に振れないようにクランプするため
のものである。
ところで、上述したアナログ入力電圧Ｖ工のピーク電圧
のホールド動作と平行してリーク動作が同時に行なわれ
る。第３図は本発明によるピーク電圧保持回路のリーク
動作を制御するための各制御信号を示したタイミング図
で、それぞれ（１）は制御信号、（２）は第１のスイッ
チの開閉信号、（３）は第２のスイッチの開閉信号、（
４）はホールド出力電圧■、の波形を示している。以下
第１図と第３図に従ってリーク動作について説明する。
のホールド動作と平行してリーク動作が同時に行なわれ
る。第３図は本発明によるピーク電圧保持回路のリーク
動作を制御するための各制御信号を示したタイミング図
で、それぞれ（１）は制御信号、（２）は第１のスイッ
チの開閉信号、（３）は第２のスイッチの開閉信号、（
４）はホールド出力電圧■、の波形を示している。以下
第１図と第３図に従ってリーク動作について説明する。
まず、電圧保持コンデンサ１１が保持している電圧の初
期値をｖｌ。とじ、ｔｏの期間第２のスイッチ１８が閉
じられてリーク用コンデンサ１２に蓄えられている電荷
をすべて放電させる。次にｔｌの期間第２のスイッチが
開き、同時に第１のスイッチ１７が閉じられる。すると
、リーク用コンデンサ１２は電流ミラー回路５０を構成
するトランジスタＭ１を通して充電される。ここでトラ
ンジスタＭ１とトランジスタＭ２はゲートが共通である
ことからトランジスタＭ１に流れた充電電流１１に見合
う電流１２がトランジスタＭ２に流れる。トランジスタ
Ｍ２に流れた電流１□はトランジスタＭ３をも流れ、従
ってトランジスタＭ３とゲートが共通であるトランジス
タＭ４にはトランジスタＭ２とＭ３に流れた電流１２に
見合う電流ｉ３が流れることになる。
期値をｖｌ。とじ、ｔｏの期間第２のスイッチ１８が閉
じられてリーク用コンデンサ１２に蓄えられている電荷
をすべて放電させる。次にｔｌの期間第２のスイッチが
開き、同時に第１のスイッチ１７が閉じられる。すると
、リーク用コンデンサ１２は電流ミラー回路５０を構成
するトランジスタＭ１を通して充電される。ここでトラ
ンジスタＭ１とトランジスタＭ２はゲートが共通である
ことからトランジスタＭ１に流れた充電電流１１に見合
う電流１２がトランジスタＭ２に流れる。トランジスタ
Ｍ２に流れた電流１□はトランジスタＭ３をも流れ、従
ってトランジスタＭ３とゲートが共通であるトランジス
タＭ４にはトランジスタＭ２とＭ３に流れた電流１２に
見合う電流ｉ３が流れることになる。
ところで、トランジスタＭ１のゲート流（Ｌ）をＬいゲ
ート幅（Ｗ）をＷｌとし、トランジスタＭｌのＬとＷを
それぞれＬ ２ 、 Ｗ ２とすると（１）式の関係が
成り立つ。
ート幅（Ｗ）をＷｌとし、トランジスタＭｌのＬとＷを
それぞれＬ ２ 、 Ｗ ２とすると（１）式の関係が
成り立つ。
ここでＬ ＋ ＝ Ｌ ２ 、 ｋ ＋ Ｗ ＋ ＝
Ｗ ２とすると１１と１２との関係は（２）式で表わさ
れる。
Ｗ ２とすると１１と１２との関係は（２）式で表わさ
れる。
同様にトランジスタＭ３のＬとＷをそれぞれＬ３１Ｗ３
、トランジスタＭ４のＬとＷをそれぞれＬ４゜Ｗ４とし
、Ｌ ３ ＝ Ｌ ４ ＝ Ｌ ｌ、 ｋ ２ Ｗ ３
＝ Ｗ ４とすると１２とＩ３との関係は（３）式で
表わされる。
、トランジスタＭ４のＬとＷをそれぞれＬ４゜Ｗ４とし
、Ｌ ３ ＝ Ｌ ４ ＝ Ｌ ｌ、 ｋ ２ Ｗ ３
＝ Ｗ ４とすると１２とＩ３との関係は（３）式で
表わされる。
（２）式、（３）式より１１とＩ３との関係は（４）式
で表わされる。
で表わされる。
以上のようにトランジスタＭ１に流れた充電電流１１と
トランジスタＭ４に流れた電流ｉ、は電流ミラー回路を
構成するトランジスタのゲート幅（Ｗ）の比で決められ
ることになる。
トランジスタＭ４に流れた電流ｉ、は電流ミラー回路を
構成するトランジスタのゲート幅（Ｗ）の比で決められ
ることになる。
トランジスタＭ１に流れた充電電流１１によっテリーク
用コンデンサ１２に蓄えられた電荷Ｑ１□は、リーク用
コンデンサ１２の容量をＣＩ２、トランジスタＭ１の閾
値電圧をＶＴ＋とすると（５）式で表わされる。
用コンデンサ１２に蓄えられた電荷Ｑ１□は、リーク用
コンデンサ１２の容量をＣＩ２、トランジスタＭ１の閾
値電圧をＶＴ＋とすると（５）式で表わされる。
Ｑ１２ ＝ Ｃ１２（ＶＣＣＶＴ＋） −−（
５）従って、トランジスタＭ４に流れる電流ｉ３として
電圧保持コンデンサ１１から流出した電荷ＱＬは、（４
）式、（５）式より（６）式で表わされる。
５）従って、トランジスタＭ４に流れる電流ｉ３として
電圧保持コンデンサ１１から流出した電荷ＱＬは、（４
）式、（５）式より（６）式で表わされる。
ＱＬ＝ ｋ＋ ・ｋｚ ・ＣＩ２ （ＶＣＣＶＴ＋）
−（６）このとき、電圧保持コンデンサ１１が保持し
ている電圧の変化量Ｖｄｌは、電圧保持コンデンサの容
量をＣ１ｌとすると（６）式より（７）式で表わされる
。
−（６）このとき、電圧保持コンデンサ１１が保持し
ている電圧の変化量Ｖｄｌは、電圧保持コンデンサの容
量をＣ１ｌとすると（６）式より（７）式で表わされる
。
ｋｌ ・ ｋ２
・・・・・ （４）
従って、電圧保持コンデンサ１１が保持している電圧の
値はｖ、１だけ下がることになり、このときの電圧の値
Ｖ １、は（８）式で表わされる。
値はｖ、１だけ下がることになり、このときの電圧の値
Ｖ １、は（８）式で表わされる。
Ｖ＋＋ ＝Ｖ＋ｏ Ｖ＋＋＋＝
さらに第３図のｔ２の期間第１のスイッチ１７が開き、
同時に第２のスイッチ１８が閉じられる。
同時に第２のスイッチ１８が閉じられる。
するとｔ、の期間でリーク用コンデンサ１２に蓄えられ
た電荷Ｑ１□がすべて放電され、リーク用コンデンサ１
２に蓄えられている電荷の量は零となる。次にｔ３の期
間第２のスイッチ１８が開き、同時に第１のスイッチ１
７が閉じられる。するとふたたびリーク用コンデンサＣ
Ｉ＋は電流ミラー回路５０を構成するトランジスタＭｌ
を通して充電され、トランジスタＭ１に流れる電流１１
に見合う電流ｉ、がトランジスタＭ４を流れ、電圧保持
コンデンサ１１が保持していた電荷の一部が流出するこ
とになる。このとき電圧保持コンデンサが保持している
電圧の変化量ｖ４□は、前回の動作時と同様に（９）式
で表わされる。
た電荷Ｑ１□がすべて放電され、リーク用コンデンサ１
２に蓄えられている電荷の量は零となる。次にｔ３の期
間第２のスイッチ１８が開き、同時に第１のスイッチ１
７が閉じられる。するとふたたびリーク用コンデンサＣ
Ｉ＋は電流ミラー回路５０を構成するトランジスタＭｌ
を通して充電され、トランジスタＭ１に流れる電流１１
に見合う電流ｉ、がトランジスタＭ４を流れ、電圧保持
コンデンサ１１が保持していた電荷の一部が流出するこ
とになる。このとき電圧保持コンデンサが保持している
電圧の変化量ｖ４□は、前回の動作時と同様に（９）式
で表わされる。
従って、電圧保持コンデンサ１１が保持している電圧は
さらに下がることになりこのときの電圧の値Ｖ１２は０
０）式で表わされる。
さらに下がることになりこのときの電圧の値Ｖ１２は０
０）式で表わされる。
ｖ１□＝■、、 Ｖａ２＝
以上説明してきたように、第２のスイッチ１８と第１の
スイッチ１７のそれぞれ１回の開閉動作によって、電圧
保持コンデンサ１１の容量Ｃ１とリーク用コンデンサ１
２の容量Ｃ１□、電流ミラー回路を構成するトランジス
タ対のゲート幅（Ｗ）の比に１及びに２とで決まる一定
の割合で電圧保持コンデンサ１１が保持している電圧の
値が減少していくことになる。
スイッチ１７のそれぞれ１回の開閉動作によって、電圧
保持コンデンサ１１の容量Ｃ１とリーク用コンデンサ１
２の容量Ｃ１□、電流ミラー回路を構成するトランジス
タ対のゲート幅（Ｗ）の比に１及びに２とで決まる一定
の割合で電圧保持コンデンサ１１が保持している電圧の
値が減少していくことになる。
ところで、ピーク電圧保持回路のリーク特性はこれまで
述べてきた第２のスイッチ１８と第１のスイッチ１７の
それぞれ１回の開閉動作による電圧保持コンデンサ１１
の保持している電圧の値の変化量Ｖ、だけでなく、前記
第２のスイッチ１８と第１のスイッチ１７の開閉動作の
周期ｔｅとによって最終的に決まる。従って、単位時間
内に行なわれる第２のスイッチど第１のスイッチの開閉
動作の回数を多くすれば、すなわち周期ｔ。を短くすれ
ばそれだけ電圧保持コンデンサが保持している電圧の値
の変化を大きくすることができ、みかけ上のリーク時定
数を小さくすることができる。
述べてきた第２のスイッチ１８と第１のスイッチ１７の
それぞれ１回の開閉動作による電圧保持コンデンサ１１
の保持している電圧の値の変化量Ｖ、だけでなく、前記
第２のスイッチ１８と第１のスイッチ１７の開閉動作の
周期ｔｅとによって最終的に決まる。従って、単位時間
内に行なわれる第２のスイッチど第１のスイッチの開閉
動作の回数を多くすれば、すなわち周期ｔ。を短くすれ
ばそれだけ電圧保持コンデンサが保持している電圧の値
の変化を大きくすることができ、みかけ上のリーク時定
数を小さくすることができる。
逆に単位時間内に行なわれる第２のスイッチと第１のス
イッチの開閉動作の回数を少くすれば、すなわち周期１
．を長くすればそれだけ電圧保持コンデンサが保持して
いる電圧の値の変化を小さくすることができ、みかけ上
のリーク時定数を大きくすることができる。また、本発
明によるピーク電圧保持回路のホールド出力電圧ｖＰは
これまでに説明してきたように、第２のスイッチ１８と
第１のスイッチ１７のそれぞれ１回の開閉動作毎に階段
状に変化するが、リーク用コンデンサ１２の容ｉ Ｃｌ
２の値を電圧保持コンデンサ１１の値に比べて小さく
するか、もしくは電流ミラー回路を構成するトランジス
タ対のゲート幅（Ｗ）の比に１及びに２の値を１よりは
るかに小さくすることによって電圧保持コンデンサが保
持している電圧の変化量ｖ６を無視できるほど小さくし
、さらに第２のスイッチと第１のスイッチの開閉周期ｔ
。を小さくすることによってみかけのリーク時定数は同
じでも１回の変化量が小さい比較的変化のなめらかなリ
ーク特性を得ることができる。
イッチの開閉動作の回数を少くすれば、すなわち周期１
．を長くすればそれだけ電圧保持コンデンサが保持して
いる電圧の値の変化を小さくすることができ、みかけ上
のリーク時定数を大きくすることができる。また、本発
明によるピーク電圧保持回路のホールド出力電圧ｖＰは
これまでに説明してきたように、第２のスイッチ１８と
第１のスイッチ１７のそれぞれ１回の開閉動作毎に階段
状に変化するが、リーク用コンデンサ１２の容ｉ Ｃｌ
２の値を電圧保持コンデンサ１１の値に比べて小さく
するか、もしくは電流ミラー回路を構成するトランジス
タ対のゲート幅（Ｗ）の比に１及びに２の値を１よりは
るかに小さくすることによって電圧保持コンデンサが保
持している電圧の変化量ｖ６を無視できるほど小さくし
、さらに第２のスイッチと第１のスイッチの開閉周期ｔ
。を小さくすることによってみかけのリーク時定数は同
じでも１回の変化量が小さい比較的変化のなめらかなリ
ーク特性を得ることができる。
ところで、第１のスイッチと第２のスイッチの開閉は第
３図に示すタイミングで行なわれるが、同図に示すよう
に第１のスイッチの閉期間ｔｌ＋ｔ、・・・・・・と第
２のスイッチの閉期間ｔｏ、 ｔ２・・・・・・とは
重ならないようにする必要がある。このような制御信号
を発生する制御回路の一例を第２図に示す。第２図でＣ
Ｄは期間信号を遅らせるためのコンデンサである。
３図に示すタイミングで行なわれるが、同図に示すよう
に第１のスイッチの閉期間ｔｌ＋ｔ、・・・・・・と第
２のスイッチの閉期間ｔｏ、 ｔ２・・・・・・とは
重ならないようにする必要がある。このような制御信号
を発生する制御回路の一例を第２図に示す。第２図でＣ
Ｄは期間信号を遅らせるためのコンデンサである。
第４図は本発明によるピーク電圧保持回路の別の実施例
である。第４図で１１は電圧保持フンデンサ、１４は増
幅器、１９は比較器、３２〜３４はインバータ、３５，
３７．３９はそれぞれＰ型ＭＯ３）ランジスタ、３６，
３８．４０はそれぞれｎ型ＭＯ３）ランジスタで、３５
と３６．３７と３８．３９と４０はそれぞれ相補型ＭＯ
Ｓスイッチを構成し、３７と３８とで構成されるスイッ
チは第１図に示す第１のスイッチに相当し３９と４０と
で構成されるスイッチは同じく第２のスイッチに相当す
る。、１２はリーク用コンデンサ、５０は電流ミラー回
路、３１は第１のスイッチ及び第２のスイッチの開閉を
制御するための制御回路である。
である。第４図で１１は電圧保持フンデンサ、１４は増
幅器、１９は比較器、３２〜３４はインバータ、３５，
３７．３９はそれぞれＰ型ＭＯ３）ランジスタ、３６，
３８．４０はそれぞれｎ型ＭＯ３）ランジスタで、３５
と３６．３７と３８．３９と４０はそれぞれ相補型ＭＯ
Ｓスイッチを構成し、３７と３８とで構成されるスイッ
チは第１図に示す第１のスイッチに相当し３９と４０と
で構成されるスイッチは同じく第２のスイッチに相当す
る。、１２はリーク用コンデンサ、５０は電流ミラー回
路、３１は第１のスイッチ及び第２のスイッチの開閉を
制御するための制御回路である。
第４図のピーク電圧保持回路は、アナログ入力端子１０
と電圧保持コンデンサ１１との間にスイッチを設け、ア
ナログ入力電圧ＶＸと電圧保持コンデンサ１１が保持し
ている電圧ｖ１との大小を比較器１９で比較判定し、比
較器１９の出力でＰ型ＭＯＳトランジスタ３５とｎ型Ｍ
Ｏ３）ランジスタ３６とで構成されるスイッチの開閉を
制御することによってアナログ入力電圧ＶＸの最大値Ｖ
ｘ ｐを電圧保持コンデンサ１１で保持するものであ
って、リーク動作は第１図に示したピーク電圧保持回路
と同様に行なわれる。
と電圧保持コンデンサ１１との間にスイッチを設け、ア
ナログ入力電圧ＶＸと電圧保持コンデンサ１１が保持し
ている電圧ｖ１との大小を比較器１９で比較判定し、比
較器１９の出力でＰ型ＭＯＳトランジスタ３５とｎ型Ｍ
Ｏ３）ランジスタ３６とで構成されるスイッチの開閉を
制御することによってアナログ入力電圧ＶＸの最大値Ｖ
ｘ ｐを電圧保持コンデンサ１１で保持するものであ
って、リーク動作は第１図に示したピーク電圧保持回路
と同様に行なわれる。
以上説明してきたように、本発明は電圧を保持する電圧
保持コンデンサとピーク電圧保持回路にリーク特性を与
えるためのリーク用コンデンサとの間に第１のスイッチ
を設け、さらに前記電圧保持コンデンサと前記第１のス
イッチとの間に電流ミラー回路を設け、さらにリーク用
コンデンサの両端に第２のスイッチを設け、前記第１の
スイッチと前記第２のスイッチを交互に開閉することに
よって、従来のピーク電圧保持回路のように高抵抗を用
いたリーク経路を構成する必要もなく、しかも電流ミラ
ー回路を構成するトランジスタ対のゲート幅の比を変え
ることによって電圧保持コンデンサとリーク用コンデン
サの容量比を極端に大きくしなくても所定のリーク時定
数が得られるためモノリシック集積回路する場合に設計
精度の高いリーク特性を得ることができる。しかも本発
明は、電圧保持コンデンサの容量とリーク用コンデンサ
の容量の比を変える、もしくは電流ミラー回路を構成す
るトランジスタ対のゲート幅の比を変えることによって
みかけのり−ク時定数を変えることができ、さらに第１
のスイッチと第２のスイッチの開閉動作の周期を変える
ことによってもみかけのリーク時定数を変えることがで
きるなど設計の自由度が大きく、本発明のもたらす効果
は非常に大きい。
保持コンデンサとピーク電圧保持回路にリーク特性を与
えるためのリーク用コンデンサとの間に第１のスイッチ
を設け、さらに前記電圧保持コンデンサと前記第１のス
イッチとの間に電流ミラー回路を設け、さらにリーク用
コンデンサの両端に第２のスイッチを設け、前記第１の
スイッチと前記第２のスイッチを交互に開閉することに
よって、従来のピーク電圧保持回路のように高抵抗を用
いたリーク経路を構成する必要もなく、しかも電流ミラ
ー回路を構成するトランジスタ対のゲート幅の比を変え
ることによって電圧保持コンデンサとリーク用コンデン
サの容量比を極端に大きくしなくても所定のリーク時定
数が得られるためモノリシック集積回路する場合に設計
精度の高いリーク特性を得ることができる。しかも本発
明は、電圧保持コンデンサの容量とリーク用コンデンサ
の容量の比を変える、もしくは電流ミラー回路を構成す
るトランジスタ対のゲート幅の比を変えることによって
みかけのり−ク時定数を変えることができ、さらに第１
のスイッチと第２のスイッチの開閉動作の周期を変える
ことによってもみかけのリーク時定数を変えることがで
きるなど設計の自由度が大きく、本発明のもたらす効果
は非常に大きい。
ホールド電圧出力端子、１３，１
１１・・・・・・電圧保持コンデンサ、１コンデンサ、
１７・・・・・・第１のスイ第２のスイッチ、５０・・
・・・・電流ミ・・・・・・制御回路。
１７・・・・・・第１のスイ第２のスイッチ、５０・・
・・・・電流ミ・・・・・・制御回路。
Claims (1)
- アナログ入力電圧の入力手段と、入力されたアナログ電
圧の最大値を保持する電圧保持コンデンサと、前記電圧
保持コンデンサの両端に接続するリーク回路と、前記リ
ーク回路の動作を制御するための制御回路と、前記電圧
保持コンデンサが保持している電圧を外部へ出力するた
めの出力手段とで構成されたピーク電圧保持回路におい
て、前記リーク回路が電流ミラー回路とコンデンサとス
イッチとで構成されていることを特徴とし、しかも前記
電圧保持コンデンサが蓄えている電荷の一部を放電させ
る動作をくりかえすことによって前記電圧保持コンデン
サに蓄えられている電荷を除々に減少せしめ、前記電圧
保持コンデンサが保持している電圧を徐々に低下させる
ようにしたことを特徴とするピーク電圧保持回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198310A JP2503598B2 (ja) | 1988-08-08 | 1988-08-08 | ピ―ク電圧保持回路 |
| US07/385,818 US4987323A (en) | 1988-08-08 | 1989-07-27 | Peak voltage holding circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198310A JP2503598B2 (ja) | 1988-08-08 | 1988-08-08 | ピ―ク電圧保持回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0247558A true JPH0247558A (ja) | 1990-02-16 |
| JP2503598B2 JP2503598B2 (ja) | 1996-06-05 |
Family
ID=16389004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63198310A Expired - Lifetime JP2503598B2 (ja) | 1988-08-08 | 1988-08-08 | ピ―ク電圧保持回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4987323A (ja) |
| JP (1) | JP2503598B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03295472A (ja) * | 1990-04-13 | 1991-12-26 | Rohm Co Ltd | オーディオ信号のピークホールド回路 |
| JP2010028215A (ja) * | 2008-07-15 | 2010-02-04 | Toyota Central R&D Labs Inc | ホールド回路 |
| JP2011009938A (ja) * | 2009-06-24 | 2011-01-13 | Toyota Central R&D Labs Inc | ホールド回路 |
| JP2012174291A (ja) * | 2011-02-17 | 2012-09-10 | Toyota Central R&D Labs Inc | ホールド回路 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5216746A (en) * | 1989-02-28 | 1993-06-01 | Fujitsu Limited | Error absorbing system in a neuron computer |
| US5162670A (en) * | 1990-01-26 | 1992-11-10 | Kabushiki Kaisha Toshiba | Sample-and-hold circuit device |
| US5120995A (en) * | 1991-05-29 | 1992-06-09 | Motorola, Inc. | Switched peak detector |
| US5304939A (en) * | 1991-06-28 | 1994-04-19 | Digital Equipment Corporation | Tracking peak detector |
| US5254881A (en) * | 1991-09-16 | 1993-10-19 | At&T Bell Laboratories | Master-slave peak detector |
| JP2739800B2 (ja) * | 1992-08-04 | 1998-04-15 | 日本電気株式会社 | 半導体集積回路 |
| US5381052A (en) * | 1993-07-06 | 1995-01-10 | Digital Equipment Corporation | Peak detector circuit and application in a fiber optic receiver |
| US5886554A (en) * | 1996-03-08 | 1999-03-23 | Texas Instruments Incorporated | Slew-rate limited differential driver with improved skew control |
| US6285342B1 (en) | 1998-10-30 | 2001-09-04 | Intermec Ip Corp. | Radio frequency tag with miniaturized resonant antenna |
| US6384641B1 (en) * | 2001-06-04 | 2002-05-07 | Motorola, Inc. | Signal sampling circuit with high frequency noise immunity and method therefor |
| US7049855B2 (en) * | 2001-06-28 | 2006-05-23 | Intel Corporation | Area efficient waveform evaluation and DC offset cancellation circuits |
| JP2012019523A (ja) * | 2010-07-09 | 2012-01-26 | Asahi Kasei Electronics Co Ltd | 抵抗の誤差訂正を用いるコンパレータベースのバッファ |
| ITMI20112346A1 (it) * | 2011-12-22 | 2013-06-23 | St Microelectronics Srl | Rilevatore di tensione di picco e relativo metodo di generazione di una tensione di inviluppo |
| US9329209B1 (en) | 2014-10-09 | 2016-05-03 | Stmicroelectronics S.R.L. | Peak voltage detector and related method of generating an envelope voltage |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59216063A (ja) * | 1983-05-23 | 1984-12-06 | Mitsubishi Electric Corp | ピ−ク・ホ−ルド回路 |
| JPS61167338A (ja) * | 1985-01-17 | 1986-07-29 | 松下電器産業株式会社 | 急速放電回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5651674A (en) * | 1979-10-03 | 1981-05-09 | Victor Co Of Japan Ltd | Level detecting circuit |
-
1988
- 1988-08-08 JP JP63198310A patent/JP2503598B2/ja not_active Expired - Lifetime
-
1989
- 1989-07-27 US US07/385,818 patent/US4987323A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59216063A (ja) * | 1983-05-23 | 1984-12-06 | Mitsubishi Electric Corp | ピ−ク・ホ−ルド回路 |
| JPS61167338A (ja) * | 1985-01-17 | 1986-07-29 | 松下電器産業株式会社 | 急速放電回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03295472A (ja) * | 1990-04-13 | 1991-12-26 | Rohm Co Ltd | オーディオ信号のピークホールド回路 |
| JP2010028215A (ja) * | 2008-07-15 | 2010-02-04 | Toyota Central R&D Labs Inc | ホールド回路 |
| JP2011009938A (ja) * | 2009-06-24 | 2011-01-13 | Toyota Central R&D Labs Inc | ホールド回路 |
| JP2012174291A (ja) * | 2011-02-17 | 2012-09-10 | Toyota Central R&D Labs Inc | ホールド回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4987323A (en) | 1991-01-22 |
| JP2503598B2 (ja) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0247558A (ja) | ピーク電圧保持回路 | |
| US6097239A (en) | Decoupled switched current temperature circuit with compounded ΔV be | |
| US4851719A (en) | Time constant automatic adjustment circuit for a filter circuit | |
| US4482826A (en) | Programmable delay device | |
| US7292084B2 (en) | Timer circuit with adaptive reference | |
| JPH0235494B2 (ja) | ||
| US4250494A (en) | Charge transfer analog-to-digital converter with precise charge control | |
| JPS5922433A (ja) | 温度補償用回路 | |
| US6657420B1 (en) | Accurate ultra-low current generator | |
| JPS62119A (ja) | 発振器 | |
| US7385439B2 (en) | Analog switch having a minimized external flow of leakage current and switched capacitor filter incorporating the analog switch | |
| JP2573607B2 (ja) | ピ−ク電圧保持回路 | |
| US4009402A (en) | Time expander circuit for a frequency-to-digital converter | |
| JPS647696B2 (ja) | ||
| JPH0668692A (ja) | ピーク電圧保持回路 | |
| JPH06273476A (ja) | 電圧印加電流測定回路 | |
| SU1707789A1 (ru) | Устройство дл контрол сопротивлени резистивного элемента | |
| JP3526103B2 (ja) | 電圧検出器のヒステリシス回路 | |
| JPH0722950A (ja) | Ａｄ変換回路 | |
| JP2921184B2 (ja) | チャージポンプ回路 | |
| JPH0197874A (ja) | ピーク電圧保持回路 | |
| JPS63251820A (ja) | 定電流源回路 | |
| SU980187A1 (ru) | Устройство задержки | |
| JPS6396800A (ja) | Ｃｍｏｓサンプルホ−ルド回路 | |
| SU1571749A1 (ru) | Усилительное устройство |