JPH0247850U - - Google Patents
Info
- Publication number
- JPH0247850U JPH0247850U JP12641688U JP12641688U JPH0247850U JP H0247850 U JPH0247850 U JP H0247850U JP 12641688 U JP12641688 U JP 12641688U JP 12641688 U JP12641688 U JP 12641688U JP H0247850 U JPH0247850 U JP H0247850U
- Authority
- JP
- Japan
- Prior art keywords
- level
- reset signal
- counter
- clock
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
第１図は、本考案の第１の実施例を示すブロツ
ク図、第２図は第１図の詳細を示す回路図、第３
図は第２図のタイミング図、第４図は本考案の第
２の実施例を示す回路図である。 １……カウンタ、２……バツフア、３……1/2
分周器、４……カウンタ、５……比較器、６……
1/2分周器、２１〜２８……Ｄフリツプフロツプ
、３１〜３７……２入力ＸＯＲゲート、４１……
７入力ＯＲゲート、５１〜５２……２入力ＡＮＤ
ゲート、６１……２入力ＯＲゲート、７１……２
入力ＮＯＲゲート、８１……ＮＯＴゲート、１０
１〜１１６……Ｊ−Ｋフリツプフロツプ。
ク図、第２図は第１図の詳細を示す回路図、第３
図は第２図のタイミング図、第４図は本考案の第
２の実施例を示す回路図である。 １……カウンタ、２……バツフア、３……1/2
分周器、４……カウンタ、５……比較器、６……
1/2分周器、２１〜２８……Ｄフリツプフロツプ
、３１〜３７……２入力ＸＯＲゲート、４１……
７入力ＯＲゲート、５１〜５２……２入力ＡＮＤ
ゲート、６１……２入力ＯＲゲート、７１……２
入力ＮＯＲゲート、８１……ＮＯＴゲート、１０
１〜１１６……Ｊ−Ｋフリツプフロツプ。
Claims (1)
- 伝送路上の受信データと受信局が独自で生成す
るシステムクロツクから受信データに同期した受
信クロツクを生成するＤＰＬＬ方式において、受
信データが“０”の間だけ、システムクロツクを
第１のカウンタに出力するバツフアと、リセツト
信号が“Ｌ”レベルになるとカウント値を００に
クリアして、前記リセツト信号が“Ｈ”レベルに
戻つた後第１の1/2分周器から伝達されるクロツ
ク数をカウントする第１のカウンタと、前記リセ
ツト信号が“Ｌ”レベルになるとその全出力を“
Ｌ”レベルとし前記リセツト信号が“Ｈ”レベル
に戻り、かつ前記受信データが“０”から“１”
となると前記第１のカウンタの値を取り込み、そ
の内容を出力、保持するラツチと、前記リセツト
信号が“Ｌ”レベルになるとカウント値を００に
クリアして、前記リセツト信号が“Ｈ”に戻つた
後、前記受信データが“０”から“１”となると
、前記システムクロツクをカウントし、カウント
値が前記ラツチの内容と等しくなるとカウント値
を００として再びカウント動作を行う第２のカウ
ンタと、前記ラツチの内容と前記第２のカウンタ
の内容を比較して、一致すると“Ｌ”レベルを出
力、それ以外は“Ｈ”レベルを出力する比較器と
、前記バツフアから出力される前記システムクロ
ツクを２分周する前記第１の1/2分周器と前期比
較器の出力を２分周し、受信クロツクを出力する
第２の1/2分周器とを含むことを特徴とする受信
クロツク発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12641688U JPH0247850U (ja) | 1988-09-27 | 1988-09-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12641688U JPH0247850U (ja) | 1988-09-27 | 1988-09-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0247850U true JPH0247850U (ja) | 1990-04-03 |
Family
ID=31377922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12641688U Pending JPH0247850U (ja) | 1988-09-27 | 1988-09-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0247850U (ja) |
-
1988
- 1988-09-27 JP JP12641688U patent/JPH0247850U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6347105Y2 (ja) | ||
| CA1090888A (en) | Data buffer retiming circuit | |
| JPH0247850U (ja) | ||
| GB1534053A (en) | Distinguishing valid from invalid transitions in a two level logic signal | |
| ATE31583T1 (de) | Phasendetektor zur verwendung in synchronisationsvorrichtungen. | |
| GB1360148A (en) | Devices for synchronising telegraph signals | |
| JP2764590B2 (ja) | 信号中継装置 | |
| JPS5814107B2 (ja) | デ−タ伝送における受信デ−タ検出方法 | |
| JPH0453081Y2 (ja) | ||
| JPH0644756B2 (ja) | 同期クロツク発生回路 | |
| JPS62160834A (ja) | Ａｉｓ信号受信回路 | |
| KR950001927B1 (ko) | 디지탈 데이타 동기 신호 검출회로 | |
| JPH0311977Y2 (ja) | ||
| JPH0377564U (ja) | ||
| JPS63113344U (ja) | ||
| JPS61103946U (ja) | ||
| JP2605051B2 (ja) | 通信装置 | |
| JPS58188952A (ja) | パラレル・シリアル・デ−タ伝送回路 | |
| JPS6017053U (ja) | 伝送エラ−検出器 | |
| JPH08331189A (ja) | クロック位相同期回路 | |
| JPS60247343A (ja) | 同期クロツク発生回路 | |
| JPH03172037A (ja) | シリアルデータ転送装置 | |
| JPS6056094U (ja) | 音程判別器 | |
| JPH0431845U (ja) | ||
| GB946492A (en) | Improvements in or relating to telegraph systems |