JPH0247919A - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JPH0247919A JPH0247919A JP63197707A JP19770788A JPH0247919A JP H0247919 A JPH0247919 A JP H0247919A JP 63197707 A JP63197707 A JP 63197707A JP 19770788 A JP19770788 A JP 19770788A JP H0247919 A JPH0247919 A JP H0247919A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- turned
- output
- semiconductor integrated
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Logic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔目次〕
概要
産業上の利用分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段
作用
実施例
本発明の一実施例 (第1.2図)発明の効果
〔概要〕
半導体集積回路装置に関し、
所定の命令コードにより出力回路の駆動能力を容易に変
えて性能向上を図ることのできる半導体集積回路装置を
提供することを目的とし、外部回路を駆動する出力回路
と、外部回路の駆動能力に対応する制御信号を出力する
制御回路とを具備し、前記出力回路は、その最終段が複
数の出力トランジスタからなり、該制御信号に従って作
動するトランジスタの組合わせを変えて外部回路の駆動
能力を変えるように構成する。[Detailed Description of the Invention] [Table of Contents] Overview Industrial Field of Application Conventional Technology Problems to be Solved by the Invention Means for Solving the Problems Action Embodiment An Embodiment of the Present Invention (Figure 1.2) Invention [Summary] The purpose of this invention is to provide a semiconductor integrated circuit device that can easily change the driving ability of an output circuit to improve performance by using a predetermined instruction code, and to drive an external circuit. The output circuit includes an output circuit and a control circuit that outputs a control signal corresponding to the driving capacity of an external circuit, the final stage of which is a combination of transistors that operate in accordance with the control signal. The drive capacity of the external circuit is changed by changing the drive capacity of the external circuit.
本発明は、半導体集積回路装置に係り、詳しくは、駆動
能力をコントロールできる半導体集積回路装置に関する
。The present invention relates to a semiconductor integrated circuit device, and more particularly to a semiconductor integrated circuit device whose driving capability can be controlled.
ICの分野における論理回路ではTTLが主流を占め、
内部論理はMO3素子で構成されているるものも殆どは
TTL ICからの入力あるいはTTL ICの駆
動を念頭において設計される。TTL is the mainstream in logic circuits in the IC field,
Although the internal logic is composed of MO3 elements, most of them are designed with input from a TTL IC or drive of a TTL IC in mind.
この場合、特に駆動能力はノイズとの関連もあり、IC
の設計段階から考えなければならない重要な事項の1つ
となっている。In this case, the drive ability is particularly related to noise, and the IC
This is one of the important matters that must be considered from the design stage.
従来の半導体集積回路装置、例えばワンチップマイクロ
コンピュータでは回路の設計段階で出力回路のトランジ
スタの大きさを使用条件に応じて一律に決定し、駆動能
力は一定となっていた。−般に、駆動能力はトランジス
タの大きさによって異なり、トランジスタが大きければ
駆動能力も大きい、一方、駆動能力を大きくすると、ノ
イズが乗りやすいというデメリットもあり、ノイズを抑
制するには駆動能力を小さくする必要がある。特に、出
力信号が“H”から“L”に立下るとき発生するオーバ
シュートはいわゆるグリッジを生じ、後段にも影響を与
えるので好ましくないノイズとなる。したがって、従来
の技術では両者を考慮し、使用上の条件が同一であれば
、設計段階でトランジスタの大きさを所定の値に決めて
いた。In conventional semiconductor integrated circuit devices, such as one-chip microcomputers, the size of transistors in the output circuit is uniformly determined at the circuit design stage according to usage conditions, and the driving capability is constant. - In general, the drive capacity varies depending on the size of the transistor, and the larger the transistor, the greater the drive capacity.On the other hand, increasing the drive capacity also has the disadvantage of increasing noise, so to suppress noise, reduce the drive capacity. There is a need to. In particular, an overshoot that occurs when the output signal falls from "H" to "L" causes a so-called glitch, which affects subsequent stages, resulting in undesirable noise. Therefore, in the conventional technology, the size of the transistor is determined to be a predetermined value at the design stage when the usage conditions are the same, taking both into consideration.
しかしながら、このような従来のマイクロコンピュータ
にあっては、設計段階でトランジスタの能力が決定され
、変えることができない構成となっていたため、ユーザ
の使い道が限られてしまい、広範囲な使用要求に沿い難
いという問題点があった0例えば、製造が終了した後で
あっても、トランジスタ駆動能力を変えることができれ
ば、ノイズとの関連で使用の用途が大きく広がり、性能
向上につながる。However, in such conventional microcomputers, the transistor capacity is determined at the design stage and cannot be changed, which limits the way users can use it and makes it difficult to meet wide-ranging usage requirements. For example, if the transistor driving ability could be changed even after manufacturing has been completed, the range of uses in relation to noise would be greatly expanded, leading to improved performance.
そこで本発明は、所定の命令コードにより出力回路の駆
動能力を容易に変えて性能向上を図ることのできる半導
体集積回路装置を提供することを目的としている。SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor integrated circuit device that can easily change the driving ability of an output circuit using a predetermined instruction code to improve performance.
力を可変とする。Make the force variable.
したがって、駆動能力が容易に変えられ、性能が向上す
る。Therefore, the driving capacity can be easily changed and the performance is improved.
本発明による半導体集積回路装置は上記目的達成のため
、所定の命令コードにより出力回路の駆動能力を容易に
変えて性能向上を図ることのできる半導体集積回路装置
を提供することを目的とし、外部回路を駆動する出力回
路と、外部回路の駆動能力に対応する制御信号を出力す
る制御回路とを具備し、前記出力回路は、その最終段が
複数の出力トランジスタからなり、該制御信号に従って
作動するトランジスタの組合わせを変えて外部回路の駆
動能力を変えるようにしている。In order to achieve the above object, the semiconductor integrated circuit device according to the present invention aims to provide a semiconductor integrated circuit device that can easily change the driving ability of an output circuit using a predetermined instruction code to improve performance. and a control circuit that outputs a control signal corresponding to the driving capability of an external circuit, the final stage of which is comprised of a plurality of output transistors, the transistors operating according to the control signal. By changing the combination of the two, the driving ability of the external circuit can be changed.
本発明では、制御回路から所定の命令コードが出力され
ると、出力回路は最終段の複数のトランジスタの作動の
組合せを変えて外部回路の駆動能〔実施例〕
以下、本発明を図面に基づいて説明する。In the present invention, when a predetermined instruction code is output from the control circuit, the output circuit changes the combination of operations of the plurality of transistors in the final stage to drive the external circuit. I will explain.
第1.2図は本発明に係る半導体集積回路装置の一実施
例を示す図であり、特にワンチップマイクロコンピュー
タに適用した例である。まず、構成を説明する。第1図
において、1はワンチップのマイクロコンビ二一夕であ
り、マイクロコンピュータ1はCPU2、ROM3、R
AM4、IPL A (Ins−truction P
rogram Logic Arrray) 5および
出力ボート回路6〜8を含んで構成される。FIG. 1.2 is a diagram showing an embodiment of the semiconductor integrated circuit device according to the present invention, particularly an example applied to a one-chip microcomputer. First, the configuration will be explained. In FIG. 1, 1 is a one-chip microcomputer, and the microcomputer 1 includes a CPU 2, a ROM 3, and an R
AM4, IPL A (Ins-truction P
Logic Array) 5 and output port circuits 6 to 8.
CPU2はROM3に書き込まれている命令コードをI
PLA5によりデコードして必要な演算処理を実行し、
必要に応じてI PLA5から命令(I)、(II)を
それぞれパスライン9.10を通して出力ボート回路(
出力回路に相当)6〜8に出力する。RAM4はCPU
2の処理に必要なプログラムの格納や、データの一時記
憶等を行う。CPU2 reads the instruction code written in ROM3.
Decode with PLA5 and perform the necessary arithmetic processing,
If necessary, instructions (I) and (II) are sent from the I PLA 5 to the output boat circuit (
Corresponding to the output circuit) Outputs to 6 to 8. RAM4 is CPU
It stores programs necessary for the processing in step 2 and temporarily stores data.
出力ポート回路6〜8はIPLA5からの命令(1)(
If)に基づいて演算結果に対応する2値レベルの信号
を外部に出力する回路であり、その駆動能力は2段階へ
制御可能である。上記CPU2、ROM3、RAM4お
よびIPLA5は全体として制御回路11を構成する。Output port circuits 6 to 8 receive commands (1) (
If), the circuit outputs a binary level signal corresponding to the calculation result to the outside, and its driving ability can be controlled in two stages. The CPU 2, ROM 3, RAM 4, and IPLA 5 collectively constitute a control circuit 11.
ここで、出力ポート回路6〜8は何れも同一の回路であ
り、そのうちの1つ出力ポート回路6を詳細に示すと、
第2図のように表される。第2図において、出力ポート
回路6はNORゲート20を構成するPMO3)ランジ
スタ(以下、PMO3という)21.22およびNMO
3トランジスタ(以下、NMO3という)23.24と
、インバータ25を構成するPMO326およびNMO
S27と、出力トランジスタとしてのNMOS28.2
9と、出力パット30とからなる。NORゲート20は
命令(1)、(n)のノア論理をインバータ25に出力
し、インバータ25は該ノア論理を反転した信号をNM
OS28のゲートに供給する。また、NMOS29のゲ
ートには命令(II)が供給されており、NMOS28
.29はゲート供給信号のレベルに従ってオン/オフし
、出力パッド30に論理を伝達する。この場合、NMO
32BはNMOS29よりも駆動能力の大きいものが用
いられている。命令(I)、(II)は共にハイアクテ
ィブであり、命令(I)が出力ポート回路6に伝達され
るとNMOS28のみがオンし、命令(It)が伝達さ
れるとNMOS28.29が両方ともオンする。Here, the output port circuits 6 to 8 are all the same circuit, and one of them, the output port circuit 6, is shown in detail as follows.
It is expressed as shown in Figure 2. In FIG. 2, the output port circuit 6 includes PMO3) transistors (hereinafter referred to as PMO3) 21 and 22 that constitute the NOR gate 20 and NMO3) transistors (hereinafter referred to as PMO3) 21 and 22 and
3 transistor (hereinafter referred to as NMO3) 23, 24, PMO 326 and NMO that constitute the inverter 25
S27 and NMOS28.2 as output transistor
9 and an output pad 30. The NOR gate 20 outputs the NOR logic of instructions (1) and (n) to the inverter 25, and the inverter 25 outputs a signal obtained by inverting the NOR logic to NM.
Supplied to the gate of OS28. Further, the instruction (II) is supplied to the gate of NMOS29, and NMOS28
.. 29 is turned on/off according to the level of the gate supply signal and transmits logic to the output pad 30. In this case, N.M.O.
The NMOS 32B has a larger driving capacity than the NMOS 29. Instructions (I) and (II) are both high active, and when instruction (I) is transmitted to the output port circuit 6, only NMOS 28 is turned on, and when instruction (It) is transmitted, both NMOS 28 and 29 are turned on. Turn on.
以上の構成において、CPU2の処理要求に基づきRO
M3に書き込まれている命令コードはIPLA5により
デコードされて必要な演算が行われ、IPLA5から命
令(1)又は(II)が適宜出力ボート回路6〜8に送
られる。説明の都合上出力ボート回路6を例にとると、
いま命令(1)がIPLA5から出力ポート回路6に供
給された場合、NORゲート20ではPMO321、P
MO322およびNMOS24がオフ、NMoS23が
オンとなってインバータ25に′″L′″L′″信号れ
、これが反転しH”信号としてNMO32Bのゲートに
印加される。このとき、NMOS29のゲートは”L”
レベルにある。このため、NMOS28がオンして“L
”レベルの論理が出力パッド30から外部のデバイス(
外部回路に相当)に伝達され、NMO32Bの駆動能力
で外部のデバイスが駆動される。In the above configuration, RO
The instruction code written in M3 is decoded by IPLA 5, necessary operations are performed, and instruction (1) or (II) is sent from IPLA 5 to output boat circuits 6 to 8 as appropriate. For convenience of explanation, taking the output boat circuit 6 as an example,
If the command (1) is now supplied from the IPLA 5 to the output port circuit 6, the NOR gate 20 outputs PMO321, P
MO322 and NMOS24 are turned off, NMoS23 is turned on, and a ``L'' signal is sent to the inverter 25, which is inverted and applied as an H'' signal to the gate of NMO32B. At this time, the gate of NMOS29 is “L”
It's on the level. Therefore, NMOS28 turns on and “L”
"The level logic is transferred from the output pad 30 to an external device (
(equivalent to an external circuit), and external devices are driven by the driving ability of the NMO 32B.
一方、命令(n)が出力ポート回路6に供給された場合
、NORゲート20ではPMO322およびNMOS2
4がオン、PMO321およびNMOS23がオフとな
ってインバータ25にL”信号が伝達されるが、結局、
上述の例と同様にNMO32Bがオンする。また、NM
OS29のゲートにも命令(n)がアクティブとなって
H”信号が供給されるため、NMOS29がオンする。On the other hand, when the instruction (n) is supplied to the output port circuit 6, the NOR gate 20 outputs PMO322 and NMOS2.
4 is turned on, PMO 321 and NMOS 23 are turned off, and an L'' signal is transmitted to the inverter 25, but in the end,
NMO32B is turned on similarly to the above example. Also, NM
Since the command (n) becomes active and an H'' signal is supplied to the gate of the OS 29, the NMOS 29 is turned on.
これにより、NMOS28.29が共にオンして外部の
デバイスが大きい駆動能力で駆動される。As a result, both NMOS 28 and 29 are turned on, and the external device is driven with a large driving capability.
このように、命令(1)のときはNMO32Bのみがオ
ンして駆動能力が小さく、命令(II)のときはNMO
32B、29が両方共オンして駆動能力が大きくなる。In this way, when the command (1) is issued, only the NMO32B is turned on and the driving capacity is small, and when the command (II) is issued, the NMO32B is turned on and the driving capacity is small.
32B and 29 are both turned on, increasing the driving capability.
したがって、命令(1)では処理のスピードは遅いが、
ノイズが少な(なる、一方、命令(II)ではスピード
は速いがノイズは多くなる。よって、外部のデバイスに
よって処理スピードとノイズ許容度とを適切に使い分け
れば、ユーザの要求に沿った広範囲を使用が可能になり
、性能向上を図ることができる。Therefore, although the processing speed is slow for instruction (1),
On the other hand, with instruction (II), the speed is fast but the noise is large. Therefore, if you appropriately use the processing speed and noise tolerance depending on the external device, you can use a wide range of applications that meet the user's requirements. It is now possible to use it and improve performance.
なお、上記実施例では2通りの命令を用いて駆動能力を
2段階に変えているが、これに限るものではな(、例え
ば3通り以上の命令により能動能力を3段階以上に変え
ることもできる。Note that in the above embodiment, two types of commands are used to change the driving ability to two levels, but the invention is not limited to this; for example, the active ability can be changed to three or more levels by using three or more types of commands. .
また、上記実施例では出力レベルをプルダウンする例で
あり、これは特にプルダウンするときにグリッジが生じ
昌いという事情を考慮し、このような適用例が多いもの
であるが、本発明はプルアップする場合にも適用は可能
である。また、プルダウン、プルアップの両方を行う場
合にも勿論適用できる。In addition, the above embodiment is an example in which the output level is pulled down, and this takes into account the fact that glitches are likely to occur when pulling down, and is often applied in this way. However, the present invention It can also be applied in cases where Of course, it can also be applied to cases where both pull-down and pull-up are performed.
さらに、本発明はマイクロコンピュータに限らず、他の
デバイスにも適用できる。Furthermore, the present invention is applicable not only to microcomputers but also to other devices.
本発明によれば、所定の命令により出力回路の駆動能力
を容易に変えることができ、ユーザの広範囲な使用要求
に沿って性能向上を図ることができる。According to the present invention, the driving ability of the output circuit can be easily changed by a predetermined command, and performance can be improved in accordance with the wide range of usage requirements of users.
第1.2図は本発明に係る半導体集積回路装置の一実施
例を示す図であり、
第1図はその全体構成図、
第2図はその出力ポート回路の一例を示す図である。
1・・・・・・マイクロコンピュータ、2・・・・・・
CPU。
3・・・・・・ROM。
4・・・・・・RAM。
5・・・・・・IPLA。
6〜8・・・・・・出力ポート回路(出力回路)、11
・・・・・・制御回路。
】 、マイクロコンビ二−り 5 °1pLA2 :C
PU 6〜8 :出力ポート回路(出
力回路)3:ROM 11:制御回路
4 ° RAM
−実方ジ伊jO会刷稗和氏回
第1図1.2 is a diagram showing an embodiment of a semiconductor integrated circuit device according to the present invention, FIG. 1 is a diagram showing its overall configuration, and FIG. 2 is a diagram showing an example of its output port circuit. 1...Microcomputer, 2...
CPU. 3...ROM. 4...RAM. 5... IPLA. 6-8...Output port circuit (output circuit), 11
...control circuit. ] , Microconvenience Store 5°1pLA2 :C
PU 6-8: Output port circuit (output circuit) 3: ROM 11: Control circuit 4 ° RAM
Claims (1)
回路とを具備し、 前記出力回路は、その最終段が複数の出力トランジスタ
からなり、該制御信号に従って作動するトランジスタの
組合わせを変えて外部回路の駆動能力を変えるように構
成されていることを特徴とする半導体集積回路装置。[Claims] An output circuit includes an output circuit that drives an external circuit, and a control circuit that outputs a control signal corresponding to the driving capability of the external circuit, and the final stage of the output circuit includes a plurality of output transistors. , a semiconductor integrated circuit device characterized in that it is configured to change the combination of transistors that operate according to the control signal to change the driving ability of an external circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63197707A JPH0247919A (en) | 1988-08-08 | 1988-08-08 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63197707A JPH0247919A (en) | 1988-08-08 | 1988-08-08 | Semiconductor integrated circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0247919A true JPH0247919A (en) | 1990-02-16 |
Family
ID=16379022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63197707A Pending JPH0247919A (en) | 1988-08-08 | 1988-08-08 | Semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0247919A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0583111A (en) * | 1991-09-24 | 1993-04-02 | Nec Ic Microcomput Syst Ltd | Cmos integrated circuit |
-
1988
- 1988-08-08 JP JP63197707A patent/JPH0247919A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0583111A (en) * | 1991-09-24 | 1993-04-02 | Nec Ic Microcomput Syst Ltd | Cmos integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4354228A (en) | Flexible processor on a single semiconductor substrate using a plurality of arrays | |
| US4697107A (en) | Four-state I/O control circuit | |
| JPS6151243A (en) | Register type operation processor | |
| JPH04236682A (en) | Microcomputer system | |
| CN114818585A (en) | IO circuit suitable for multi-level communication and control method thereof | |
| JPH0247919A (en) | Semiconductor integrated circuit device | |
| JPH0764957A (en) | Timer device | |
| JP2819951B2 (en) | Semiconductor storage device | |
| US6286097B1 (en) | Computer chipset for accessing a conventional read only memory (ROM) | |
| JPS59218561A (en) | Microcomputer | |
| JP3513158B2 (en) | Semiconductor integrated circuit device | |
| JPS59231666A (en) | Peripheral element of microprocessor | |
| JPS6020224A (en) | Semiconductor integrated circuit device | |
| JPH03201821A (en) | Semiconductor integrated circuit device | |
| JPH0471279B2 (en) | ||
| JPS62205441A (en) | Microcomputer | |
| JPH05274257A (en) | Microcomputer | |
| KR900008883Y1 (en) | Bus cycle signal generator | |
| JPH01200438A (en) | Interruption control circuit | |
| JPS6214866B2 (en) | ||
| JPH02135513A (en) | Data processor | |
| KR940007811B1 (en) | Electronic calculator | |
| JPH0535378A (en) | Input and output circuit | |
| JPS58115513A (en) | Frequency variable microcomputer | |
| JPH10143462A (en) | Microcomputer |