JPH0248846A - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit

Info

Publication number
JPH0248846A
JPH0248846A JP20055688A JP20055688A JPH0248846A JP H0248846 A JPH0248846 A JP H0248846A JP 20055688 A JP20055688 A JP 20055688A JP 20055688 A JP20055688 A JP 20055688A JP H0248846 A JPH0248846 A JP H0248846A
Authority
JP
Japan
Prior art keywords
block
circuit
ground line
tuner
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20055688A
Other languages
Japanese (ja)
Other versions
JPH0671065B2 (en
Inventor
Toshiaki Imai
今井 俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP20055688A priority Critical patent/JPH0671065B2/en
Publication of JPH0248846A publication Critical patent/JPH0248846A/en
Publication of JPH0671065B2 publication Critical patent/JPH0671065B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Noise Elimination (AREA)
  • Element Separation (AREA)

Abstract

PURPOSE:To prevent the occurrence of circuit interference by arranging plural 1st and 2nd block areas are arranged alternately. CONSTITUTION:Two (in general, plural number) 1st block areas 31, 32 and two 2nd block areas 33, 34 are arranged alternately. Thus, when an FM tuner circuit being the 1st electronic block circuit is in operation, an AM tuner circuit being the 2nd electronic block circuit is stopped, then the 2nd block areas 33, 34 where AM-RF blocks are AM-IF blocks are integrated respectively reach a high impedance and the mutual interference between the 1st block areas 31, 32 where an FM front end block and an FM-IF block are integrated respectively is prevented.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明はFM/AMチューナ等、信号周波数や信号レベ
ルが異る回路ブロックを同一半導体基板上に形成した半
導体集積回路に関する。
DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention relates to a semiconductor integrated circuit in which circuit blocks such as an FM/AM tuner having different signal frequencies and signal levels are formed on the same semiconductor substrate.

(ロ)従来の技術 TVチューナ、FM/AMチューナ等の電子機器は、R
F (Radio Frequency)信号からオー
ディオ信号を取出す為、機能毎に分割した各回路ブロッ
クの取扱う信号の周波数が異る場合が多い。例えば日本
国内向けのFMチューナだけでも、RF倍信号76〜9
0MHz、中間周波数信号は10.7MHz、そして2
0〜20000Hzのオーディオ信号と、20Hz〜9
0MHzの広範囲の信号を取扱うことになる。
(b) Conventional technology Electronic devices such as TV tuners and FM/AM tuners are
Since the audio signal is extracted from the F (Radio Frequency) signal, the frequency of the signal handled by each circuit block divided by function is often different. For example, an FM tuner for Japan only has an RF signal of 76 to 9
0MHz, the intermediate frequency signal is 10.7MHz, and 2
Audio signals from 0 to 20,000Hz and 20Hz to 9
A wide range of signals of 0 MHz will be handled.

上記FM/AMチューナの一例を第3図に示す、同図に
おし、)て、(1)はFM放送を選局しその受信周波数
信号と局部発振回路(2)の発振周波数信号とを混合回
路(3〉で混合することにより中間周波数に周波数変換
する2M7028121回路、(4)は中間周波数信号
(IF倍信号を増幅・振幅制限し且つこれを検波してオ
ーディオ信号(AF倍信号を得るFM・IF増幅回路、
(5)は例えば特公昭62−21461号に記載されて
いるが如き機能を有するノイズキャンセル回路、(6)
はステレオ放送の場合にLチャンネル、Rチャンネル信
号に復調するマルチプレクス回路、(7)はAM放送を
選局しオーディオ信号を出力するAMチューナ回路であ
る。例えばFM放送受信の場合、アンテナ(8)から入
力し、RF増幅回路(9)で高周波増幅したRF倍信号
2M7028121回路(1)の局部発振回路(2)が
出力する発振周波数信号とを2M7028121回路(
1)の混合回路(3)で混合することにより2M702
8121回路(1)からIF倍信号出力し、該IF倍信
号FM・IF増幅回路(4)の検波回路で検波すること
によl’)FM−IF増幅回路(4)からコンポジット
信号を出力し、マルチプレクス回路(6)によって出力
端子(10)に夫々Lチャンネル、Rチャンネルのオー
ディオ信号を出力する様構成されている。尚、斯る構成
のFMチューナ回路は例えば昭和62年12月10日発
行、「゛88三洋半導体データブック ポータプルオー
ディオ用バイポーラ集積回路編J第152頁に記載され
ている。
An example of the above FM/AM tuner is shown in FIG. The mixing circuit (2M7028121 circuit that converts the frequency to an intermediate frequency by mixing in 3), (4) amplifies and limits the amplitude of the intermediate frequency signal (IF multiplied signal, and detects it to obtain an audio signal (AF multiplied signal) FM/IF amplifier circuit,
(5) is a noise canceling circuit having a function such as that described in Japanese Patent Publication No. 62-21461; (6)
(7) is a multiplex circuit that demodulates L channel and R channel signals in the case of stereo broadcasting, and (7) is an AM tuner circuit that selects AM broadcasting and outputs an audio signal. For example, in the case of FM broadcast reception, the RF multiplied signal input from the antenna (8) and high frequency amplified by the RF amplifier circuit (9) is output from the local oscillation circuit (2) of the 2M7028121 circuit (1). (
By mixing in the mixing circuit (3) of 1), 2M702
By outputting an IF multiplied signal from the 8121 circuit (1) and detecting the IF multiplied signal by the detection circuit of the FM/IF amplifier circuit (4), a composite signal is output from the FM-IF amplifier circuit (4). , a multiplex circuit (6) outputs L channel and R channel audio signals to output terminals (10), respectively. An FM tuner circuit having such a configuration is described, for example, in ``88 Sanyo Semiconductor Data Book, Bipolar Integrated Circuits for Portable Audio Edition, J, page 152, published on December 10, 1988.

ところで、近年の電子機器は増々小型化・高性能化が求
められ、それに伴って第3図の回路はできる限り1チツ
プ化する方向に進んでいる。しかしながら、上記FMチ
ューナの例では2M7028121回路(1)が数十M
Hzの高周波信号を扱う為、不要輻射による他回路への
干渉が生じ易い。
Incidentally, electronic devices in recent years are required to be more and more compact and high-performance, and accordingly, the circuit shown in FIG. 3 is being made into a single chip as much as possible. However, in the above example of the FM tuner, the 2M7028121 circuit (1) is several tens of M
Since it handles high frequency signals of Hz, interference with other circuits is likely to occur due to unnecessary radiation.

また、アンテナ(8)からの微弱レベル信号を取扱う為
、他回路ブロックとの干渉により回路動作が不安定にな
り易く、著しい場合には発振してしまう。その為、2M
7028121回路(1)を含めて1チツプ化すること
は極めて困難であった。
Furthermore, since a weak level signal from the antenna (8) is handled, the circuit operation tends to become unstable due to interference with other circuit blocks, and in severe cases, oscillation occurs. Therefore, 2M
It was extremely difficult to integrate the 7028121 circuit (1) into a single chip.

(ハ)発明が解決しようとする課題 この様に、従来は2M7028121回路(1)をも集
積化することは回路干渉が生じ易い為に極めて困難であ
る欠点があった。
(c) Problems to be Solved by the Invention As described above, conventionally there has been a drawback that it is extremely difficult to integrate the 2M7028121 circuit (1) because circuit interference is likely to occur.

(ニ)課題を解決するための手段 本発明は衛士した欠点に鑑みて成されたもので、所定の
機能を有した第1の電子ブロック回路を複数に分けて集
積した実質的に同一サイズのn個の第1のブロック領域
と、前記第1の電子ブロック回路と機能が異り、同時に
動作しない第2の電子ブロック回路を複数に分けて集積
化した実質的に同一サイズのm個の第2のブロック領域
とを備え、前記n個の第1のブロック領域と前記m個の
第2のブロック領域を交互に配置することで解決するも
のである。
(d) Means for Solving the Problems The present invention has been made in view of the above drawbacks, and consists of a first electronic block circuit having a predetermined function divided into a plurality of integrated circuits of substantially the same size. n first block regions and m-th electronic block circuits of substantially the same size, which are integrated into a plurality of second electronic block circuits that are different in function from the first electronic block circuits and do not operate simultaneously; This problem is solved by alternately arranging the n first block areas and the m second block areas.

(*)作用 本発明によれば、前記第1の電子ブロック回路が動作し
ている時は、前記第2の電子ブロック回路は動作してい
ないので、複数の第1のブロック領域の間の第2のブロ
ック領域は高インピーダンスとなり、複数の第1のブロ
ック領域間の相互干渉を防止することができる。
(*) Effect According to the present invention, when the first electronic block circuit is operating, the second electronic block circuit is not operating. The second block area has high impedance, and mutual interference between the plurality of first block areas can be prevented.

また複数の第1のブロック領域の間の第2のグランドラ
インは、分離領域の吸いとり専用ラインとなり、複数の
第1のブロック領域間の相互干渉を防止することができ
る。
Further, the second ground line between the plurality of first block regions serves as a line exclusively for absorbing the separation region, and it is possible to prevent mutual interference between the plurality of first block regions.

(へ)実施例 以下に本発明の実施例を第1図を参照しながら説明する
(F) EXAMPLE Hereinafter, an example of the present invention will be described with reference to FIG.

先ず第1および第2の電子ブロック回路があり、この第
1および第2の電子ブロック回路を複数に分割して集積
化したn個の第1のブロック領域(31) 、 (32
)とm個の第2のブロック領域(33) 。
First, there are first and second electronic block circuits, and n first block areas (31), (32) are formed by dividing the first and second electronic block circuits into a plurality of parts and integrating them.
) and m second block areas (33).

(34)とがある。There is (34).

このn個の第1のブロック領域(31) 、 (32)
とm個の第2のブロック領域(33) 、 (34)は
、斜線でハツチングされた領域であり、第1のブロック
領域(31) 、 (32)は、FMフロントエンドブ
ロックとFM−I Fブロックであり、第2のブロック
領域(33) 、 (34)は、AM−RFブロックと
AM−I Fブロック領域が形成されている。ここでm
とnは2としたが、2以上でも良い。
These n first block areas (31), (32)
The m second block areas (33) and (34) are hatched areas, and the first block areas (31) and (32) are the FM front end block and the FM-IF block. In the second block areas (33) and (34), an AM-RF block and an AM-IF block area are formed. Here m
Although n is set to 2, it may be 2 or more.

また半導体チップ(35)の上端より、FMフロントエ
ンドブロックが集積された第1のブロック領域(31)
が配置され、次にAM−RFブロックが集積された第2
のブロック領域(33)が配置され、更にFM−I F
ブロックが集積された第1のブロック領域(32)が配
置され、最後にAM−IFブロックが集積された第2の
ブロック領域(34)が配置されている。また前記4つ
のブロック領域(31) 、 (32) 、 (33)
 、 (34)は実質的に同一サイズに形成され。
Also, from the upper end of the semiconductor chip (35), there is a first block area (31) where the FM front end block is integrated.
is placed, and then the second AM-RF block is integrated.
A block area (33) of FM-I F
A first block area (32) in which blocks are integrated is arranged, and finally a second block area (34) in which AM-IF blocks are integrated is arranged. Also, the four block areas (31), (32), (33)
, (34) are formed to have substantially the same size.

ている。ing.

前述した構成は本発明の特徴とする所であり、前記2個
の第1のブロック領域(31> 、 (32)と前記2
個の第2のブロック領域(33) 、 (34)を交互
に配置することに特徴を有する。
The above-described configuration is a feature of the present invention, and includes the two first block areas (31>, (32) and the second block area).
The second block area (33) and (34) are arranged alternately.

つまり第1の電子ブロック回路であるFMチューナ回路
が動いている時は、前記第2の電子ブロック回路である
AMチューナ回路が止まっているので、前記AM−RF
ブロック、AM−I Fブロックが夫々集積されている
第2のブロック領域(33) 、 (34)は高インピ
ーダンスとなり、FMフロントエンドブロックとFM−
I Fブロックが夫々集積された第1のブロック領域(
31) 、 (32)間の相互干渉を防止することがで
きる。
In other words, when the FM tuner circuit, which is the first electronic block circuit, is operating, the AM tuner circuit, which is the second electronic block circuit, is stopped, so that the AM-RF
The second block areas (33) and (34) where the AM-IF block and AM-IF block are integrated have high impedance, and the FM front-end block and the FM-IF block are integrated.
A first block area in which IF blocks are integrated (
Mutual interference between (31) and (32) can be prevented.

またAMチューナブロック自身が巨大な容量となる。こ
れは第2図に示すコンデンサのように、N型のエピタキ
シャル層(36)とPゝ型の分離領域(37)、N型の
エピタキシャル層(36)とP型の半導体基板(38)
とで形成される。従って前記第1のブロック領域(31
)と第1のブロック領域(32)夫々から半導体基板(
38)へ高周波ノイズが侵入しても、前記巨大な容量が
、この第1のブロック領域(31)と第1のブロック領
域〈32)間にあるため、この高周波ノイズは、第2の
ブロック領域(33)に印加されている電源ライン(3
9)で吸い上げられ、夫々のブロック領域(31) 、
 (32)へ高周波ノイズが侵入せず干渉を防止できる
Furthermore, the AM tuner block itself has a huge capacity. This consists of an N-type epitaxial layer (36), a P-type isolation region (37), an N-type epitaxial layer (36), and a P-type semiconductor substrate (38), like the capacitor shown in Figure 2.
It is formed by Therefore, the first block area (31
) and the first block region (32) respectively from the semiconductor substrate (
38), even if high frequency noise enters into the second block area (38), the huge capacitance is between this first block area (31) and the first block area (32), so this high frequency noise will be transmitted to the second block area. (33) is applied to the power line (3
9) and each block area (31),
High frequency noise does not enter (32) and interference can be prevented.

また第1のブロック領域と第2のブロック領域との間に
、夫々のブロック専用のグランドラインが設けられてい
る。
Further, a ground line dedicated to each block is provided between the first block area and the second block area.

つまりFMフロントエンドブロックおよびFM−IFブ
ロックが形成された第1のブロック領域(31) 、 
(32)の周囲に第1のグランドライン(40) 。
That is, the first block area (31) in which the FM front end block and the FM-IF block are formed;
(32) and a first ground line (40) around it.

(41)が設けられ、AM−RFブロックおよびAM−
IFブロックが形成された第2のブロック領域(33)
 、 (34)の周囲に第2のグランドライン(42)
 。
(41) is provided, and an AM-RF block and an AM-RF block are provided.
Second block area (33) where the IF block is formed
, a second ground line (42) around (34)
.

(43)が設けられている。そして夫々のグランドライ
ン(40) 、 (41) 、 (42) 、 (43
)は夫々半導体基板(38)に到達している分離領域(
37)とオーミックコンタクトしている。
(43) is provided. And the respective ground lines (40), (41), (42), (43
) are the isolation regions ( ) reaching the semiconductor substrate (38), respectively.
37) is in ohmic contact with.

一方、第1の電源ラインも、第1のブロック領域(31
) 、 (32)に(44) 、 (45)が設けられ
、第2のブロック領域(33) 、 (34)に第2の
電源ライン(39) 。
On the other hand, the first power supply line is also connected to the first block area (31
), (32) are provided with (44), (45), and the second block areas (33), (34) are provided with a second power supply line (39).

(46)が設けられている。(46) is provided.

また第1の電子ブロック回路と第2の電子ブロック回路
は同時に動作しないので、ts、ライン(39) 、 
(44)はパッド’l’l:C1より並列延在され、グ
ランドライン(40) 、 (42)はGND、より並
列に延在されている。またtfiライン(45) 、 
(46)はVCC*より並列に延在きれ、グランドライ
ン(41) 、 (43)は、σD、より並列に延在さ
れている。
Also, since the first electronic block circuit and the second electronic block circuit do not operate at the same time, ts, line (39),
(44) extends in parallel from pad 'l'l:C1, and ground lines (40) and (42) extend in parallel from GND. Also TFI line (45),
(46) extends in parallel with VCC*, and ground lines (41) and (43) extend in parallel with σD.

ここで第1のグランドライン(40)と第2のグランド
ライン(42)を並列にして、GND、に、第1のグラ
ンドライン(41)と第2のグランドライン(43)を
並列にしてGND *に延在している。つまり別ライン
で並列にパッドにつながっているので、共通インピーダ
ンスをもたないため、第2のグランドライン(42> 
、 (43)で吸い出したリーク電流は、第1のグラン
ドライン(40) 、 (41)に影響を与えず、夫々
GND、およびGND *に流すことができる。
Here, the first ground line (40) and the second ground line (42) are connected in parallel to GND, and the first ground line (41) and the second ground line (43) are connected in parallel to GND. *Extends to. In other words, since it is connected to the pad in parallel with another line, there is no common impedance, so the second ground line (42>
, (43) can flow to GND and GND*, respectively, without affecting the first ground lines (40) and (41).

従ってFMの動作時には、AM−RFブロックとAM−
I Fブロックが動作していないので、第2のブロック
領域(33)は、第1のブロック領域(31) 、 (
32)間で高インピーダンスとなり、またAM−RF専
用の第2のグランドライン(42)が吸取り専用ライン
となる。
Therefore, during FM operation, the AM-RF block and AM-
Since the IF block is not operating, the second block area (33) is the first block area (31), (
32), and the second ground line (42) dedicated to AM-RF becomes a line dedicated to absorption.

一方、AMの動作時には、FMフロントエンドブロック
とFM−IFブロックが動作していないので、第1のブ
ロック領域(32)は、第2のブロック領域(33) 
、 (34)間で高インピーダンスとなり、FM−I 
F/口、ツタ専用の第1のグランドライン(41)が吸
取り専用ラインとなる。
On the other hand, when AM is operating, the FM front end block and FM-IF block are not operating, so the first block area (32) is the second block area (33).
, (34) becomes high impedance, and FM-I
F/mouth, the first ground line (41) dedicated to ivy becomes a line dedicated to blotting.

以上ここではFMとAMの2モード受信をとりあげたが
、本願は一般に、2つの電子ブロック回路が同時に動作
することがなく、更には同一電子ブロック回路の中に相
互干渉を嫌うブロックが存在する時に適用できる。
Although the two-mode reception of FM and AM has been discussed here, this application generally applies when two electronic block circuits do not operate at the same time, and furthermore, when there are blocks in the same electronic block circuit that do not want to interfere with each other. Applicable.

(ト〉発明の詳細 な説明した如く、本発明に依れば、複数の第1のブロッ
ク領域と複数の第2のブロック領域とを交互に配置する
と、第1のブロック領域(31)と(32)、第2のブ
ロック領域(33)と(34)は、夫々第2のブロック
領域(33)と第1のブロック領域(32)で離間され
るので、相互干渉の原因となるノイズの侵入が防止でき
る。またFMが動作している時は、第2のブロック領域
(33)が高インピーダンスとなり、−層ノイズの侵入
を防止できる。また第2のブロック領域(33)は、N
型のエピタキシャル!(36)トP型の基板(38)、
N型のエピタキシャル暦(36)とP”型の分離領域(
37)で接合容量が形成されており、また第2のブロッ
ク領域(33)は、夫々第2の電源ライン(39)と接
続されているので、前記第2のブロック領域を通過する
高周波ノイズはこの第2の電源ライン(39)に吸取ら
れる。
(G) As described in detail, according to the present invention, when a plurality of first block areas and a plurality of second block areas are arranged alternately, the first block area (31) and ( 32), since the second block areas (33) and (34) are separated by the second block area (33) and the first block area (32), respectively, noise intrusion that causes mutual interference is prevented. Also, when the FM is operating, the second block area (33) becomes a high impedance, and it is possible to prevent negative layer noise from entering.
Mold epitaxial! (36) P-type substrate (38),
N-type epitaxial calendar (36) and P”-type separation region (
37), and since the second block regions (33) are connected to the second power supply lines (39), high-frequency noise passing through the second block regions is suppressed. It is absorbed by this second power supply line (39).

従って第1のブロック領域(31)と(32)の間の相
互干渉を防止できる。
Therefore, mutual interference between the first block areas (31) and (32) can be prevented.

また第1のブロック領域である(31)と(32)の間
には、第2のブロック領域(33)専用のグランドライ
ン(42)が設けられ、このグランドライン(42)は
P+型の分離領域(37〉とオーミックコンタクトして
いる。従ってFMフロントエンドブロックを集積化した
第1のブロック領域(31)よりFM−I Fブロック
を集積化した第1のブロック領域(32)へ、又は逆の
方向、(32)より(31)へ流れるリーク電流を吸取
ることができる。
Furthermore, a ground line (42) dedicated to the second block area (33) is provided between the first block areas (31) and (32), and this ground line (42) is used to separate the P+ type. It is in ohmic contact with the area (37). Therefore, from the first block area (31) where the FM front end block is integrated to the first block area (32) where the FM-IF block is integrated, or vice versa. The leakage current flowing from (32) to (31) in the direction of (32) can be absorbed.

従ってFMチューナブロック回路を複数に分け、ここで
は相互に干渉を嫌うFMフロントエンドブロックとFM
−I Fブロックに分け、AMチューナブロック回路を
、AM−RFブロックとAM−I Fブロックに分け、
これらのブロックを交互に配置することで、FMフロン
トエンドブロックとFM−IFブロックの相互干渉を防
止できる。
Therefore, the FM tuner block circuit is divided into multiple parts, and here the FM front end block and FM front end block, which do not want to interfere with each other, are
- divide into IF block, divide AM tuner block circuit into AM-RF block and AM-IF block,
By alternately arranging these blocks, mutual interference between the FM front end block and the FM-IF block can be prevented.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例である半導体集積回路の平面図
、第2図は第1図のA−A’線における断面の概略図、
第3図はFM/AMチューナブロック図である。 (31) 、 (32)・・・第1のブロック領域、 
(33) 、 (34)・・・第2のブロック領域、 
(35)・・・半導体チップ、(36)・・・エピタキ
シヤル層、 (37)・・・分離領域、 (38)・・
・半導体基板、 (39)・・・第2の電源ライン、(
40)、(41)・・・第1のグランドライン、(42
) 、 (43)・・・第2のグランドライン、 (4
4) 、 (45)・・・第1の電源ライン、 (46
)・・・第2の電源ライン。
FIG. 1 is a plan view of a semiconductor integrated circuit according to an embodiment of the present invention, FIG. 2 is a schematic cross-sectional view taken along line AA' in FIG. 1,
FIG. 3 is a block diagram of the FM/AM tuner. (31), (32)...first block area,
(33), (34)... second block area,
(35)...Semiconductor chip, (36)...Epitaxial layer, (37)...Isolation region, (38)...
・Semiconductor substrate, (39)...second power line, (
40), (41)...first ground line, (42
), (43)...second ground line, (4
4), (45)...first power line, (46
)...Second power line.

Claims (6)

【特許請求の範囲】[Claims] (1)所定の機能を有した第1の電子ブロック回路を複
数に分けて集積した実質的に同一サイズのn個の第1の
ブロック領域と、前記第1の電子ブロック回路と機能が
異り同時に動作しない第2の電子ブロック回路を複数に
分けて集積化した実質的に同一サイズのm個の第2のブ
ロック領域とを備え、前記n個の第1のブロック領域と
前記m個の第2のブロック領域を交互に配置することを
特徴とした半導体集積回路。
(1) n first block regions of substantially the same size in which a first electronic block circuit having a predetermined function is divided into a plurality of parts and integrated, and the first electronic block circuit has a different function from the first electronic block circuit; m second block areas of substantially the same size in which second electronic block circuits that do not operate simultaneously are divided and integrated; A semiconductor integrated circuit characterized in that two block regions are arranged alternately.
(2)前記第1のブロック領域と第2のブロック領域と
の間に、第1の電子ブロック回路および第2の電子ブロ
ック回路専用の第1のグランドラインおよび第2のグラ
ンドラインを設け、この第1のグランドラインおよび第
2のグランドラインを半導体基板に到達する分離領域と
オーミックコンタクトする請求項第1項記載の半導体集
積回路。
(2) A first ground line and a second ground line dedicated to the first electronic block circuit and the second electronic block circuit are provided between the first block area and the second block area; 2. The semiconductor integrated circuit according to claim 1, wherein the first ground line and the second ground line are in ohmic contact with an isolation region reaching the semiconductor substrate.
(3)前記第1の電子ブロック回路および第2の電子ブ
ロック回路専用の第1の電源ラインおよび第2の電源ラ
インと、前記第1のグランドラインおよび第2のグラン
ドラインは2層配線構造より成る請求項第2項記載の半
導体集積回路。
(3) The first power line and second power line dedicated to the first electronic block circuit and the second electronic block circuit, and the first ground line and second ground line have a two-layer wiring structure. 3. A semiconductor integrated circuit according to claim 2.
(4)FMチューナブロックを複数に分けて集積した実
質的に同一サイズのn個のFMチューナブロック領域と
、AMチューナブロックを複数に分けて集積した実質的
に同一サイズのm個のAMチューナブロック領域とを備
え、前記n個のFMチューナブロック領域と前記m個の
AMチューナブロック領域とを交互に配置することを特
徴とした半導体集積回路。
(4) n FM tuner block areas of substantially the same size obtained by dividing the FM tuner block into multiple parts and integrating them, and m AM tuner blocks of substantially the same size by dividing the AM tuner block into multiple parts and integrating them. What is claimed is: 1. A semiconductor integrated circuit comprising: a semiconductor integrated circuit comprising: a semiconductor integrated circuit comprising: a semiconductor integrated circuit; and wherein the n FM tuner block regions and the m AM tuner block regions are alternately arranged.
(5)前記FMチューナブロック領域とAMチューナブ
ロック領域との間に、前記FMチューナブロックおよび
AMチューナブロック専用の第1のグランドラインおよ
び第2のグランドラインを設け、この第1のグランドラ
インおよび第2のグランドラインを半導体基板に到達す
る分離領域とオーミックコンタクトする請求項第4項記
載の半導体集積回路。
(5) A first ground line and a second ground line dedicated to the FM tuner block and AM tuner block are provided between the FM tuner block area and the AM tuner block area, and the first ground line and the second ground line are 5. The semiconductor integrated circuit according to claim 4, wherein the second ground line is in ohmic contact with an isolation region reaching the semiconductor substrate.
(6)前記FMチューナブロックおよびAMチューナブ
ロック専用の第1の電源ラインおよび第2の電源ライン
と、前記第1のグランドラインおよび第2のグランドラ
インは2層配線構造より成る請求項第5項記載の半導体
集積回路。
(6) The first power line and second power line dedicated to the FM tuner block and AM tuner block, and the first ground line and second ground line have a two-layer wiring structure. The semiconductor integrated circuit described.
JP20055688A 1988-08-10 1988-08-10 Semiconductor integrated circuit Expired - Lifetime JPH0671065B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20055688A JPH0671065B2 (en) 1988-08-10 1988-08-10 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20055688A JPH0671065B2 (en) 1988-08-10 1988-08-10 Semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JPH0248846A true JPH0248846A (en) 1990-02-19
JPH0671065B2 JPH0671065B2 (en) 1994-09-07

Family

ID=16426274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20055688A Expired - Lifetime JPH0671065B2 (en) 1988-08-10 1988-08-10 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPH0671065B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088546A (en) * 2008-11-28 2009-04-23 Sanyo Electric Co Ltd Semiconductor integrated circuit device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088546A (en) * 2008-11-28 2009-04-23 Sanyo Electric Co Ltd Semiconductor integrated circuit device

Also Published As

Publication number Publication date
JPH0671065B2 (en) 1994-09-07

Similar Documents

Publication Publication Date Title
EP0354371B1 (en) Semiconductor integrated circuit for a radio
US11637091B2 (en) Radio-frequency module and communication apparatus
US7095999B2 (en) Signal processing semiconductor integrated circuit device
US6711395B1 (en) Receiving module and receiver
US3355669A (en) Fm detector system suitable for integration in a monolithic semiconductor body
JP2005183696A (en) Semiconductor device
JP2004179255A (en) Semiconductor integrated circuit
JPH0248846A (en) Semiconductor integrated circuit
JP4167349B2 (en) Receiving machine
US6944431B2 (en) High-frequency signal transmission apparatus and electronic tuner using the same
KR100864639B1 (en) Semiconductor integrated circuit
JPH0249462A (en) semiconductor integrated circuit
JP2909406B2 (en) Variable capacitance diode device
JPH10215122A (en) Reception signal amplifier and antenna device for reception provided with the amplifier
JPH0251272A (en) Semiconductor integrated circuit
JPH0223635A (en) Semiconductor integrated circuit and broadcasting radio receiver using same
JPH0385925A (en) Intermediate frequency signal processing circuit
JPH0251253A (en) Semiconductor integrated circuit
JPH0223636A (en) Semiconductor integrated circuit for fm/am tuner and broadcasting radio receiver using same
JPH0223634A (en) Semiconductor integrated circuit and broadcasting radio receiver using same
JPH033421A (en) Semiconductor integrated circuit device
US20040150457A1 (en) Frequency mixing circuit
JPH0339957Y2 (en)
JP2003189203A (en) Television tuner unit
JPH0628287B2 (en) Linear semiconductor integrated circuit