JPH0248846A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0248846A JPH0248846A JP20055688A JP20055688A JPH0248846A JP H0248846 A JPH0248846 A JP H0248846A JP 20055688 A JP20055688 A JP 20055688A JP 20055688 A JP20055688 A JP 20055688A JP H0248846 A JPH0248846 A JP H0248846A
- Authority
- JP
- Japan
- Prior art keywords
- block
- circuit
- ground line
- tuner
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 5
- 230000005236 sound signal Effects 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Noise Elimination (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明はＦＭ／ＡＭチューナ等、信号周波数や信号レベ
ルが異る回路ブロックを同一半導体基板上に形成した半
導体集積回路に関する。
ルが異る回路ブロックを同一半導体基板上に形成した半
導体集積回路に関する。
（ロ）従来の技術
ＴＶチューナ、ＦＭ／ＡＭチューナ等の電子機器は、Ｒ
Ｆ （Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号からオー
ディオ信号を取出す為、機能毎に分割した各回路ブロッ
クの取扱う信号の周波数が異る場合が多い。例えば日本
国内向けのＦＭチューナだけでも、ＲＦ倍信号７６〜９
０ＭＨｚ、中間周波数信号は１０．７ＭＨｚ、そして２
０〜２００００Ｈｚのオーディオ信号と、２０Ｈｚ〜９
０ＭＨｚの広範囲の信号を取扱うことになる。
Ｆ （Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号からオー
ディオ信号を取出す為、機能毎に分割した各回路ブロッ
クの取扱う信号の周波数が異る場合が多い。例えば日本
国内向けのＦＭチューナだけでも、ＲＦ倍信号７６〜９
０ＭＨｚ、中間周波数信号は１０．７ＭＨｚ、そして２
０〜２００００Ｈｚのオーディオ信号と、２０Ｈｚ〜９
０ＭＨｚの広範囲の信号を取扱うことになる。
上記ＦＭ／ＡＭチューナの一例を第３図に示す、同図に
おし、）て、（１）はＦＭ放送を選局しその受信周波数
信号と局部発振回路（２）の発振周波数信号とを混合回
路（３〉で混合することにより中間周波数に周波数変換
する２Ｍ７０２８１２１回路、（４）は中間周波数信号
（ＩＦ倍信号を増幅・振幅制限し且つこれを検波してオ
ーディオ信号（ＡＦ倍信号を得るＦＭ・ＩＦ増幅回路、
（５）は例えば特公昭６２−２１４６１号に記載されて
いるが如き機能を有するノイズキャンセル回路、（６）
はステレオ放送の場合にＬチャンネル、Ｒチャンネル信
号に復調するマルチプレクス回路、（７）はＡＭ放送を
選局しオーディオ信号を出力するＡＭチューナ回路であ
る。例えばＦＭ放送受信の場合、アンテナ（８）から入
力し、ＲＦ増幅回路（９）で高周波増幅したＲＦ倍信号
２Ｍ７０２８１２１回路（１）の局部発振回路（２）が
出力する発振周波数信号とを２Ｍ７０２８１２１回路（
１）の混合回路（３）で混合することにより２Ｍ７０２
８１２１回路（１）からＩＦ倍信号出力し、該ＩＦ倍信
号ＦＭ・ＩＦ増幅回路（４）の検波回路で検波すること
によｌ’）ＦＭ−ＩＦ増幅回路（４）からコンポジット
信号を出力し、マルチプレクス回路（６）によって出力
端子（１０）に夫々Ｌチャンネル、Ｒチャンネルのオー
ディオ信号を出力する様構成されている。尚、斯る構成
のＦＭチューナ回路は例えば昭和６２年１２月１０日発
行、「゛８８三洋半導体データブック ポータプルオー
ディオ用バイポーラ集積回路編Ｊ第１５２頁に記載され
ている。
おし、）て、（１）はＦＭ放送を選局しその受信周波数
信号と局部発振回路（２）の発振周波数信号とを混合回
路（３〉で混合することにより中間周波数に周波数変換
する２Ｍ７０２８１２１回路、（４）は中間周波数信号
（ＩＦ倍信号を増幅・振幅制限し且つこれを検波してオ
ーディオ信号（ＡＦ倍信号を得るＦＭ・ＩＦ増幅回路、
（５）は例えば特公昭６２−２１４６１号に記載されて
いるが如き機能を有するノイズキャンセル回路、（６）
はステレオ放送の場合にＬチャンネル、Ｒチャンネル信
号に復調するマルチプレクス回路、（７）はＡＭ放送を
選局しオーディオ信号を出力するＡＭチューナ回路であ
る。例えばＦＭ放送受信の場合、アンテナ（８）から入
力し、ＲＦ増幅回路（９）で高周波増幅したＲＦ倍信号
２Ｍ７０２８１２１回路（１）の局部発振回路（２）が
出力する発振周波数信号とを２Ｍ７０２８１２１回路（
１）の混合回路（３）で混合することにより２Ｍ７０２
８１２１回路（１）からＩＦ倍信号出力し、該ＩＦ倍信
号ＦＭ・ＩＦ増幅回路（４）の検波回路で検波すること
によｌ’）ＦＭ−ＩＦ増幅回路（４）からコンポジット
信号を出力し、マルチプレクス回路（６）によって出力
端子（１０）に夫々Ｌチャンネル、Ｒチャンネルのオー
ディオ信号を出力する様構成されている。尚、斯る構成
のＦＭチューナ回路は例えば昭和６２年１２月１０日発
行、「゛８８三洋半導体データブック ポータプルオー
ディオ用バイポーラ集積回路編Ｊ第１５２頁に記載され
ている。
ところで、近年の電子機器は増々小型化・高性能化が求
められ、それに伴って第３図の回路はできる限り１チツ
プ化する方向に進んでいる。しかしながら、上記ＦＭチ
ューナの例では２Ｍ７０２８１２１回路（１）が数十Ｍ
Ｈｚの高周波信号を扱う為、不要輻射による他回路への
干渉が生じ易い。
められ、それに伴って第３図の回路はできる限り１チツ
プ化する方向に進んでいる。しかしながら、上記ＦＭチ
ューナの例では２Ｍ７０２８１２１回路（１）が数十Ｍ
Ｈｚの高周波信号を扱う為、不要輻射による他回路への
干渉が生じ易い。
また、アンテナ（８）からの微弱レベル信号を取扱う為
、他回路ブロックとの干渉により回路動作が不安定にな
り易く、著しい場合には発振してしまう。その為、２Ｍ
７０２８１２１回路（１）を含めて１チツプ化すること
は極めて困難であった。
、他回路ブロックとの干渉により回路動作が不安定にな
り易く、著しい場合には発振してしまう。その為、２Ｍ
７０２８１２１回路（１）を含めて１チツプ化すること
は極めて困難であった。
（ハ）発明が解決しようとする課題
この様に、従来は２Ｍ７０２８１２１回路（１）をも集
積化することは回路干渉が生じ易い為に極めて困難であ
る欠点があった。
積化することは回路干渉が生じ易い為に極めて困難であ
る欠点があった。
（ニ）課題を解決するための手段
本発明は衛士した欠点に鑑みて成されたもので、所定の
機能を有した第１の電子ブロック回路を複数に分けて集
積した実質的に同一サイズのｎ個の第１のブロック領域
と、前記第１の電子ブロック回路と機能が異り、同時に
動作しない第２の電子ブロック回路を複数に分けて集積
化した実質的に同一サイズのｍ個の第２のブロック領域
とを備え、前記ｎ個の第１のブロック領域と前記ｍ個の
第２のブロック領域を交互に配置することで解決するも
のである。
機能を有した第１の電子ブロック回路を複数に分けて集
積した実質的に同一サイズのｎ個の第１のブロック領域
と、前記第１の電子ブロック回路と機能が異り、同時に
動作しない第２の電子ブロック回路を複数に分けて集積
化した実質的に同一サイズのｍ個の第２のブロック領域
とを備え、前記ｎ個の第１のブロック領域と前記ｍ個の
第２のブロック領域を交互に配置することで解決するも
のである。
（＊）作用
本発明によれば、前記第１の電子ブロック回路が動作し
ている時は、前記第２の電子ブロック回路は動作してい
ないので、複数の第１のブロック領域の間の第２のブロ
ック領域は高インピーダンスとなり、複数の第１のブロ
ック領域間の相互干渉を防止することができる。
ている時は、前記第２の電子ブロック回路は動作してい
ないので、複数の第１のブロック領域の間の第２のブロ
ック領域は高インピーダンスとなり、複数の第１のブロ
ック領域間の相互干渉を防止することができる。
また複数の第１のブロック領域の間の第２のグランドラ
インは、分離領域の吸いとり専用ラインとなり、複数の
第１のブロック領域間の相互干渉を防止することができ
る。
インは、分離領域の吸いとり専用ラインとなり、複数の
第１のブロック領域間の相互干渉を防止することができ
る。
（へ）実施例
以下に本発明の実施例を第１図を参照しながら説明する
。
。
先ず第１および第２の電子ブロック回路があり、この第
１および第２の電子ブロック回路を複数に分割して集積
化したｎ個の第１のブロック領域（３１） 、 （３２
）とｍ個の第２のブロック領域（３３） 。
１および第２の電子ブロック回路を複数に分割して集積
化したｎ個の第１のブロック領域（３１） 、 （３２
）とｍ個の第２のブロック領域（３３） 。
（３４）とがある。
このｎ個の第１のブロック領域（３１） 、 （３２）
とｍ個の第２のブロック領域（３３） 、 （３４）は
、斜線でハツチングされた領域であり、第１のブロック
領域（３１） 、 （３２）は、ＦＭフロントエンドブ
ロックとＦＭ−Ｉ Ｆブロックであり、第２のブロック
領域（３３） 、 （３４）は、ＡＭ−ＲＦブロックと
ＡＭ−Ｉ Ｆブロック領域が形成されている。ここでｍ
とｎは２としたが、２以上でも良い。
とｍ個の第２のブロック領域（３３） 、 （３４）は
、斜線でハツチングされた領域であり、第１のブロック
領域（３１） 、 （３２）は、ＦＭフロントエンドブ
ロックとＦＭ−Ｉ Ｆブロックであり、第２のブロック
領域（３３） 、 （３４）は、ＡＭ−ＲＦブロックと
ＡＭ−Ｉ Ｆブロック領域が形成されている。ここでｍ
とｎは２としたが、２以上でも良い。
また半導体チップ（３５）の上端より、ＦＭフロントエ
ンドブロックが集積された第１のブロック領域（３１）
が配置され、次にＡＭ−ＲＦブロックが集積された第２
のブロック領域（３３）が配置され、更にＦＭ−Ｉ Ｆ
ブロックが集積された第１のブロック領域（３２）が配
置され、最後にＡＭ−ＩＦブロックが集積された第２の
ブロック領域（３４）が配置されている。また前記４つ
のブロック領域（３１） 、 （３２） 、 （３３）
、 （３４）は実質的に同一サイズに形成され。
ンドブロックが集積された第１のブロック領域（３１）
が配置され、次にＡＭ−ＲＦブロックが集積された第２
のブロック領域（３３）が配置され、更にＦＭ−Ｉ Ｆ
ブロックが集積された第１のブロック領域（３２）が配
置され、最後にＡＭ−ＩＦブロックが集積された第２の
ブロック領域（３４）が配置されている。また前記４つ
のブロック領域（３１） 、 （３２） 、 （３３）
、 （３４）は実質的に同一サイズに形成され。
ている。
前述した構成は本発明の特徴とする所であり、前記２個
の第１のブロック領域（３１＞ 、 （３２）と前記２
個の第２のブロック領域（３３） 、 （３４）を交互
に配置することに特徴を有する。
の第１のブロック領域（３１＞ 、 （３２）と前記２
個の第２のブロック領域（３３） 、 （３４）を交互
に配置することに特徴を有する。
つまり第１の電子ブロック回路であるＦＭチューナ回路
が動いている時は、前記第２の電子ブロック回路である
ＡＭチューナ回路が止まっているので、前記ＡＭ−ＲＦ
ブロック、ＡＭ−Ｉ Ｆブロックが夫々集積されている
第２のブロック領域（３３） 、 （３４）は高インピ
ーダンスとなり、ＦＭフロントエンドブロックとＦＭ−
Ｉ Ｆブロックが夫々集積された第１のブロック領域（
３１） 、 （３２）間の相互干渉を防止することがで
きる。
が動いている時は、前記第２の電子ブロック回路である
ＡＭチューナ回路が止まっているので、前記ＡＭ−ＲＦ
ブロック、ＡＭ−Ｉ Ｆブロックが夫々集積されている
第２のブロック領域（３３） 、 （３４）は高インピ
ーダンスとなり、ＦＭフロントエンドブロックとＦＭ−
Ｉ Ｆブロックが夫々集積された第１のブロック領域（
３１） 、 （３２）間の相互干渉を防止することがで
きる。
またＡＭチューナブロック自身が巨大な容量となる。こ
れは第２図に示すコンデンサのように、Ｎ型のエピタキ
シャル層（３６）とＰゝ型の分離領域（３７）、Ｎ型の
エピタキシャル層（３６）とＰ型の半導体基板（３８）
とで形成される。従って前記第１のブロック領域（３１
）と第１のブロック領域（３２）夫々から半導体基板（
３８）へ高周波ノイズが侵入しても、前記巨大な容量が
、この第１のブロック領域（３１）と第１のブロック領
域〈３２）間にあるため、この高周波ノイズは、第２の
ブロック領域（３３）に印加されている電源ライン（３
９）で吸い上げられ、夫々のブロック領域（３１） 、
（３２）へ高周波ノイズが侵入せず干渉を防止できる
。
れは第２図に示すコンデンサのように、Ｎ型のエピタキ
シャル層（３６）とＰゝ型の分離領域（３７）、Ｎ型の
エピタキシャル層（３６）とＰ型の半導体基板（３８）
とで形成される。従って前記第１のブロック領域（３１
）と第１のブロック領域（３２）夫々から半導体基板（
３８）へ高周波ノイズが侵入しても、前記巨大な容量が
、この第１のブロック領域（３１）と第１のブロック領
域〈３２）間にあるため、この高周波ノイズは、第２の
ブロック領域（３３）に印加されている電源ライン（３
９）で吸い上げられ、夫々のブロック領域（３１） 、
（３２）へ高周波ノイズが侵入せず干渉を防止できる
。
また第１のブロック領域と第２のブロック領域との間に
、夫々のブロック専用のグランドラインが設けられてい
る。
、夫々のブロック専用のグランドラインが設けられてい
る。
つまりＦＭフロントエンドブロックおよびＦＭ−ＩＦブ
ロックが形成された第１のブロック領域（３１） 、
（３２）の周囲に第１のグランドライン（４０） 。
ロックが形成された第１のブロック領域（３１） 、
（３２）の周囲に第１のグランドライン（４０） 。
（４１）が設けられ、ＡＭ−ＲＦブロックおよびＡＭ−
ＩＦブロックが形成された第２のブロック領域（３３）
、 （３４）の周囲に第２のグランドライン（４２）
。
ＩＦブロックが形成された第２のブロック領域（３３）
、 （３４）の周囲に第２のグランドライン（４２）
。
（４３）が設けられている。そして夫々のグランドライ
ン（４０） 、 （４１） 、 （４２） 、 （４３
）は夫々半導体基板（３８）に到達している分離領域（
３７）とオーミックコンタクトしている。
ン（４０） 、 （４１） 、 （４２） 、 （４３
）は夫々半導体基板（３８）に到達している分離領域（
３７）とオーミックコンタクトしている。
一方、第１の電源ラインも、第１のブロック領域（３１
） 、 （３２）に（４４） 、 （４５）が設けられ
、第２のブロック領域（３３） 、 （３４）に第２の
電源ライン（３９） 。
） 、 （３２）に（４４） 、 （４５）が設けられ
、第２のブロック領域（３３） 、 （３４）に第２の
電源ライン（３９） 。
（４６）が設けられている。
また第１の電子ブロック回路と第２の電子ブロック回路
は同時に動作しないので、ｔｓ、ライン（３９） 、
（４４）はパッド’ｌ’ｌ：Ｃ１より並列延在され、グ
ランドライン（４０） 、 （４２）はＧＮＤ、より並
列に延在されている。またｔｆｉライン（４５） 、
（４６）はＶＣＣ＊より並列に延在きれ、グランドライ
ン（４１） 、 （４３）は、σＤ、より並列に延在さ
れている。
は同時に動作しないので、ｔｓ、ライン（３９） 、
（４４）はパッド’ｌ’ｌ：Ｃ１より並列延在され、グ
ランドライン（４０） 、 （４２）はＧＮＤ、より並
列に延在されている。またｔｆｉライン（４５） 、
（４６）はＶＣＣ＊より並列に延在きれ、グランドライ
ン（４１） 、 （４３）は、σＤ、より並列に延在さ
れている。
ここで第１のグランドライン（４０）と第２のグランド
ライン（４２）を並列にして、ＧＮＤ、に、第１のグラ
ンドライン（４１）と第２のグランドライン（４３）を
並列にしてＧＮＤ ＊に延在している。つまり別ライン
で並列にパッドにつながっているので、共通インピーダ
ンスをもたないため、第２のグランドライン（４２＞
、 （４３）で吸い出したリーク電流は、第１のグラン
ドライン（４０） 、 （４１）に影響を与えず、夫々
ＧＮＤ、およびＧＮＤ ＊に流すことができる。
ライン（４２）を並列にして、ＧＮＤ、に、第１のグラ
ンドライン（４１）と第２のグランドライン（４３）を
並列にしてＧＮＤ ＊に延在している。つまり別ライン
で並列にパッドにつながっているので、共通インピーダ
ンスをもたないため、第２のグランドライン（４２＞
、 （４３）で吸い出したリーク電流は、第１のグラン
ドライン（４０） 、 （４１）に影響を与えず、夫々
ＧＮＤ、およびＧＮＤ ＊に流すことができる。
従ってＦＭの動作時には、ＡＭ−ＲＦブロックとＡＭ−
Ｉ Ｆブロックが動作していないので、第２のブロック
領域（３３）は、第１のブロック領域（３１） 、 （
３２）間で高インピーダンスとなり、またＡＭ−ＲＦ専
用の第２のグランドライン（４２）が吸取り専用ライン
となる。
Ｉ Ｆブロックが動作していないので、第２のブロック
領域（３３）は、第１のブロック領域（３１） 、 （
３２）間で高インピーダンスとなり、またＡＭ−ＲＦ専
用の第２のグランドライン（４２）が吸取り専用ライン
となる。
一方、ＡＭの動作時には、ＦＭフロントエンドブロック
とＦＭ−ＩＦブロックが動作していないので、第１のブ
ロック領域（３２）は、第２のブロック領域（３３）
、 （３４）間で高インピーダンスとなり、ＦＭ−Ｉ
Ｆ／口、ツタ専用の第１のグランドライン（４１）が吸
取り専用ラインとなる。
とＦＭ−ＩＦブロックが動作していないので、第１のブ
ロック領域（３２）は、第２のブロック領域（３３）
、 （３４）間で高インピーダンスとなり、ＦＭ−Ｉ
Ｆ／口、ツタ専用の第１のグランドライン（４１）が吸
取り専用ラインとなる。
以上ここではＦＭとＡＭの２モード受信をとりあげたが
、本願は一般に、２つの電子ブロック回路が同時に動作
することがなく、更には同一電子ブロック回路の中に相
互干渉を嫌うブロックが存在する時に適用できる。
、本願は一般に、２つの電子ブロック回路が同時に動作
することがなく、更には同一電子ブロック回路の中に相
互干渉を嫌うブロックが存在する時に適用できる。
（ト〉発明の詳細
な説明した如く、本発明に依れば、複数の第１のブロッ
ク領域と複数の第２のブロック領域とを交互に配置する
と、第１のブロック領域（３１）と（３２）、第２のブ
ロック領域（３３）と（３４）は、夫々第２のブロック
領域（３３）と第１のブロック領域（３２）で離間され
るので、相互干渉の原因となるノイズの侵入が防止でき
る。またＦＭが動作している時は、第２のブロック領域
（３３）が高インピーダンスとなり、−層ノイズの侵入
を防止できる。また第２のブロック領域（３３）は、Ｎ
型のエピタキシャル！（３６）トＰ型の基板（３８）、
Ｎ型のエピタキシャル暦（３６）とＰ”型の分離領域（
３７）で接合容量が形成されており、また第２のブロッ
ク領域（３３）は、夫々第２の電源ライン（３９）と接
続されているので、前記第２のブロック領域を通過する
高周波ノイズはこの第２の電源ライン（３９）に吸取ら
れる。
ク領域と複数の第２のブロック領域とを交互に配置する
と、第１のブロック領域（３１）と（３２）、第２のブ
ロック領域（３３）と（３４）は、夫々第２のブロック
領域（３３）と第１のブロック領域（３２）で離間され
るので、相互干渉の原因となるノイズの侵入が防止でき
る。またＦＭが動作している時は、第２のブロック領域
（３３）が高インピーダンスとなり、−層ノイズの侵入
を防止できる。また第２のブロック領域（３３）は、Ｎ
型のエピタキシャル！（３６）トＰ型の基板（３８）、
Ｎ型のエピタキシャル暦（３６）とＰ”型の分離領域（
３７）で接合容量が形成されており、また第２のブロッ
ク領域（３３）は、夫々第２の電源ライン（３９）と接
続されているので、前記第２のブロック領域を通過する
高周波ノイズはこの第２の電源ライン（３９）に吸取ら
れる。
従って第１のブロック領域（３１）と（３２）の間の相
互干渉を防止できる。
互干渉を防止できる。
また第１のブロック領域である（３１）と（３２）の間
には、第２のブロック領域（３３）専用のグランドライ
ン（４２）が設けられ、このグランドライン（４２）は
Ｐ＋型の分離領域（３７〉とオーミックコンタクトして
いる。従ってＦＭフロントエンドブロックを集積化した
第１のブロック領域（３１）よりＦＭ−Ｉ Ｆブロック
を集積化した第１のブロック領域（３２）へ、又は逆の
方向、（３２）より（３１）へ流れるリーク電流を吸取
ることができる。
には、第２のブロック領域（３３）専用のグランドライ
ン（４２）が設けられ、このグランドライン（４２）は
Ｐ＋型の分離領域（３７〉とオーミックコンタクトして
いる。従ってＦＭフロントエンドブロックを集積化した
第１のブロック領域（３１）よりＦＭ−Ｉ Ｆブロック
を集積化した第１のブロック領域（３２）へ、又は逆の
方向、（３２）より（３１）へ流れるリーク電流を吸取
ることができる。
従ってＦＭチューナブロック回路を複数に分け、ここで
は相互に干渉を嫌うＦＭフロントエンドブロックとＦＭ
−Ｉ Ｆブロックに分け、ＡＭチューナブロック回路を
、ＡＭ−ＲＦブロックとＡＭ−Ｉ Ｆブロックに分け、
これらのブロックを交互に配置することで、ＦＭフロン
トエンドブロックとＦＭ−ＩＦブロックの相互干渉を防
止できる。
は相互に干渉を嫌うＦＭフロントエンドブロックとＦＭ
−Ｉ Ｆブロックに分け、ＡＭチューナブロック回路を
、ＡＭ−ＲＦブロックとＡＭ−Ｉ Ｆブロックに分け、
これらのブロックを交互に配置することで、ＦＭフロン
トエンドブロックとＦＭ−ＩＦブロックの相互干渉を防
止できる。
第１図は本発明の実施例である半導体集積回路の平面図
、第２図は第１図のＡ−Ａ’線における断面の概略図、
第３図はＦＭ／ＡＭチューナブロック図である。 （３１） 、 （３２）・・・第１のブロック領域、
（３３） 、 （３４）・・・第２のブロック領域、
（３５）・・・半導体チップ、（３６）・・・エピタキ
シヤル層、 （３７）・・・分離領域、 （３８）・・
・半導体基板、 （３９）・・・第２の電源ライン、（
４０）、（４１）・・・第１のグランドライン、（４２
） 、 （４３）・・・第２のグランドライン、 （４
４） 、 （４５）・・・第１の電源ライン、 （４６
）・・・第２の電源ライン。
、第２図は第１図のＡ−Ａ’線における断面の概略図、
第３図はＦＭ／ＡＭチューナブロック図である。 （３１） 、 （３２）・・・第１のブロック領域、
（３３） 、 （３４）・・・第２のブロック領域、
（３５）・・・半導体チップ、（３６）・・・エピタキ
シヤル層、 （３７）・・・分離領域、 （３８）・・
・半導体基板、 （３９）・・・第２の電源ライン、（
４０）、（４１）・・・第１のグランドライン、（４２
） 、 （４３）・・・第２のグランドライン、 （４
４） 、 （４５）・・・第１の電源ライン、 （４６
）・・・第２の電源ライン。
Claims (6)
- （１）所定の機能を有した第１の電子ブロック回路を複
数に分けて集積した実質的に同一サイズのｎ個の第１の
ブロック領域と、前記第１の電子ブロック回路と機能が
異り同時に動作しない第２の電子ブロック回路を複数に
分けて集積化した実質的に同一サイズのｍ個の第２のブ
ロック領域とを備え、前記ｎ個の第１のブロック領域と
前記ｍ個の第２のブロック領域を交互に配置することを
特徴とした半導体集積回路。 - （２）前記第１のブロック領域と第２のブロック領域と
の間に、第１の電子ブロック回路および第２の電子ブロ
ック回路専用の第１のグランドラインおよび第２のグラ
ンドラインを設け、この第１のグランドラインおよび第
２のグランドラインを半導体基板に到達する分離領域と
オーミックコンタクトする請求項第１項記載の半導体集
積回路。 - （３）前記第１の電子ブロック回路および第２の電子ブ
ロック回路専用の第１の電源ラインおよび第２の電源ラ
インと、前記第１のグランドラインおよび第２のグラン
ドラインは２層配線構造より成る請求項第２項記載の半
導体集積回路。 - （４）ＦＭチューナブロックを複数に分けて集積した実
質的に同一サイズのｎ個のＦＭチューナブロック領域と
、ＡＭチューナブロックを複数に分けて集積した実質的
に同一サイズのｍ個のＡＭチューナブロック領域とを備
え、前記ｎ個のＦＭチューナブロック領域と前記ｍ個の
ＡＭチューナブロック領域とを交互に配置することを特
徴とした半導体集積回路。 - （５）前記ＦＭチューナブロック領域とＡＭチューナブ
ロック領域との間に、前記ＦＭチューナブロックおよび
ＡＭチューナブロック専用の第１のグランドラインおよ
び第２のグランドラインを設け、この第１のグランドラ
インおよび第２のグランドラインを半導体基板に到達す
る分離領域とオーミックコンタクトする請求項第４項記
載の半導体集積回路。 - （６）前記ＦＭチューナブロックおよびＡＭチューナブ
ロック専用の第１の電源ラインおよび第２の電源ライン
と、前記第１のグランドラインおよび第２のグランドラ
インは２層配線構造より成る請求項第５項記載の半導体
集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20055688A JPH0671065B2 (ja) | 1988-08-10 | 1988-08-10 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20055688A JPH0671065B2 (ja) | 1988-08-10 | 1988-08-10 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0248846A true JPH0248846A (ja) | 1990-02-19 |
| JPH0671065B2 JPH0671065B2 (ja) | 1994-09-07 |
Family
ID=16426274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20055688A Expired - Lifetime JPH0671065B2 (ja) | 1988-08-10 | 1988-08-10 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0671065B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088546A (ja) * | 2008-11-28 | 2009-04-23 | Sanyo Electric Co Ltd | 半導体集積回路装置 |
-
1988
- 1988-08-10 JP JP20055688A patent/JPH0671065B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088546A (ja) * | 2008-11-28 | 2009-04-23 | Sanyo Electric Co Ltd | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0671065B2 (ja) | 1994-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0354371B1 (en) | Semiconductor integrated circuit for a radio | |
| US11380654B2 (en) | Radio-frequency module and communication apparatus | |
| US7095999B2 (en) | Signal processing semiconductor integrated circuit device | |
| US6711395B1 (en) | Receiving module and receiver | |
| US3355669A (en) | Fm detector system suitable for integration in a monolithic semiconductor body | |
| JP2005183696A (ja) | 半導体装置 | |
| JP2004179255A (ja) | 半導体集積回路 | |
| JP2003535544A (ja) | 低雑音、低歪みのマックス可能なギルバートミキサ信号処理システムおよびａｇｃ機能による方法 | |
| JPH0248846A (ja) | 半導体集積回路 | |
| JP4167349B2 (ja) | 受信機 | |
| KR100864639B1 (ko) | 반도체 집적 회로 | |
| US20030157906A1 (en) | High-frequency signal transmission apparatus and electronic tuner using the same | |
| JPH0249462A (ja) | 半導体集積回路 | |
| JP2909406B2 (ja) | 可変容量ダイオード装置 | |
| JPH10215122A (ja) | 受信信号増幅装置および該増幅装置を備えた受信用アンテナ装置 | |
| JPH0251272A (ja) | 半導体集積回路 | |
| JPH0223635A (ja) | 半導体集積回路 | |
| JPH0385925A (ja) | 中間周波信号処理回路 | |
| JPH0251253A (ja) | 半導体集積回路 | |
| JPH0223636A (ja) | Ｆｍ／ａｍチューナ用半導体集積回路 | |
| JPH0223634A (ja) | リニア半導体集積回路 | |
| JPH033421A (ja) | 半導体集積回路装置 | |
| US20040150457A1 (en) | Frequency mixing circuit | |
| JPH0339957Y2 (ja) | ||
| JP2003189203A (ja) | テレビジョンチューナユニット |