JPH0248932B2 - - Google Patents

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は命令先取り回路において命令列の順序
を変えて実行させるための制御を行なう情報処理
装置に関する。

従来技術 処理装置の高速化を計るには大きく分けて２つ
ある。１つはテクノロジー、および実装技術の高
速化であり、もう１つは論理方式による高速化で
ある。

論理方式の高速化では、従来から並列処理方式
とパイプライン処理方式の２つの方式が採用され
ている。使用する金物量の関係から最近の処理装
置ではパイプライン処理方式を採用しているもの
が多い。処理装置をパイプライン化し高速化を計
つた場合、問題はパイプラインの乱れである。こ
れをできる限り小さくすることが高速化のポイン
トとなる。

ところで与えられた命令列をパイプライン方式
により順次処理していく処理装置においては、１
命令づつ順次実行させるのが基本である。パイプ
ラインの乱れ、すなわち、例えば、前命令の結果
を次命令で使用するため前命令の実行を終了しな
ければ次の命令が実行できないとか、金物量の関
係で一部不完全なパイプライン機能を持ち同一機
能を使う命令が連続すると前命令が終了するまで
次の命令処理ができないといつた遅れの要因が生
じると後続の命令処理を中断する。乱れの要因が
無くなつた時点で、後続の最初の命令から順次処
理を再開する方法がとられている。この場合、後
続の最初の命令は処理を止める必要があるにして
も、２番目以降の命令の中には処理を停止する必
要のない場合も多く、命令の順序を変えて処理す
れば高速化されるが回路の複雑さ金物量の増加を
考えて採用せず性能向上をあきらめている場合が
多い。

発明の目的 本発明の目的は上記欠点を解決し、比較的簡単
な回路で性能を向上させるようにした情報処理装
置を提供することにある。

発明の構成 並列に実行することができる複数の実行ユニツ
トと メモリ上に格納された命令列を順次解読し、前
記実行ユニツトのいずれかに実行を指示する命令
先取りユニツトとを備えた情報処理装置におい
て、 前記命令先取りユニツトは 各命令語に応じて少なくとも命令実行に必要な
情報が格納されている場所、実行結果の格納場
所、使用すべき実行ユニツトおよび命令解読後す
ぐに実行指示を行なう第１のタイプの命令か、一
旦解読済み命令バツフアに格納後実行指示を行な
う第２のタイプの命令かを認識する命令解読手段
と、 前記複数の実行手段のうち、所望の実行ユニツ
トに対して実行を指示すれば結果が正しく得られ
る状態実行可能状態にあるかどうかを示すビジー
登録手段と、 命令解読終了段階の命令が前記第１のタイプの
命令であれば、ビジー登録手段の状態を調べ前記
第１のタイプの命令が実行可能状態にあれば所望
の実行ユニツトに対して実行を指示し、実行可能
状態になければ、命令解読終了状態のまま後続命
令の命令先取りも停止させて実行可能状態になる
のを待ち合わせ、命令解読終了段階の命令が前記
第２のタイプの命令であれば一旦実行に必要な情
報を少なくとも１命令分のエリアから成る解読済
み命令バツフアに格納してからビジー登録手段の
状態を調べ、この状態が実行可能状態にあれば所
望の実行ユニツトに対して実行を指示し、実行可
能状態になければ解読済み命令バツフア上で待ち
合わせ、この待ち合わせの間、後続命令の命令先
取りは停止させず、先取りされた命令の中に前記
第１のタイプの命令で、実行可能状態のものがあ
ればこれを先に実行指示させるように制御する実
行指示手段 とを含むことを特徴とする。

発明の実施例 次に本発明について図面を参照して詳細に説明
する。

以下に命令形式を示す。

加算命令 （R1）←（R2）＋（R3） 乗算命令 （R1）←（R2）×（R3） ロード命令 （R1）←メモリの〔（R2）÷（R3）＋
Ｄ〕番地のデータ ストア命令 （R1）→メモリの〔（R2）＋（R3）＋
Ｄ〕番地 ●（RX）はRXで指定されたプログラムレジ
スタの内容を意味する。

命令語は４バイトまたは８バイトからなり説明
上必要なもののみ示している。４バイト命令は主
にプログラムレジスタ間の演算を行なうものであ
る。プログラムレジスタとして、８バイトのデー
タを格納するレジスタが256個有り、これを０〜
255の番号で指定することができる。命令語のビ
ツト０〜７は加算とは乗算とかのオペレーシヨン
を表わす命令コードである。ビツト８〜15、16〜
23、および24〜31はそれぞれ８ビツトからなり、
プログラムレジスタの番号を指定するフイールド
である。例えば、加算命令ではＲ２フイールドで
指定されたプログラムレジスタの内容８バイトと
Ｒ３フイールドで指定されたプログラムレジスタ
の内容８バイトとを加算して、結果をＲ１フイー
ルドで指定したプログラムレジスタへ格納するこ
とを意味する。

８バイト命令は主に、主メモリとレジスタとの
間のデータの移送を行なうもので、Ｒ２フイール
ドおよびＲ３フイールドで指定された２つのプロ
グラムレジスタの下位４バイトの内容と、命令語
のビツト32〜63のＤフイールドの値の３つの４バ
イトデータとを加算したものが、主メモリ上のア
ドレス情報となる。命令コードがロード命令を指
定していれば、主メモリ上の該当アドレスのデー
タがＲ１フイールドで指定されたプログラムレジ
スタへ転送し、ストア命令を指定していれば、Ｒ
１フイールドで指定されたプログラムレジスタの
内容が主メモリ上の該当アドレスへ転送される。

第１図を参照すると、本発明が適用されるシス
テムは、主メモリ１、命令先取回路２、プログラ
ムレジスタ群３および複数の実行回路４〜７から
構成されている。前記主メモリ１は処理すべき命
令、オペランドを格納するメモリである。

命令先取回路２は主メモリ１から転送パス１０
１を介して命令語を順次読み出し、必要な処理を
行なつてプログラムレジスタ群３および各種実行
回路４〜７に必要情報を送り、命令の実行（演算
または移送など）を行なわせるものである。

プログラムレジスタ群３は、アドレス計算また
は演算のオペランドとして使用する８バイトデー
タを保持するレジスタを256個有し、256個のいず
れかは８ビツトの情報（番号）で指定される。上
述の８ビツトからなるＲ１，Ｒ２およびＲ３フイ
ールドの情報それぞれのうち各命令に応じて、プ
ログラムレジスタの内容を読み出す必要のあるも
のが同時に転送パス１０２を介して、プログラム
レジスタ群３に送られる。対応して読み出された
プログラムレジスタの内容は同時に、転送パス１
０３を介して、実行回路４〜７に送られる。

実行回路４〜７はいずれも実行指示を受けてか
ら結果を出力するまで８マシンサイクルを必要と
するが、パイプライン方式の実行回路であり、１
マシンサイクル毎に実行指示を受けて実行するこ
とができる。また各実行回路はそれぞれ独立して
おり同時動作が可能である。

実行回路４は加減算の演算を行なう回路であ
る。２つのオペランドがプログラムレジスタ群３
から転送パス１０３を介して送られ、命令先取回
路２から転送パス１０２を介して、結果を格納す
るプログラムレジスタの番号と、演算種類つまり
固定小数点加算、固定小数点減算、浮動小数点加
算、浮動小数点減算を表わす情報および実行回路
４に対する実行指示信号が送られてくる。実行回
路４はこれに応答して所望の演算を行ない結果が
求まると転送パス１０４を介して、結果を格納す
るプログラムレジスタの番号と格納指示信号と
を、転送パス１０４を介して、また、結果のデー
タを転送バス１０５を介してプログラムレジスタ
群３に転送し、所望のレジスタに格納する。同時
に転送パス１０４を介して、結果格納用プログラ
ムレジスタの番号と格納指示信号とをビジー登録
回路２３に送り、プログラムレジスタの更新を報
告する。

実行回路５は乗算を行なう回路であり実行回路
４とほぼ同様のため、説明は省略するが、転送パ
ス１０２を介して送られるものは、結果格納用プ
ログラムレジスタの番号と演算種類つまり、固定
小数点乗算、浮動小数点乗算を表わす情報および
実行回路５に対する実行指示信号である。

実行回路６は主メモリのデータをプログラムレ
ジスタへ移送するロード命令を実行する回路であ
る。プログラムレジスタ群３から転送パス１０３
を介して、アドレス計算に使用するプログラムレ
ジスタ２個の内容が、命令先取回路２から転送パ
ス１０６を介して命令語のＤフイールドの情報が
送られ、転送パス１０２を介して実行回路６に対
する実行指示信号が与えられると、３つの情報を
加算してアドレス計算を行ない、結果のアドレス
情報と読出し要求信号とが転送パス１０７により
主メモリ１に転送される。これに応答して主メモ
リ１から読出されたデータが転送パス１０８を介
して実行回路６に送られてくると、実行回路６は
転送パス１０４を介して、結果を格納するプログ
ラムレジスタの番号と格納指示信号を転送すると
ともに、転送パス１０５を介して主メモリから読
出されたデータを転送し、実行回路４の所で述べ
たのと同じ動作を行なう。

実行回路７はプログラムレジスタの内容を主メ
モリへ移送するストア命令を実行する回路であ
る。プログラムレジスタ群３から転送パス１０３
を介してアドレス計算に使用するプログラムレジ
スタ２個の内容とストアすべきプログラムレジス
タの内容とが送られ、命令先取回路２から転送パ
ス１０６を介して命令語のＤフイールドの情報が
送られ転送パス１０２を介して実行回路７に対す
る実行指示信号が与えられると、３つのアドレス
情報を加算してアドレス計算が行なわれる。結果
のアドレス情報と書込要求信号とが転送パス１０
７を介して転送されるとともに、ストアすべきデ
ータが転送パス１０９を介して主メモリ１へ転送
し主メモリへの格納を行なう。

命令先取回路２は命令語を解読するための命令
解読回路２１、解読後の命令について所望の実行
回路へ実行指示を行なうための判断および各種制
御を行なう実行指示回路２２、実行回路へ指示が
出来るかどうかの情報を登録しておくためのビジ
ー登録回路２３、命令によつては命令解読後すぐ
に実行指示を行なわず、一時、命令実行情報を格
納しておく解読済み命令バツフア２４、命令解読
回路２１から直接実行指示を行なうか、解読済み
命令バツフア２４から実行指示を行なうかまたは
いずれからも実行指示を行なわないかによつて適
切な情報を出力する選択回路２５から構成されて
いる。

命令解読回路２１は、主メモリ１から転送パス
１０１を介して送られてくる命令語の命令コード
を調べ、その命令を実行させるべき実行回路を判
断する。所望の実行回路に対する実行指示信号
と、その実行回路に詳細を指示を与えるための情
報、例えば、加減算の実行回路４を使用する場合
には、固定小数点の加算であるか、固定小数点の
減算であるか、浮動小数点の加算であるか、浮動
小数点の減算であるかの情報が転送パス２０１に
出力される。またその命令で使用するプログラム
レジスタの番号またはＤフイールドの情報が命令
語から取り出し、転送パス２０１に出力される。
さらにその命令でプログラムレジスタを更新する
場合には、そのレジスタ番号が転送パス２０８に
出力される。この命令解読回路２１はパイプライ
ン構造になつており、基本的には１マシンサイク
ル毎に１命令を処理することができる。解読が終
了すると実行指示回路２２に対し、転送パス２０
２を介して解読が終つたことを連絡する。転送パ
ス２０２には、転送パス２０１に出力した情報の
うち、命令で使用するプログラムレジスタ番号す
べても出力される。

実行指示回路２２は、解読の終了報告を受ける
と、実行を指示して良いかどうかの判断を行な
う。先ず、命令が、命令解読回路２１から直接実
行指示を行なうタイプの命令か、解読済み命令バ
ツフア２４から実行指示を行なうタイプの命令か
によつて動作が異なる。直接実行指示タイプ命令
であれば転送パス２０２を介して送られた、その
命令で使用するプログラムレジスタの番号すべて
と、転送パス２０４を介して送られている、ビジ
ー登録回路２３に登録されたレジスタ番号すべて
との比較が行なわれる。比較の結果一致するもの
がなければ、その命令で使用するレジスタの中に
更新待ちのものがないことを意味し、命令は実行
可能状態である。この場合、制御信号２０５によ
つて選択回路２５で命令解読回路２１からの情報
２０１が選択され、転送パス１０２、および１０
６に必要情報が出力され、所望の実行回路に実行
指示が与えられる。同時に転送パス２０８を介し
て送られるその命令で更新されるプログラムレジ
スタ番号を、ビジー登録回路２３に登録させるた
めに、制御信号線２０３に信号が送られ、登録が
行なわれる。比較の結果、一致するものがあれば
その命令で使用するレジスタの中に更新待ちのも
のがあることを意味し、命令は実行不可能状態で
ある。この場合、制御信号線２０５の信号によ
り、選択回路２５の出力には何も出力させず実行
指示を与えない。同時に制御信号線２１１を介し
て命令解読中断の指示が出力され、これを受けた
命令解読回路２１では後続命令の解読処理が中断
され本命令の実行待ちとなる。

次に解読済み命令バツフア２４から実行指示を
行なうタイプの命令であれば、制御信号線２０６
の信号により解読済み命令バツフア２４に命令解
読回路２１から情報線２０１を介して与えられる
情報を格納するように指示され、命令実行情報の
格納が行なわれる。また同時に転送パス２０８を
介して送られている、その命令で更新されるプロ
グラムレジスタ番号をビジー登録回路２３に登録
するために制御信号線２０３を介して制御信号が
送られる。しかし登録の際実行ではなく、解読済
み命令バツフア２４に格納したことを覚えておく
ための待機中フラグをレジスタ番号に付して登録
するように指示する。

解読済み命令バツフア２４は複数命令分の情報
を格納することができる回路であり、格納された
命令実行情報のうち格納順の最も早い命令で使用
するプログラムレジスタのレジスタ番号を転送パ
ス２１０を介して実行指示回路２２に送る。実行
指示回路２２では転送パス２０４によつて送られ
ているビジー登録回路２３に登録されているレジ
スタ番号のうち、待機中フラグのないものと常時
比較が行なわれる。比較の結果、一致するものが
ある間は、格納された命令はレジスタ更新待ちで
実行できないので格納したまま待合せの状態とな
る。これとともに引き続き命令解読回路２１で解
読された後続命令がこれと並行して実行できるか
どうかの判断が行なわれている。後続命令が命令
解読回路２１から直接実行指示を行なうタイプの
命令で実行可能状態であれば、後続命令の方が先
に実行指示される。後続命令が解読済み命令バツ
フア２４から実行指示を行なうタイプの命令であ
れば前述と同様にして解読済み命令バツフア２４
に格納される。比較の結果、一致するものがなく
なれば、制御信号線２０５の信号により選択回路
２５で、解読済み命令バツフア２４からの実行可
能になつた命令の実行情報２０９を選択させるこ
とにより転送パス１０２に必要情報が出力され、
所望の実行回路に実行を指示される。同時に制御
信号線２０３の制御信号がビジー登録回路２３に
送られ転送パス２０７を介して解読済み命令バツ
フア２４から送られているその命令で更新するレ
ジスタ番号に対応する待機中フラグがリセツトさ
れる。

ビジー登録回路２３に登録されたレジスタ番号
は、実行回路４〜７のいずれかにより結果が求ま
り、プログラムレジスタを更新する際に転送パス
１０４で送られる更新レジスタ番号と更新信号と
によつて、登録が解除される。つまり、命令解読
回路２１からの実行指示または解読済み命令バツ
フア２４への格納と同時に登録されたレジスタ番
号は、命令実行終了に応答して、登録解除され
る。その間、そのレジスタは更新待ちの状態であ
り後続命令でそのレジスタを使用する場合は実行
不可能の状態であり、このための情報を保持する
のがビジー登録回路２３である。

次に命令先取回路２を構成する命令解読回路２
１、実行指示回路２２、ビジー登録回路２３、解
読済み命令バツフア２４および選択回路２５につ
いて詳細に説明する。

第２図を参照すると、命令解読回路２１は命令
語取出し制御回路２１０１、命令レジスタ２１０
２、デコーダ２１０３、制御フリツプフロツプ
（以下Ｆ／Ｆ）２１０４−２１１５、および制御
レジスタ２１１６−２１１９から構成されてい
る。

前記命令語取出し制御回路２１０１は、主メモ
リ１から命令語を隙間なく供給するための制御回
路である。しかし実施例の動作を理解するために
不必要な詳細な説明は省略する。主メモリ１から
送られてくる命令語は８バイトから構成される命
令レジスタ２１０２にセツトされる。４バイト長
命令の場合は左づめでセツトされる。デコーダ２
１０３は命令語中の命令コードを調べ、各命令に
応じた制御信号を作成する。まずその命令が命令
解読後直接実行指示を行なう第１のタイプの命令
か、一たん解読済み命令バツフア２４に格納しそ
こから実行指示を行なう第２のタイプの命令かが
判断され、対応する制御Ｆ／FDおよびＩ２１０
４および２１０５がそれぞれセツトされる。ロー
ド命令およびストア命令は第１のタイプの命令に
属するのでＦ／FD＝１、Ｆ／FI＝０となり、加
減算系命令、および乗算系命令は第２のタイプの
命令に属するのでＦ／FD＝０、Ｆ／FI＝１とな
る。次にその命令を実行させるべき実行回路が判
断され、所望の実行回路に対する実行指示が行な
えるように制御Ｆ／FLD，ST，AS、およびMP
２１０６〜２１０９がセツトされる。ロード命令
の場合はＦ／FLD＝１、ストア命令の場合は
Ｆ／FST＝１、加減算系命令の場合はＦ／FAS
＝１、乗算系命令の場合はＦ／FMP＝１となる。
また、所望の実行回路に詳細な演算指示を与える
ため制御Ｆ／FFXおよびAD２１１０，２１１１
がセツトされる。加減算系命令の場合は、固定小
数点演算であればＦ／FFX＝１、浮動小数点演
算であればＦ／FFX＝０、加算であればＦ／
FAD＝１、減算であればＦ／FAD＝０、乗算系
命令の場合は、固定小数点演算であればＦ／
FFX＝１、浮動小数点演算であればＦ／FFX＝
０となる。さらにその命令で、Ｒ１フイールド、
Ｒ２フイールド、およびＲ３フイールドで指定さ
れるプログラムレジスタを読出す必要があるかど
うか、Ｒ１フイールドについてはそのプログラム
レジスタを更新するかどうかが判断され、制御フ
リツプフロツプ（Ｆ／Ｆ）W1，V1，V2、およ
びV3２１１２〜２１１５がセツトされる。前記
Ｆ／FW1の内容はR1フイールドで指定されたプ
ログラムレジスタの更新の有無を示し、前記Ｆ／
FV1 V2およびV3の内容はそれぞれＲ１フイー
ルド、Ｒ２フイールドおよびＲ３フイールドで指
定されたプログラムレジスタの内容を読出す必要
の有無を示す。ロード命令、加減算系命令、およ
び乗算系命令ではＦ／Ｆ（W1，V1，V2，V3）＝
１、０、１、１であり、ストア命令ではＦ／Ｆ
（W1，V1，V2，V3）＝０、１、１、１となる。
ここでは説明上、上記４種の命令について述べて
いるが、他の命令ではＦ／FV2またはV3の内容
が“０”となる命令もありうる。レジスタ２１１
６〜２１１９はパイプライン構造上単に命令レジ
スタ２１０２のＲ１フイールド、Ｒ２フイール
ド、Ｒ３フイールドおよびＤフイールドの内容を
１マシンサイクル遅れでセツトするためのレジス
タである。

こうしてセツトされた各種Ｆ／Ｆおよびレジス
タの出力は図に示すように、実行指示回路２２、
ビジー登録回路２３、解読済み命令バツフア２
４、および選択回路２５に対して送出され後述の
処理が行なわれることになる。

実行指示回路２２からの信号線FWが“１”に
なるとこれは命令の解読処理を一時中断せよとい
う指示である。この指示に応答して命令語取出し
制御回路２１０１の動作が停止され、命令レジス
タ２１０２、各種制御Ｆ／Ｆ、レジスタ２１０４
〜２１１９の内容がその時の状態のままで保持さ
れる。信号線FWが“０”になると後続命令の解
読が再開される。

第３図を参照すると、実行指示回路２２は、命
令解読後実行に移れるかどうか、または解読済み
命令バツフアに格納できるかどうかを命令に応じ
て判断する第１の判断回路、および解読済み命令
バツフアに格納された命令が、実行に移れるかど
うかを判断する第２の判断回路から構成されてい
る。

先ず第１の判断回路について説明する。

最初に命令が、命令解読回路２１から直接実行
指示を行なう第１のタイプの命令の場合、すなわ
ち、命令解読回路２１からの入力信号線Ｄの状態
が“１”、線Ｉの状態が“０”について説明する。
命令解読回路２１から入力されたプログラムレジ
スタ番号RR1，RR2およびRR3とビジー登録回
路２３から入力されたプログラムレジスタ番号
BR0〜BR7との比較が24個の比較器２２０１〜
２２２４で行なわれる。各比較器の出力は、比較
したレジスタ番号が有効であることを意味する信
号、すなわちプログラムレジスタ番号RR1，
RR2、およびRR3については命令解読回路２１
からの入力信号線Ｗ１vV１，Ｖ２，Ｖ３の状態、
およびプログラムレジスタ番号BR0〜BR7につ
いてはビジー登録回路２３から入力する有効フラ
グ信号線BV０〜BV７の状態とがアンド回路２
２２５〜２２４８でそれぞれ論理積がとられ、論
理積結果の論理和がとられ、信号線Ｌ２２０１に
出力される。一致するレジスタ番号がない場合に
は、線Ｌ２２０１が“０”となり、ある場合には
線Ｌ２２０１が“１”になる。線Ｌ２２０１が
“０”のときは本命令で使用しようとしているプ
ログラムレジスタの内容は既に使える状態にある
ことを意味する。他の要因、すなわち、ビジー登
録回路２３の空き無しがなければ本命令は実行す
ることができる。線Ｌ２２０１が“１”のとき
は、本命令で使用しようとしているプログラムレ
ジスタの内容を本命令以前の命令で更新しようと
している、すなわち、まだ更新されていないこと
を意味する。したがつて、本命令は実行すること
ができず、プログラムレジスタの内容が更新され
ビジー登録回路２３からの対応する有効フラグの
信号線BViの状態が変化して線Ｌ２２０１が
“０”になるまで待たなければならない。そこで
「一致するレジスタ番号がなく（線Ｌ２２０１が
“０”）」かつ「命令がプログラムレジスタを更新
する命令でない（線Ｗ１が“０”）か、または更
新する命令であつてもビジー登録回路２３に空き
がある（信号線Ｌ２２０３が“０”）の場合、す
なわち信号線Ｌ２２０２が“０”の場合」は信号
線Ｌ２２０４が“１”となる。信号線IDが“１”
の信号が選択回路２５に送られることにより命令
の実行指示が与えられる。命令がプログラムレジ
スタを更新する命令であれば（線Ｗ１が“１”）、
線VSが“１”、線WSが“０”の信号がビジー登
録回路２３に送られることによりプログラムレジ
スタ番号の登録が行なわれる。条件が満足され
ず、信号線Ｌ２２０４が“０”となる場合は、選
択回路２５への信号線IDが“０”であるため命
令の実行指示は与えられない。線FWの信号
“１”が命令解読回路２１に送られることにより
後続命令の解読処理が中止され、本命令の実行開
始待ちが行なわれる。

次に命令が、一たん、解読済み命令バツフア２
４に格納され、そこから実行指示を行なうタイプ
の命令の場合、すなわち命令解読回路２１からの
入力信号線Ｄが“０”、線Ｉが“１”についてみ
ると命令解読回路２１から入力されたプログラム
レジスタ番号RR1とビジー登録回路２３から入
力されたプログラムレジスタ番号BR0〜BR7と
の比較が８個の比較器２２０１〜２２０８で行な
われる。各比較器の出力は、比較したレジスタ番
号が有効であることを意味する信号（プログラム
レジスタ番号RR1についてはＷ１vV１、プログ
ラムレジスタ番号BR0〜BR7についてはBV０〜
BV７）とアンド回路２２２５〜２２３２でそれ
ぞれ論理積がとられたあと論理和がとられ信号線
Ｗ１の信号と論理積がとられて信号線Ｌ２２０５
の信号となる。一致するレジスタ番号がない場合
には信号線Ｌ２２０５が“０”となり、ある場合
には信号線Ｌ２２０５が“１”になる。信号線Ｌ
２２０５が“０”のときは本命令では更新すべき
プログラムレジスタがないかまたは本命令で更新
しようとするプログラムレジスタの番号がビジー
登録回路２３に登録されていないことを意味す
る。他の要因、すなわち、ビジー登録回路のあき
なし、または解読済み命令バツフアのあきなしが
なければ本命令は解読済み命令バツフアに格納す
ることができる。線Ｌ２２０５が“１”のときは
本命令で更新しようとするプログラムレジスタの
番号がビジー登録回路２３に登録されていること
を意味する。ビジー登録回路２３への同一番号の
２重登録を避けるため、本命令は解読済み命令バ
ツフア２４に格納できず、プログラムレジスタの
内容が更新されビジー登録回路２３からの対応す
る有効フラグの信号線BViの状態が変化して、線
Ｌ２２０５が“０”になるまで待たなければなら
ない。そこで「一致するレジスタ番号がなく線Ｌ
２２０５が“０”」かつ「命令がプログラムレジ
スタを更新する命令でない、すなわち線Ｗ１が
“０”か、または、更新する命令であつてもビジ
ー登録回路２３にあきがあるすなわち、線Ｌ２２
０３が“０”の場合、従つて線Ｌ２２０２が
“０”の場合」でかつ「解読済み命令バツフア２
４にあきがある場合（解読済み命令バツフア２４
から入力された信号線IFが“０”）」は信号線Ｌ
２２０６が“１”となる。信号線IIが“１”の信
号が解読済み命令バツフア２４に送られることに
より、命令が解読済み命令バツフア２４に格納さ
れ、命令がプログラムレジスタを更新する命令、
すなわち線Ｗ１が“１”であれば信号線VSが
“０”、線WSが“１”の信号群がビジー登録回路
２３に送られることによりプログラムレジスタ番
号の登録が行なわれ、待機中フラグも合せてセツ
トされる。条件が満足されず信号線Ｌ２２０６が
“０”となる場合には解読済み命令バツフア２４
への信号線IIの状態“０”により、解読済み命令
バツフア２４への命令の格納が行なわれない。線
FWの“１”が命令解読回路２１に送られること
により後続命令の解読処理が中止され、本命令の
解読済み命令バツフア２４への登録待ちが行なわ
れる。

次に第２の判断回路について説明する。

解読済み命令バツフア２４から入力されたプロ
グラムレジスタ番号SR1，SR2およびSR3とビジ
ー登録回路２３から入力されたプログラムレジス
タ番号BR0〜BR7との比較が24個の比較器２２
４９〜２２７２で行なわれる。各比較器の出力
は、比較したレジスタ番号が有効であることを意
味する信号、すなわち、プログラムレジスタ番号
SR1，SR2、およびSR3については解読済み命令
バツフア２４からの入力信号線SW１vSV１，
SV２，SV３の状態、プログラムレジスタ番号
BR0〜BR7についてはビジー登録回路２３から
入力する待機中フラグのない有効フラグ信号線の
状態０・BV０，〜７・BV７とアンド回
路２２７３〜２２９６でそれぞれ論理積がとられ
た後ノア回路により信号線Ｌ２２１０に出力され
る。一致するレジスタ番号がない場合には線Ｌ２
２１０が“１”となり、ある場合には線Ｌ２２１
０が“０”になる。線Ｌ２２１０が“１”のとき
は命令で使用しようとしているプログラムレジス
タの内容はすでに使える状態にあることを意味
し、本命令は実行に入ることができる。線Ｌ２２
１０が“０”のときは本命令で使用しようとして
いるプログラムレジスタの内容を本命令以前の命
令で更新しようとしている、すなわち、まだ更新
されていないことを意味する。従つて、本命令は
実行に入れず、プログラムレジスタの内容が更新
され、ビジー登録回路２３からの対応する有効フ
ラグの信号線BVjの状態が変化して線Ｌ２２１０
が“１”になるまで待たなければならない。そこ
で解読済み命令バツフア２４に有効な命令があ
り、すなわち信号線IV３が“１”の状態でかつ
一致するレジスタ番号がない、すなわち線Ｌ２２
１０の状態が“１”の場合には信号線ISの状態
“１”の信号が選択回路２５に送られる。このこ
とにより解読済み命令バツフア２４からの命令の
実行指示を示え、命令がプログラムを更新する命
令すなわち信号線SW１が“１”であれば、信号
線WRの状態“１”の信号がビジー登録回路２３
に送られ、対応する待機フラグがリセツトされ
る。また、選択回路２５に送られた信号線ISの状
態“１”の信号が解読済み命令バツフア２４にも
送られ、実行に入る命令が解読済み命令バツフア
から消去される。解読済み命令バツフア２４に有
効な命令がない、すなわち線IV３の状態が“０”
または一致するレジスタ番号がある、すなわち線
Ｌ２２１０の状態が“０”の場合には線ISが
“０”、線WRが“０”となり実行指示も何も行な
わず、解読済み命令バツフア２４の命令はそのま
まの状態で待合せが行なわれる。

ビジー登録回路２３の詳細は第４図に示されて
いる。第４図において、ビジー登録回路には更新
待ちプログラムレジスタ番号を登録できる８個の
エントリー2300〜2307がある。さらにこの８個の
エントリー2300〜2307に対応して各１個のフリツ
プフロツプからなる有効フラグ（そのエントリー
に登録されているレジスタ番号が有効であること
を表わすフラグ２３１０〜２３１７）と同じく各
１個のフリツプフロツプからなる待機中フラグ
（そのエントリーに登録されている番号のレジス
タを更新する命令が命令バツフアにあつて実行開
始待ちの状態にあることを表わすフラグ２３２０
〜２３２７）とを持つている。

実行指示回路２２から信号線VS，WSを介し
て与えられる信号が“１”、“０”になると、これ
は命令解読回路２１から、プログラムレジスタを
更新する命令が実行に入ろうとしていることを意
味する。この場合、レジスタ番号の登録されてい
ないすなわち、有効フラグのセツトされていない
エントリーのうち若番のエントリーｉに対して、
命令解読回路２１から送られているレジスタ番号
R1を登録する信号Ｌ２３０ｉが“１”となり登
録が行なわれる。同時にそのエントリーに対応し
た有効フラグ２３１ｉがセツトされる。その後命
令の実行が終了し、プログラムレジスタの更新が
行なわれると同時に実行回路から信号線Ｗを介し
てビジー解除信号と信号線WAを介してプログラ
ムレジスタ番号が送られてくると、一致するレジ
スタ番号が登録されているエントリーの有効フラ
グをリセツトする信号線Ｌ２３１ｉが“１”とな
る。この信号に応答して有効フラグ２３１ｉがリ
セツトされそのエントリーは空き状態となる。

信号線VSおよびWSが“０”および“１”に
なると、これは命令解読回路２１からプログラム
レジスタを更新する命令を解読済み命令バツフア
２４に格納しようとしていることを意味する。こ
の場合、レジスタ番号の登録されていないすなわ
ち、有効フラグのセツトされていないエントリー
のうち、若番のエントリーｊに対して命令解読回
路２１から送られているレジスタ番号R1を登録
する信号線Ｌ２３０ｊが“１”となり登録が行な
われる。同時にそのエントリーに対応した有効フ
ラグ２３１ｊがセツトされるとともに信号線Ｌ２
３２ｊの状態“１”により待機中フラグ２３２ｊ
もセツトされる。その後、実行指示回路２２から
の信号線WRが“１”になるとこれは解読済み命
令バツフア２４からプログラムレジスタを更新す
る命令が、実行に入ろうとしていることを意味す
る。どのエントリーに対応したものであるかは解
読済み命令バツフアから実行に移ろうとしている
命令の更新レジスタ番号とビジー登録回路に登録
されているレジスタ番号とを比較することによつ
て判る。従つて線WRが“１”になると、解読済
み命令バツフア２４から送られているレジスタ番
号SR1と、登録されているレジスタ番号BR0〜
BR7のうち、待機中フラグBW０〜BW７のセツ
トされているものとの比較を行ない、一致したも
の(j)に対応したリセツト信号線Ｌ２３３ｊが
“１”となる。この信号に応答して、待機中フラ
グ２３２ｊがリセツトされ、そのエントリーに対
応する命令は解読済み命令バツフア２４から抜
け、実行に移つた状態を表わす。その後その命令
の実行が終了し、プログラムレジスタの更新が行
なわれると同時に実行回路から信号線Ｗのビジー
解除信号と、プログラムレジスタ番号WAが送ら
れて来ると、対応するレジスタ番号が登録されて
いるエントリーの有効フラグをリセツトする信号
Ｌ２３１ｊが“１”となり、有効フラグ２３１ｊ
がリセツトされそのエントリーは空き状態とな
る。

各エントリーのレジスタ番号の出力BR０〜
BR7、有効フラグの出力BV０〜BV７、待機中
フラグの出力BW０〜BW７は実行指示回路２２
へ送られ命令実行指示のための条件に使用され
る。

解読済み命令バツフア２４の詳細は第５図に示
されている。この回路は命令解読回路２１からの
命令実行情報を格納しておくレジスタを４個
（IB０〜IB３、２４００〜２４０３）持ち、それ
ぞれに対して、１個のＦ／Ｆからなり、各レジス
タIB０〜IB３の内容が有効であることを示す命
令有効フラグ４個（IV０〜IV３、２４１０〜２
４１３）を有する。この４エントリー０〜３への
命令実行情報の格納は下側のエントリー（エント
リー３）から順に行なわれ、命令実行に移ること
のできるのは、エントリー３に入つている命令だ
けである。エントリー３に入つている命令が実行
に移ると、その情報はエントリー３から抜け同時
にエントリーｉにはエントリーｉ−１の内容が移
る（ｉ＝１〜３。エントリー０には全ビツト０が
入る。）。

実行指示回路２２から信号線IIを介し与えられ
る信号が“１”になると、これは、命令解読回路
２１から解読済み命令バツフア２４に命令実行情
報を格納する指示である。どのエントリーに対し
て格納するかは信号線Ｌ２４１０〜Ｌ２４１３の
うち“１”になつているもので指定される。この
信号線は命令有効フラグIV０〜IV３のうち、フ
ラグIV３から順にみて最初に“０”になつてい
るエントリーに対して“１”となる。線Ｌ２４１
ｉが“１”になつたとすると、レジスタIBiのセ
ツト信号線Ｌ２４０ｉが“１”となり、その時信
号線IIの信号により、レジスタIBiの入力として
命令解読回路２１からの命令実行情報AS，MP，
FX，AD，Ｗ１，Ｖ１，RR１，Ｖ２，RR２，
Ｖ３、およびRR３が選ばれているので、これを
格納する。同時に、対応する命令有効フラグIVi
のセツト信号線Ｌ２４２ｉが“１”となるので、
エントリーIViが“１”にセツトされ、解読済み
命令バツフア２４への格納は終了することにな
る。

最も下側のエントリーIB3とIV3の出力、およ
びエントリーの空きがないという信号線IFの信
号、すなわちエントリーIV0〜IV3がすべて“１”
のとき信号線IFの信号“１”は図に示すように
命令指示回路２２、切替回路２５、およびビジー
登録回路２３に送られている。

実行指示回路２２では、送られた情報により、
解読済み命令バツフアから実行に移ることができ
るかどうかを判断する。実行に移ることができる
ようになると、信号線ISの信号“１”を送つてく
る。線ISが“１”になると、各エントリーのレジ
スタIB0〜IB3のセツト信号線Ｌ２４００〜Ｌ２
４０３がすべて“１”となる。その時信号線ISの
信号によつてレジスタIBjの入力としてレジスタ
IBj−１（ｊ＝１〜３。レジスタIB0の入力は全ビ
ツト“０”。）の出力が選ばれているのでこれが格
納される。同時に、対応する命令有効フラグに対
しては、後続のエントリーの命令有効フラグの値
に応じて、セツト信号線Ｌ２４２ｊ（エントリー
IVj−１＝１のとき）の信号か、リセツト信号線
Ｌ２４３ｊ（エントリーIVj−１＝０のとき）の
信号のいずれかが“１”となり、エントリーIVj
にはエントリーIVj−１（ｊ＝１〜３。IV0には
０）の値がセツトされて動作を終了する。これに
よつてエントリー３の命令は解読済み命令バツフ
ア２４から抜け、実行指示回路２２では後続命令
の実行開始の判断を始めることになる。

選択回路２５の詳細は第６図に示されている。
実行指示回路２２からの信号線IDが“１”の場
合には命令解読回路２１から入力された情報がア
ンド回路で有効にされ、信号線ISが“１”の場合
には解読済み命令バツフア２４から入力された情
報がアンド回路で有効にされ、出力を図のように
プログラムレジスタ群３、実行回路４〜７に送る
ことにより実行指示が行なわれる。なお、図中、
命令解読回路２１からの信号線RR１，RR２、
およびRR３の信号と解読済み命令バツフア２４
からの信号線SR１，SR２，SR３の信号のアン
ド−オア回路は８ビツト分、命令解読回路２１か
らの信号線RDのアンド回路は32ビツト分ある
が、図では機能を判り易くするためそれぞれ１つ
ずつのアンド、オア回路で示している。

次に、本発明の回路により高速化される一例に
ついて説明する。

第７図に示すような４命令が連続しているもの
とする。１番目のロード命令で更新するプログラ
ムレジスタ０の内容が、２番目の加算命令でオペ
ランドとして使用される。３番目のロード命令で
更新するプログラムレジスタ５の内容が、４番目
の乗算命令でオペランドとして使用される。従つ
て２番目の加算命令、４番目の乗算命令はそれぞ
れ１番目、３番目のロード命令が終了していない
時に、つまりプログラムレジスタ０、または５が
更新されていない時に実行を開始すると、誤つた
結果となるので、更新待ちをしなければならな
い。

第９Ａ図を参照すると、本発明による命令追い
越しの回路がなければ３番目のロード命令は待ち
合わせの必要がないにもかかわらず、２番目の加
算命令が実行できるようになるまで実行を待たな
ければならないので、４命令を実行するのに25マ
シンサイクルを必要とする。

第１図および第９Ｂ図を参照すると、ロード命
令は命令解読回路２１から直接実行指示を行なう
タイプの命令であり、加算および乗算命令は解読
済み命令バツフア２４から実行指示を行なうタイ
プの命令である。本発明の回路によれば、１番目
のロード命令を実行回路６で実行させるように実
行指示回路２２が実行指示を出させると同時に、
ビジー登録回路２３にレジスタ番号０を登録す
る。次のサイクル（サイクル１）で２番目の加算
命令が命令解読終状態となる。本命令は解読済み
命令バツフア２４から実行指示を行なうタイプの
命令であり、更新レジスタ番号３はビジー登録回
路２３に登録されている番号と一致しないので必
要情報を解読済み命令バツフア２４に格納する。
同時にビジー登録回路２３にレジスタ番号３を待
機中フラグを付して登録する。その後実行指示回
路２２は解読済み命令バツフア２４から加算命令
で使用するレジスタ番号３，４、および０の情報
を入力し、ビジー登録回路２３に登録されたレジ
スタ番号０および３のうち、待機中フラグの付い
ていないレジスタ番号０との比較を継続して行な
う。次に、サイクル２で３番目のロード命令を実
行回路６で実行させようとするとき、実行指示回
路２２はビジー登録回路２３に登録されたレジス
タ番号０および３とロード命令で使用するレジス
タ番号５，６および７とを比較し、一致するもの
がないので、実行指示回路２２は実行回路６に実
行を指示すると同時にビジー登録回路２３にレジ
スタ番号５を登録する。サイクル３で４番目の乗
算命令が命令解読終了状態となるが、本命令は解
読済み命令バツフア２４から実行指示を行なうタ
イプの命令である。したがつて、更新レジスタ番
号８はビジー登録回路２３に登録されている番号
と一致しないので、必要情報を解読済み命令バツ
フア２４へ格納すると同時に、ビジー登録回路２
３にレジスタ番号８を待機中フラグ付きで登録す
る。以後命令が続いている場合は同様に処理を継
続するが、この例では４命令に着目しているので
省略する。実行指示回路２２は解読済み命令バツ
フア２４に格納した加算命令で使用するレジスタ
番号３，４および０とビジー登録回路２３に登録
されたレジスタ番号０，３，５および８のうち待
機中フラグのないレジスタ番号０および５との比
較をしている。サイクル８になると、１番目のロ
ード命令が終了しレジスタ０が更新され、登録さ
れたレジスタ番号０が登録解除されるので加算命
令の待ち合わせはなくなる。そこで実行指示回路
２２は加算命令の実行指示を行なうために、解読
済み命令バツフア２４から加算命令の実行に必要
な情報を読み出し、選択回路２５を通して実行回
路４に実行指示を行なう。同時に、ビジー登録回
路２３に登録していたレジスタ番号３の待機中フ
ラグのみがリセツトされ、正式登録の状態とな
る。実行指示回路２２はこの後、解読済み命令バ
ツフア２４に格納した乗算命令で使用するレジス
タ番号８，５および９とビジー登録回路２３に登
録されたレジスタ番号３，５および８のうち待機
中フラグのないレジスタ番号３および５との比較
を始め、レジスタ番号５が一致するので待ち合わ
せを行なう。サイクル10になると３番目のロード
命令が終了し、以下上記加算命令の場合と同様の
動作を行つて乗算命令の実行を開始させる。従つ
て本発明の回路によれば第９Ｂ図に示すように、
２番目の加算命令より後続の３番目のロード命令
の実行が時間的に早くなり（命令の追い越し）、
処理サイクルは18サイクルとなつて第９Ａ図に比
べて高速化されることは明らかである。

なお、ここで説明したものは本発明を実現して
いる一例であり、実行回路の処理時間が可変であ
つても良いしビジー登録回路としては、レジスタ
番号の登録のみを記載しているが、これ以外に実
行回路が使用中で待ち合わせを行なわなければな
らない場合など他の条件の登録を行なつていても
良いし、解読済み命令バツフアから実行に移る命
令の順は格納順でなくても良いことは言うまでも
ない。

発明の効果 本発明は命令の実行を何らかの原因で待たなけ
ればならない場合が比較的多い命令については必
要な情報を一時命令バツフアに格納し、後続の命
令が命令バツフアへの格納の対象にならない命令
で、しかも待ちの原因がなければ、後続の命令を
先に実行させることによつて処理が高速化できる
という効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図〜
第６図はそれぞれ第１図に示した命令解読回路２
１、実行指示回路２２、ビジー登録回路２３、解
読済み命令バツフア２４、切替回路２５の詳細な
構成を示す図、第７図は本発明により高速化され
ることを説明する為の命令の連続例を示す図およ
び第８Ａ図および第８Ｂ図はそれぞれ本発明のな
い回路と本発明の回路で処理した場合のタイムチ
ヤートである。 第１図から第８Ｂ図において、１……主メモ
リ、２……命令先取回路、３……プログラムレジ
スタ群、４……加減算命令実行回路、５……乗算
命令実行回路、６……ロード命令実行回路、７…
…ストア命令実行回路、２１……命令解読回路、
２２……実行指示回路、２３……ビジー登録回
路、２４……解読済み命令バツフア、２５……選
択回路。

Claims (1)

1. 【特許請求の範囲】 １ 並列に実行することができる複数の実行ユニ
   ツトと メモリ上に格納された命令列を順次解読し前記
   実行ユニツトのいずれかに実行を指示する命令先
   取りユニツトとを備えた情報処理装置において 前記命令先取りユニツトは 各命令語に応じて少なくとも命令実行に必要な
   情報が格納されている場所、実行結果の格納場
   所、使用すべき実行ユニツトおよび命令解読後す
   ぐに実行指示を行なう第１のタイプの命令か、一
   旦解読済み命令バツフアに格納後実行指示を行な
   う第２のタイプの命令かを認識する命令解読手段
   と、 前記複数の実行ユニツトのうち、所望の実行ユ
   ニツトに対して実行を指示すれば結果が正しく得
   られる実行可能状態にあるかどうかを示すビジー
   登録手段と、 命令解読終了段階の命令が前記第１のタイプの
   命令であれば、ビジー登録手段の状態を調べ前記
   第１のタイプの命令が実行可能状態にあれば所望
   の実行ユニツトに対して実行を指示し、実行可能
   状態になければ、命令解読終了状態のまま後続命
   令の命令先取りも停止させて実行可能状態になる
   のを待ち合わせ、命令解読終了段階の命令が前記
   第２のタイプの命令であれば一旦実行に必要な情
   報を少なくとも１命令分のエリアから成る解読済
   み命令バツフアに格納してからビジー登録手段の
   状態を調べ、この状態が実行可能状態にあれば所
   望の実行ユニツトに対して実行を指示し、実行可
   能状態になければ解読済み命令バツフア上で待ち
   合わせ、この待ち合わせの間、後続命令の命令先
   取りは停止させず先取りされた命令の中に前記第
   １のタイプの命令で、実行可能状態のものがあれ
   ばこれを先に実行指示させるように制御する実行
   指示手段 とを含むことを特徴とする情報処理装置。